CN105372582B - 一种模块级边界扫描链的生成方法及系统 - Google Patents

一种模块级边界扫描链的生成方法及系统 Download PDF

Info

Publication number
CN105372582B
CN105372582B CN201510927655.8A CN201510927655A CN105372582B CN 105372582 B CN105372582 B CN 105372582B CN 201510927655 A CN201510927655 A CN 201510927655A CN 105372582 B CN105372582 B CN 105372582B
Authority
CN
China
Prior art keywords
logic
scan chain
borderless
test
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510927655.8A
Other languages
English (en)
Other versions
CN105372582A (zh
Inventor
唐涛
王硕
石广
刘海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wave Cloud Computing Service Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510927655.8A priority Critical patent/CN105372582B/zh
Publication of CN105372582A publication Critical patent/CN105372582A/zh
Application granted granted Critical
Publication of CN105372582B publication Critical patent/CN105372582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种模块级边界扫描链的生成方法及系统，包括分析初始网表的边界逻辑，提取初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据边界逻辑报告设置测试配置模板生成测试配置文件；根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表；可见，该边界扫描链在模块内部逻辑测试时作为输入端口加载测试向量和输出端口采集测试生成数据，在模块外部逻辑测试时作为模块的包装，屏蔽模块内部逻辑，仅提供少数边界逻辑供模块外部测试，提高各模块之间及子模块与顶层之间的逻辑测试覆盖率。

Description

一种模块级边界扫描链的生成方法及系统
技术领域
本发明涉及芯片设计技术领域，更具体地说，涉及一种模块级边界扫描链的生成方法及系统。
背景技术
随着现代集成电路技术的快速发展，芯片的设计和制造规模不断提高。芯片的层次化设计方法成为超大规模集成电路设计的必然选择。它带来设计周期缩短、设计成本降低的同时，也给芯片的测试带来一定的困难。
因此，如何在保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链是现在需要解决的问题。
发明内容
本发明的目的在于提供一种模块级边界扫描链的生成方法及系统，以保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链。
为实现上述目的，本发明实施例提供了如下技术方案：
一种模块级边界扫描链的生成方法，包括：
分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；
根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
优选的，根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定之后，包括：
生成插入测试逻辑报告。
优选的，根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表之后，包括：
生成边界扫描链报告。
优选的，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
优选的，根据所述边界逻辑报告，设置测试配置模板生成测试配置文件，包括：
分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
一种模块级边界扫描链的生成系统，包括：
边界逻辑分析单元，用于分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告，并根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
边界测试逻辑插入单元，用于根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
边界扫描链生成单元，用于根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
优选的，所述边界测试逻辑插入单元还用于：生成插入测试逻辑报告。
优选的，所述边界扫描链生成单元还用于：生成边界扫描链报告。
优选的，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
优选的，所述边界逻辑分析单元具体用于：
分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
通过以上方案可知，本发明实施例提供的一种模块级边界扫描链的生成方法及系统，包括分析初始网表的边界逻辑，提取初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据边界逻辑报告设置测试配置模板生成测试配置文件；根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表，可见在模块级可测性设计时产生优化的边界扫描链，该边界扫描链在模块内部逻辑测试时作为输入端口加载测试向量和输出端口采集测试生成数据，在模块外部逻辑测试时作为模块的包装，屏蔽模块内部逻辑，仅提供少数边界逻辑供模块外部测试，提高各模块之间及子模块与顶层之间的逻辑测试覆盖率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种模块级边界扫描链的生成方法流程示意图；
图2为本发明实施例公开的一种边界逻辑示意图；
图3为本发明实施例公开的另一种边界逻辑示意图；
图4为本发明实施例公开的一种模块级边界扫描链的生成系统结构示意图；
图5为本发明实施例公开的另一种模块级边界扫描链的生成系统结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种模块级边界扫描链的生成方法及系统，以保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链。
参见图1，本发明实施例提供的一种模块级边界扫描链的生成方法，包括：
S101、分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；
参见图2和图3，为本实施例提供的边界逻辑示意图，它反映了一个模块的输入端口边界逻辑的两种结构形式。通常在无模块级边界扫描链的情况下，模块输入端口到寄存器输入端之间的组合逻辑很难被测试到。图中组合逻辑A和B的部分逻辑即为模块边界逻辑。对于组合逻辑门b1和b2而言，其数据通路是通过寄存器a2的输出端口经b1和b2，与模块输入端口An的信号汇合后输入组合逻辑A。该数据通路的测试受模块输入端口An的影响，也不容易测试到，但组合逻辑门b1和b2不能简单地归于边界逻辑范围。它是模块内部寄存器a2向边界逻辑反馈的数据通路，在测试时应综合考虑。
其中，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
具体的，参见图2，在本实施例中端口A1至An为输入类型，其每一输入端口至寄存器a1的数据通路中组合路径的级数，端口的扇出寄存器个数为1(即寄存器a1)，端口An的内部反馈寄存器数为1(即寄存器a2)，参见图3，端口B到寄存器c1至cn的数据通路中最长的组合逻辑级数、端口的扇出寄存器个数为n(即寄存器c1至cn)、端口的内部反馈寄存器数为m(即寄存器d1至dm)等信息会被分析提取出来并输出至边界逻辑报告中。
S102、根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
其中，根据所述边界逻辑报告，设置测试配置模板生成测试配置文件，包括：
分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
具体的，在本实施例中的测试配置文件为指导S103和S104中完成相应功能的控制文档，其中包括：测试端口的选择、测试方式的选择等控制信息。并且在本实施例中，测试配置文件可以为可测性设计工程师分析边界逻辑报告生成测试配置文件，也可以为边界逻辑分析单元根据预定的分析规则，自动分析边界逻辑报告，生成的测试配置文件，在这里并不做限定。
S103、根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
其中，根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定之后，包括：
生成插入测试逻辑报告。
具体的，在本实施例中，根据测试配置文件选择合适的测试逻辑结构和插入点，对初始网表的每一个端口完成边界测试逻辑插入，同时对边界寄存器进行标定。这里的插入测试逻辑报告可以为记录S103的执行结果，包括测试逻辑的插入信息以及边界寄存器的标定信息，以供可测性设计工程师检查。
S104、根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
具体的，在本实施例中的边界扫描链包括输入端口扫描链和输出端口扫描链，并将输入端口扫描链和输入端口扫描链连接至初始网表，完成对网表的修改。
其中，根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表之后，包括：
生成边界扫描链报告。
具体的，在本实施例中的S103中，需要根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定可以具体理解为，根据测试配置文件决定是否要在边界逻辑中插入测试控制点和观测点、在边界逻辑的哪些位置插入、哪些寄存器要标识为边界寄存器等。这一部分功能尤其是目前DFT EDA工具处理得不是很好的地方。由于常规的DFT EDA工具没有足够的信息识别哪些端口、哪些数据通路、哪些边界逻辑位置适合(或不适合)插入测试逻辑，同时又没有好的设计人员干预的手段，因此产生的结果往往不理想。例如，EDA工具不可能知晓边界逻辑中那些数据通路是关键路径，不适合插入测试逻辑。对于端口的模块外部逻辑量也无从知晓，因此有些EDA工具往往只能根据笼统的内部规则优先选择隔离边界逻辑的内部反馈数据通路，并在反馈通路上插入测试逻辑。
例如参见图2，一些EDA工具会在节点a插入测试逻辑，隔离反馈通路与输入端口An至寄存器a1之间的边界逻辑。然后把a1标识为边界寄存器并串入后续生成的边界扫描链中。图3为另一种形式的边界逻辑，按上述思想，一些EDA工具会在寄存器d1至dm的反馈通路上插入测试逻辑，然后把寄存器c1至cn标识为边界寄存器并串入后续生成的边界扫描链中。相比图2，图3所示的边界逻辑的特点是输入端口较少、扇出寄存器较多、内部反馈寄存器较多。常规EDA工具实现的方法会导致插入的测试逻辑较多，对模块门级网表改动较大。而且标识出的边界寄存器也较多，会导致大量的寄存器串入边界扫描链中。对于有些模块设计，应用常规的EDA工具甚至会导致高达40％的寄存器串入至边界扫描链，给芯片测试带来困难。
针对诸如次此类边界逻辑，若应用本实施例所提供的模块级边界扫描链的生成方法，可测性设计工程师会综合考虑边界逻辑报告中的数据以及上层模块时序分析的关键路径等信息再做出判断哪些位置更适合插入测试逻辑。例如图3，若通过上层时序分析发现经过输入端口B的数据通路不是关键路径，节点b往往更适合插入测试逻辑，可测性设计工程师会把该判断结果表示在测试配置文件中，指导系统完成后续流程。针对图3的边界逻辑结构，插入测试逻辑的位置只有节点b处1个，而不是原来的m个。标识为边界寄存器的数量也只有节点b处引入的观测点/控制点寄存器1个，而不是原来的n个。由此可见，本实施例提供的这种模块级边界扫描链的生成方法能够灵活高效地产生优化的模块级边界扫描链。
具体的，在本实施例中的模块级边界扫描链生成方法能够对模块门级网表的边界逻辑进行分析，产生边界逻辑报告和测试配置文件，这便于可测性设计工程师仔细分析模块各输入输出端口的类型、边界逻辑的基本结构形式，然后有针对性地修改测试配置模板，形成系统后续运行所需的控制文件。系统根据该测试配置文件自动地完成边界测试逻辑的插入、边界寄存器的识别、边界扫描链的连接，并产生插入测试逻辑报告、边界扫描链报告和修改后的最终网表。
可见，在本实施例为模块级边界扫描链的产生提供了一种灵活高效的实现方式。在进行层次化可测性设计时，模块边界扫描链的产生应考虑模块设计的多方面因素。而且针对不同的边界逻辑结构，可以有不同的测试逻辑插入方法，这些都需要可测性设计工程的参与才能获得优化的边界扫描链实现方式。而目前的DFT EDA工具可提供的分析数据与控制手段十分有限，默认情况下产生的边界扫描链也不够理想，本实施例提供的模块级边界扫描链生成方法能够有效地解决这一问题。
本发明实施例提供的一种模块级边界扫描链的生成方法，包括：分析初始网表的边界逻辑，提取初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据边界逻辑报告设置测试配置模板生成测试配置文件；根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表，可见在模块级可测性设计时产生优化的边界扫描链，该边界扫描链在模块内部逻辑测试时作为输入端口加载测试向量和输出端口采集测试生成数据，在模块外部逻辑测试时作为模块的包装，屏蔽模块内部逻辑，仅提供少数边界逻辑供模块外部测试，提高各模块之间及子模块与顶层之间的逻辑测试覆盖率。
下面对本发明实施例提供的模块级边界扫描链的生成系统进行介绍，下文描述的模块级边界扫描链的生成系统与上文描述的模块级边界扫描链的生成方法可以相互参照。
参见图4，本发明实施例提供的一种模块级边界扫描链的生成系统，包括：
边界逻辑分析单元100，用于分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告，并根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
其中，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
其中，所述边界逻辑分析单元100具体用于：
分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
边界测试逻辑插入单元200，用于根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
其中，所述边界测试逻辑插入单元200还用于：生成插入测试逻辑报告。
边界扫描链生成单元300，用于根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
其中。所述边界扫描链生成单元300还用于：生成边界扫描链报告。.
具体的，在本实施例中，边界逻辑分析单元100、边界测试逻辑插入单元200和边界扫描链生成单元300产生分析及执行结果报告，包括：边界逻辑报告、插入测试逻辑报告、边界扫描链报告。
其中，详见图5，为本实施例提供的一种模块级边界扫描链的生成系统结构框图。此图详细的体现了本系统生成流程，即模块门级初始网表首先进过边界逻辑分析单元100，生成边界逻辑报告，并根据测试配置模板生成测试配置文件，边界测试逻辑插入单元200根据测试配置文件生成插入测试逻辑报告，并经边界扫描链生成单元300生成带边界扫描链的网表，并且边界扫描链生成单元300还生成边界扫描链报告。图中圆角框的内容表示本发明系统的输入或输出文件，分列于本发明系统的周边。实线箭头反映了系统运行的主体流程方向，虚线箭头反映系统各单元产生的分析报告、测试配置模板及所需的控制文件。其中，在本实施例中，可以为可测性设计工程师仔细分析边界逻辑报告，并对测试配置模板的相关选项进行设置，形成该模块的测试配置文件供系统后续运行，也可以为边界逻辑分析单元自动分析边界逻辑报告，根据测试配置模板生成测试配置文件，这里并不做限定。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种模块级边界扫描链的生成方法，其特征在于，包括：
分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；
根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
2.根据权利要求1所述的生成方法，其特征在于，根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定之后，包括：
生成插入测试逻辑报告。
3.根据权利要求2所述的生成方法，其特征在于，根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表之后，包括：
生成边界扫描链报告。
4.根据权利要求3所述的生成方法，其特征在于，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
5.根据权利要求1-4中任意一项所述的生成方法，其特征在于，根据所述边界逻辑报告，设置测试配置模板生成测试配置文件，包括：
分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
6.一种模块级边界扫描链的生成系统，其特征在于，包括：
边界逻辑分析单元，用于分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告，并根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；
边界测试逻辑插入单元，用于根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；
边界扫描链生成单元，用于根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。
7.根据权利要求6所述的生成系统，其特征在于，所述边界测试逻辑插入单元还用于：生成插入测试逻辑报告。
8.根据权利要求7所述的生成系统，其特征在于，所述边界扫描链生成单元还用于：生成边界扫描链报告。
9.根据权利要求8所述的生成系统，其特征在于，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。
10.根据权利要求6-9中任意一项所述的生成系统，其特征在于，所述边界逻辑分析单元具体用于：
分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告，分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。
CN201510927655.8A 2015-12-14 2015-12-14 一种模块级边界扫描链的生成方法及系统 Active CN105372582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510927655.8A CN105372582B (zh) 2015-12-14 2015-12-14 一种模块级边界扫描链的生成方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510927655.8A CN105372582B (zh) 2015-12-14 2015-12-14 一种模块级边界扫描链的生成方法及系统

Publications (2)

Publication Number Publication Date
CN105372582A CN105372582A (zh) 2016-03-02
CN105372582B true CN105372582B (zh) 2018-05-25

Family

ID=55374943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510927655.8A Active CN105372582B (zh) 2015-12-14 2015-12-14 一种模块级边界扫描链的生成方法及系统

Country Status (1)

Country Link
CN (1) CN105372582B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109753714B (zh) * 2018-12-28 2023-03-21 中国人民解放军国防科技大学 基于知识库的覆盖数据通路边界情况的测试向量生成方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542459A (zh) * 2003-05-01 2004-11-03 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
CN1725028A (zh) * 2004-07-20 2006-01-25 华为技术有限公司 一种边界扫描链测试方法
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN102305907A (zh) * 2011-05-31 2012-01-04 中国科学院深圳先进技术研究院 多芯片封装结构的测试方法和系统
CN103154755A (zh) * 2010-08-12 2013-06-12 爱德万测试(新加坡)私人有限公司 用于生成参考扫描链测试数据的测试装置和测试系统
CN103632019A (zh) * 2013-12-25 2014-03-12 哈尔滨工业大学 基于Perl的Verilog网表电路的部分可测性设计自动实现系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167497B2 (ja) * 2003-01-17 2008-10-15 株式会社ルネサステクノロジ 半導体集積回路及びその試験を行う試験システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542459A (zh) * 2003-05-01 2004-11-03 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
CN1725028A (zh) * 2004-07-20 2006-01-25 华为技术有限公司 一种边界扫描链测试方法
CN103154755A (zh) * 2010-08-12 2013-06-12 爱德万测试(新加坡)私人有限公司 用于生成参考扫描链测试数据的测试装置和测试系统
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN102305907A (zh) * 2011-05-31 2012-01-04 中国科学院深圳先进技术研究院 多芯片封装结构的测试方法和系统
CN103632019A (zh) * 2013-12-25 2014-03-12 哈尔滨工业大学 基于Perl的Verilog网表电路的部分可测性设计自动实现系统及方法

Also Published As

Publication number Publication date
CN105372582A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
CN102331967B (zh) 芯片验证测试用例的管理方法
EP1980964B1 (en) Method and computer program product for performing failure mode and effects analysis of an integrated circuit
CN101363900B (zh) 一种对fpga器件进行测试的方法
CN100573537C (zh) 一种soc芯片系统级验证系统及方法
CN104268078B (zh) 一种基于参数化ip测试用例集合的芯片自动化验证方法
DE10031536A1 (de) Ereignisgestütztes Halbleiterprüfsystem
CN102466776A (zh) 面向复杂可编程逻辑器件的批量测试方法
CN105631077A (zh) 具有增大的故障覆盖率的集成电路
CN102169846A (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN104515947A (zh) 可编程逻辑器件在系统编程的快速配置与测试方法
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
CN102831272A (zh) 用于双边沿触发器的可测试性设计方法
CN105334452A (zh) 一种边界扫描测试系统
CN102608519B (zh) 基于节点信息的电路故障诊断方法
CN106462431A (zh) 在高级综合中提取系统架构
Gayathri et al. RTL synthesis of case study using design compiler
CN102034556B (zh) 一种基于扫描链的存储器测试方法
CN104903736A (zh) 用于动态分配扫描测试资源的电路和方法
CN107728045A (zh) 基于Ultra‑Flex的FPGA测试方法
CN105372582B (zh) 一种模块级边界扫描链的生成方法及系统
CN107505512A (zh) 基于jtag技术的电子装备智能故障监测方法及装置
US8943457B2 (en) Simulating scan tests with reduced resources
CN105652182A (zh) 一种基于电路网络和图搜索的电路板故障定位系统及方法
CN105203946A (zh) 一种嵌入式芯核测试壳装置及其设计方法
CN105487035B (zh) Fpga边界扫描系统的验证方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180816

Address after: 200436 Room 411, No. three, JIANGCHANG Road, Jingan District, Shanghai, 411

Patentee after: Shanghai wave Cloud Computing Service Co., Ltd.

Address before: 100085 floor 1, C 2-1, No. 2, Shang Di Road, Haidian District, Beijing.

Patentee before: Electronic information industry Co.,Ltd of the tide (Beijing)