TWI776015B - 半導體元件的製程開發方法以及系統 - Google Patents

半導體元件的製程開發方法以及系統 Download PDF

Info

Publication number
TWI776015B
TWI776015B TW108103559A TW108103559A TWI776015B TW I776015 B TWI776015 B TW I776015B TW 108103559 A TW108103559 A TW 108103559A TW 108103559 A TW108103559 A TW 108103559A TW I776015 B TWI776015 B TW I776015B
Authority
TW
Taiwan
Prior art keywords
general
semiconductor device
semiconductor element
target model
parameter
Prior art date
Application number
TW108103559A
Other languages
English (en)
Other versions
TW202029024A (zh
Inventor
洪根剛
Original Assignee
晶喬科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶喬科技股份有限公司 filed Critical 晶喬科技股份有限公司
Priority to TW108103559A priority Critical patent/TWI776015B/zh
Priority to US16/701,224 priority patent/US11347210B2/en
Priority to DE102019133588.4A priority patent/DE102019133588A1/de
Publication of TW202029024A publication Critical patent/TW202029024A/zh
Priority to US17/360,644 priority patent/US11467567B2/en
Application granted granted Critical
Publication of TWI776015B publication Critical patent/TWI776015B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開一種半導體元件的製程開發方法以及系統。半導體元件的製程開發方法是整合水平式半導體元件與垂直式半導體元件的製程開發方法。首先，根據一目標半導體元件取得一初始目標模型，再根據目標半導體元件的規格，取得一通用資料庫。比對初始目標模型與通用資料庫，以得到一對應關係。之後，根據初始目標模型與通用資料庫之間的對應關係，在初始目標模型中，套用通用資料庫中的多個固定製程參數，並定義至少一待設定參數。根據通過一使用者介面所接收的一設定指令，以設定待設定參數之後，產生一待模擬目標模型。之後，以待模擬目標模型進行模擬測試，並根據模擬結果調整待設定參數，以使模擬結果符合一標準結果。

Description

半導體元件的製程開發方法以及系統
本發明涉及一種半導體元件的製程開發方法以及系統，特別是涉及一種整合水平式半導體元件與垂直式半導體元件的製程開發方法以及系統。
近年來，半導體元件，如：二極體或電晶體，已被廣泛應用於積體電路中，並成為積體電路中最重要的元件之一。半導體元件可根據結構而被分為水平式半導體元件以及垂直式半導體元件。
以功率金氧半場效電晶體(Power MOSFET)為例，水平式金氧半場效電晶體的製造成本較低，但尺寸較大，且較不適合操作在高功率以及大電流的條件下。垂直式功率金氧半場效電晶體可承載較高的電壓，並可操作在高功率以及大電流的條件下，且具有較小的晶片尺寸。但是，垂直式功率金氧半場效電晶體的製造成本較高。
因此，水平式半導體元件與垂直式半導體元件各自具有優點以及應用領域。然而，在開發半導體元件製程時，現有的製程開發系統只能適用於其中一種半導體元件。舉例而言，針對水平式場效電晶體的製程開發系統就只能用於開發水平式場效電晶體的製程，而無法適用於開發垂直式場效電晶體的製程，反之亦然。
另外，每當要開發新的半導體元件製程時，都需要重新設定所有參數，來進行模擬。然而，過多的可變參數會使半導體元件 的開發時程拉長。
本發明所要解決的其中一技術問題在於，提供一種半導體元件的製程開發方法以及系統，可適用於開發多種不同的半導體元件。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種半導體元件製程開發方法。半導體元件的製程開發方法包括下列步驟：根據一目標半導體元件取得一初始目標模型，其中，所述初始目標模型包括多個預設製程步驟，每一所述預設製程步驟對應多個預設參數值；根據所述目標半導體元件的規格，從一資料庫取得一通用資料庫，其中，所述通用資料庫包括多個通用製程步驟，且每一所述通用製程步驟對應多個固定參數值；比對每一所述預設製程步驟與所有的所述通用製程步驟，以判斷每一所述預設製程步驟是否有對應於任一所述通用製程步驟；當其中一所述預設製程步驟有對應於其中一所述通用製程步驟時，將兩相對應的所述預設製程步驟的多個所述預設參數值，與所述通用製程步驟的多個所述固定參數值進行比對，以產生一比對結果；根據所述比對結果，將與多個所述固定參數值不同的一部份所述預設參數值分別作為多個待設定參數；通過一使用者介面所接收的一設定指令，以輸入多個所述待設定參數，以產生一待模擬目標模型；以及在建立所述待模擬目標模型之後，進行一模擬測試，以得到一模擬結果。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種半導體元件製程開發系統，其包括一使用者操作模組以及電性連接於使用者操作模組的記憶單元。使用者操作模組用於模擬製作水平式半導體元件或者垂直式半導體元件。記憶單元儲存一初始目標模型資料庫以及多個通用資料庫。初始目標模 型資料庫包括用以製作一水平式半導體元件的一第一初始目標模型，以及用以製作一垂直式半導體元件的一第二初始目標模型，且每一通用資料庫包括多個固定製程參數。使用者操作模組根據所接收的一選取指令由初始目標模型資料庫擷取第一初始目標模型，以及根據所選取的第一初始目標模型的規格取得其中一通用資料庫。使用者操作模組根據第一初始目標模型與通用資料庫之間的一對應關係，在第一初始目標模型中套用多個固定製程參數，並定義出至少一待設定參數。使用者操作模組並根據所接收的一設定指令設定待設定參數，以產生一待模擬目標模型。
本發明的其中一有益效果在於，在本發明所提供的半導體元件製程開發方法以及系統中，通過將通用資料庫中的多個固定製程參數套用至對應於水平式半導體元件或者垂直式半導體元件的初始目標模型中，可減少待設定參數的數量。待設定參數的數量減少也代表需要人為輸入的變數減少，因而可進一步縮短開發時程。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
100‧‧‧半導體元件製程開發系統
110‧‧‧記憶單元
111‧‧‧初始目標模型資料庫
112‧‧‧通用資料庫
120‧‧‧使用者操作模組
121‧‧‧使用者介面
122‧‧‧處理單元
T1‧‧‧垂直式雙極性電晶體
T11‧‧‧基板
T23‧‧‧基體區
T12‧‧‧射極區
T14‧‧‧隔離部
T2‧‧‧水平式雙極性電晶體
T23‧‧‧基體區
T22‧‧‧射極區
T21‧‧‧集極區
d1‧‧‧距離
S1~S8、S01~S04‧‧‧流程步驟
圖1顯示本發明一實施例的半導體元件製程開發系統的功能方塊圖。
圖2顯示一垂直式雙極性電晶體的局部剖面示意圖。
圖3顯示一水平式雙極性電晶體的局部剖面示意圖。
圖4顯示本發明一實施例的半導體元件製程開發方法的流程圖。
圖5顯示本發明一實施例的建立通用資料庫的流程圖。
以下是通過特定的具體實施例來說明本發明所公開有關“半 導體元件製程開發方法及系統”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
請參照圖1。圖1顯示本發明實施例的半導體元件製程開發系統的功能方塊圖。本發明實施例的半導體元件製程開發系統100用以執行半導體元件製程開發方法，並可適用於開發多種不同類型的半導體元件。
進一步而言，使用者可利用半導體元件製程開發系統100，預先設定用以製作一目標半導體元件的多個製程參數，來模擬以該些製程參數製作出的目標半導體元件的電性或是其他特性。當模擬結果不符合標準時，需要再重新輸入並調整製程參數。
前述的目標半導體元件可以是水平式半導體元件或者是垂直式半導體元件。舉例而言，目標半導體元件例如是雙極性電晶體、金氧半場效電晶體、溝槽式功率電晶體、二極體等等。
在本發明實施例中，將目標半導體元件的各部分定義為子結構。以水平式雙極性電晶體為例，水平式雙極性電晶體的基體區、射極區以及集極區，可以分別被定義為不同的子結構。相似地，垂直式雙極性電晶體的基體區、射極區、集極區以及位於基體區內的隔離槽也可被分別定義為不同的子結構。再以垂直式金氧半場效電晶體為例，垂直式金氧半場效電晶體的基體區、源極區、汲極區、閘絕緣層以及閘極，也可被分別定義不同的子結構。
須說明的是，雖然不同的半導體元件會具有不同的子結構，但對於特定的兩個半導體元件而言，其中一個半導體元件的部分 子結構，可能會對應於另一個半導體元件的一部分的子結構。
據此，在利用本發明實施例的半導體元件製程開發系統100對不同半導體元件進行模擬時，使多個不同的半導體元件中相對應的子結構，共用相同的參數值。因此，本發明實施例的半導體元件製程開發系統100可應用於開發具有不同結構或者不同操作原理的多種半導體元件。
請再參照圖1，半導體元件製程開發系統100包括一記憶單元110以及一使用者操作模組120。
記憶單元110儲存一初始目標模型資料庫111以及多個通用資料庫112，初始目標模型資料庫111包括用以模擬製作不同半導體元件的多個初始目標模型。多個初始目標模型中的至少一個會對應於水平式半導體元件，且多個初始目標模型中的另一個會對應於垂直式半導體元件。
每一初始目標模型包括多個預設製程模板，每一個預設製程模板會對應於預設的多個參數項目。進一步而言，每一個預設製程模板會對應於用以模擬製作半導體元件的其中一個子結構的多個步驟以及條件。因此，在預設製程模板中，多個參數項目是指在製作其中一子結構的多個步驟中，需要被進一步設定的多個製程參數值。
請先參照圖2以及圖3。圖2顯示一垂直式雙極性電晶體的局部剖面示意圖。圖3顯示一水平式雙極性電晶體的局部剖面示意圖。
如圖2所示，垂直式雙極性電晶體T1的多個子結構至少包括基板T11、基體區T13、射極區T12以及隔離部T14。基板T11為重摻雜半導體基板，而可作為垂直式雙極性電晶體T1的集極區。基體區T13設置在基板T11上，且射極區T12是位於基體區T13內，並位於遠離基板T11的一側。另外，隔離部T14形成於基體區T13內。
如圖3所示，水平式雙極性電晶體T2的多個子結構至少包括基體區T23、射極區T22以及集極區T21，其中，射極區T22與集極區T21分別設置於基體區T23區內，且彼此分隔一距離d1。
請參照下表1，以模擬圖3中的水平式雙極性電晶體T2的製程為例，至少一個預設製程模板P1會對應用以模擬製作基體區的多個步驟以及條件。因此，在預設製程模板P1中，參數項目P11~P15分別為雜質材料、摻雜濃度、離子佈植能量、退火溫度、基體區尺寸(包括長寬高)。
另外，至少一個預設製程模板P2會對應用以模擬製作射極區與集極區的多個步驟以及條件。據此，在預設製程模板P2中，參數項目P21~P27分別為雜質材料、摻雜濃度、離子佈植能量、退火溫度、射極區範圍、集極區範圍以及射極區與集極區間距。
Figure 108103559-A0101-12-0006-1
須說明的是，預設製程模板P1、P2以及參數項目P11~P15、P21~P27的數量可以根據實際需求進行調整。表1中的預設製程模板P1、P2以及參數項目P11~P15、P21~P27僅作為舉例說明，本發明不以此為限。
如前所述，在本發明實施例的半導體元件製程開發系統100中，多個不同的半導體元件中相對應的子結構，共用相同的參數 值。據此，記憶單元110還儲存多個通用資料庫112。每一通用資料庫112包括多個通用製程模板，每一通用製程模板會對應於多個通用參數項目，且每一通用參數項目已對應於至少一固定製程參數。建立多個通用資料庫112的方法將於後文中敘述，在此並不贅述。
需先說明的是，在兩個半導體元件之間，根據兩個半導體元件相互對應的子結構，可定義出多個相對應的等效子結構。
請參照圖2與圖3，舉例而言，若水平式雙極性電晶體T2以及垂直式雙極性電晶體T1為分別為水平式NPN雙極性電晶體以及垂直式NPN雙極性電晶體，水平式雙極性電晶體T2的基體區T23與垂直式雙極性電晶體T1的基體區T13具有相同的導電型，例如都是P型輕摻雜區。因此，水平式雙極性電晶體T2的基體區T23可對應於垂直式雙極性電晶體T1的基體區T13。據此，可將水平式雙極性電晶體T2的基體區T23與垂直式雙極性電晶體T1的基體區T13定義為等效子結構。
另外，水平式雙極性電晶體T2的射極區T22與垂直式雙極性電晶體T1的射極區T12具有相同的導電型，如：都是N型重摻雜區，因此，水平式雙極性電晶體T2的射極區T22可對應於與垂直式雙極性電晶體T1的射極區T12，而可定義出另一等效子結構。相似地，水平式雙極性電晶體T2的集極區T21可對應於垂直式雙極性電晶體T1的基板T11，而定義出另一等效子結構。
也就是說，雖然水平式NPN雙極性電晶體的多個子結構的相對位置，以及垂直式NPN雙極性電晶體的多個子結構的相對位置不同，但水平式NPN雙極性電晶體的多個子結構仍可對應於垂直式NPN雙極性電晶體的至少一部分子結構。
基於上述，水平式NPN雙極性電晶體以及垂直式NPN雙極性電晶體之間至少可定義出三個等效子結構，也就是射極區、基體區以及集極區(或基板)。
若以水平式NPN雙極性電晶體以及水平式N型金氧半場效電晶體為例，水平式NPN雙極性電晶體的基體區T23、射極區T22以及集極區T21，實際上可分別對應於水平式N型金氧半場效電晶體(圖未示)的基體區、源極區以及汲極區。
據此，每一個通用製程模板會對應於模擬製作對應的等效子結構的多個步驟以及條件。在通用製程模板中，多個通用參數項目是指在製作對應的等效子結構的多個步驟中會相互共用的項目。
也就是說，每一通用資料庫112可能會對應於多種不同的半導體元件。在模擬製作不同半導體元件時，可以將同一個通用資料庫112內的通用製程模板套用至不同半導體元件所對應的初始目標模型內。進一步而言，通用資料庫112內，每一通用製程模板的多個通用參數項目的多個固定參數值，可被套用至不同的初始目標模型中。
舉例而言，其中一通用資料庫112中的多個通用製程模板，可分別對應於製作水平式NPN雙極性電晶體以及垂直式NPN雙極性電晶體的多個等效子結構。
請參照下表2，在通用製程模板G1、G2中，會分別對應用以製作多個等效子結構的多個通用製程步驟以及條件。
Figure 108103559-A0101-12-0008-2
如表2顯示，在通用製程模板G1中，通用參數項目G11~G15 分別為雜質材料、摻雜濃度、離子佈植能量、退火溫度、基體區尺寸(包括長寬高)。另外，每一個通用參數項目G11~G15已對應至預設的固定參數值。
另外，至少一個通用製程模板G2會對應用以模擬製作水平式NPN雙極性電晶體以及垂直式NPN雙極性電晶體兩者的射極區與集極區的多個通用製程步驟以及條件。據此，在預設製程模板M2中，通用參數項目G21~G24分別為雜質材料、摻雜濃度、離子佈植能量以及退火溫度。每一個通用參數項目G21~G24已對應至預設的固定參數值。
在通用製程模板G1、G2中，多個固定參數值可以根據水平式NPN雙極性電晶體或者垂直式NPN雙極性電晶體的製作經驗來輸入。舉例而言，在通用製程模板G1中的多個固定參數值，是在製作垂直式NPN雙極性電晶體的基體區時，所使用的製程參數值。在通用製程模板G2中的多個固定參數值，是在製作垂直式NPN雙極性電晶體的射極區時，所使用的製程參數值。
須說明的是，表2中的通用製程模板G1、G2以及通用參數項目G11~G15、G21~G24的數量，以及各個固定參數值會根據所要適用的半導體元件的種類而改變或者調整。表2中的通用製程模板G1、G2、通用參數項目G11~G15、G21~G24以及各個固定參數值僅作為舉例說明，本發明不以此為限。
因此，在對應於水平式NPN雙極性電晶體所對應的一初始目標模型，以及在對應於垂直式NPN雙極性電晶體所對應的另一初始目標模型中，都可以套用多個通用製程模板所對應的多個固定參數值。
另外，在製作兩種不同規格的半導體元件時，如：水平式NPN雙極性電晶體，所需要的製程參數值也會不同。因此，在一實施例中，通用資料庫112也需要按照半導體元件的規格來區分。
也就是說，每一通用資料庫112可根據半導體元件的規格來 建立。據此，多個通用資料庫112會分別對應於不同規格的半導體元件群組，而在同一半導體元件群組內的多個半導體元件會具有相同規格。前述的規格可以指半導體元件的操作電壓以及晶片尺寸。
舉例而言，其中一通用資料庫112可對應於操作電壓3.3V，且晶片尺寸約0.25微米的第一半導體元件群組。第一半導體元件群組中的多個半導體元件可以包括，但不限於，符合前述規格的水平式雙極性電晶體、垂直式雙極性電晶體、水平式金氧半場效電晶體，垂直式金氧半場效電晶體以及二極體。相似地，另一通用資料庫112可對應於操作電壓5V，且晶片尺寸約0.25微米的第二半導體元件群組。
據此，在一對應於目標半導體元件的初始目標模型中，可根據目標半導體元件的規格，將對應的通用資料庫112中的多個固定製程參數套用至初始目標模型。
如圖1所示，使用者操作模組120用於模擬製作半導體元件，且半導體元件可以是水平式半導體元件或者垂直式半導體元件。使用者操作模組120包括一使用者介面121以及電性連接於使用者介面121的一處理單元122。
使用者介面121用以供使用者操作，以及輸入多個指令。處理單元122接收使用者由使用者介面121所輸入的指令，並根據指令執行對應於該指令的操作。
處理單元122可包括一個或多個處理器、控制器、微處理器、微控制器、專用積體電路、數位信號處理器、可程式邏輯器件、現場可程式閘陣列以及記憶體等或其任何組合。
在一實施例中，處理單元122內存一製程模擬軟體。通過執行製程模擬軟體，並配合記憶單元110所儲存的資料庫，以完成多個不同的半導體元件的製程模擬。
處理單元122根據由使用者介面所接收的一選取指令，由初 始目標模型資料庫111擷取對應於目標半導體元件的一初始目標模型。如前所述，初始目標模型包括多個預設製程模板，且每一預設製程模板包括預設的多個參數項目。
另外，處理單元122並根據所選取的初始目標模型的規格，由對應的通用資料庫112取得多個固定製程參數。具體而言，處理單元122可根據通用資料庫112內的多個通用製程模板與多個預設製程模板之間的模板對應關係，在初始目標模型中的一部分參數項目，套用對應的多個固定參數值，而定義出至少一待設定參數。
使用者可再通過使用者介面121輸入一設定指令，以設定待設定參數。處理單元122接收設定指令之後，產生對應於目標半導體元件的一待模擬目標模型。處理單元122並以待模擬目標模型進行模擬測試，以得到一模擬結果。前述的模擬測試例如是電性測試，或者是模擬半導體元件內的電場強度分布。
通過比對模擬結果以及一標準結果，處理單元122可判斷模擬結果是否符合標準結果。當模擬結果不符合標準結果時，使用者需要再通過使用者介面121，重新設定待設定參數，直到模擬結果可符合標準結果。
也就是說，對於使用者而言，在選取初始目標模型之後，不需要針對所有的參數項目設定製程參數值，而只需要針對其中一部分參數項目，來設定參數值。因此，可以減少模擬時的變數，而進一步縮短開發時程。
進一步而言，本發明實施例提供一種半導體元件製程開發方法，且前述的半導體元件製程開發方法可以通過圖1所示的半導體元件製程開發系統100來執行。
請配合參照圖1以及圖4，圖4顯示本發明一實施例的半導體元件製程開發方法的流程圖。在步驟S1中，根據一目標半導體元件取得一初始目標模型。
參照圖1，處理單元122可通過使用者介面121接收由使用者所輸入的選取指令，由初始目標模型資料庫111取得一初始目標模型，且初始目標模型包括預設的多個參數項目。
如圖4所示，在步驟S2中，根據目標半導體元件的規格，取得一通用資料庫，且通用資料庫包括多個固定製程參數。進一步而言，多個通用資料庫分別對應於半導體元件的不同規格。
在一實施例中，初始目標半導體模型會對應於半導體元件的規格。因此，處理單元122可根據初始目標半導體模型所對應的規格，來取得對應的通用資料庫112。在其他實施例中，處理單元122也可以接收由使用者通過使用者介面121輸入的指令，來取得對應的通用資料庫112。
每一通用資料庫112包括多個通用製程模板，且每一通用製程模板會對應於多個通用參數項目。每一通用參數項目對應於一固定參數值。多個通用資料庫112可被預先建立並儲存於記憶單元110內。
請先參照圖5，在本實施例中，建立通用資料庫的流程可包括下列步驟。
在步驟S01中，取得製造一第一半導體元件的多個第一製程步驟。在步驟S02中，取得製造一第二半導體元件的多個第二製程步驟。第二半導體元件與第一半導體元件具有相同規格，且第二半導體元件與第一半導體元件之間具有相對應的至少一等效子結構。
須說明的是，第一半導體元件已經開發完成，且可符合既定規格。因此，第一半導體元件中的多個製程步驟的多個製程參數，可作為開發另一半導體元件(第二半導體元件)的參考參數。
在一實施例中，第一半導體元件為垂直式半導體元件，而第二半導體元件為水平式半導體元件。進一步而言，第一半導體元件為垂直式電晶體，而第二半導體元件為水平式電晶體。舉例而 言，第一半導體元件可以是垂直式金氧半場效電晶體或者垂直式雙極性電晶體，而第二半導體元件為水平式金氧半場效電晶體或者水平式雙極性電晶體。
以第一半導體元件為垂直式NPN雙極性電晶體，且第二半導體元件為水平式NPN雙極性電晶體為例說明。如圖2以及圖3所示，水平式雙極性電晶體T2的基體區T23與射極區T22可分別對應於垂直式雙極性電晶體T1的基體區T23以及射極區T12。另外，水平式雙極性電晶體T2的集極區T21可對應於垂直式雙極性電晶體T1的基板T11。因此，第一半導體元件與第二半導體元件之間的等效子結構為基體區T23(基體區T23)與射極區T12(射極區T22)與基板T11(集極區T21)。
須說明的是，在上述的例子中，等效子結構為第一半導體元件與第二半導體元件之間相對應的摻雜區。但是，在其他實施例中，等效子結構也可以是指半導體元件的線路重分布結構中的電極圖案層或者是介電圖案層等。
在步驟S03中，根據至少一等效子結構，比對多個第一製程步驟以及多個第二製程步驟，以定義出在製造第一半導體元件與第二半導體元件時的一通用製程步驟，且通用製程步驟用以形成至少一所述等效子結構。
對於第一半導體元件而言，每一第一製程步驟包括多個第一參數項目，且每一第一參數項目對應於一第一參數值。請參照下表3。以第一半導體元件為垂直式NPN雙極性電晶體為例，在製作第一半導體元件的多個第一製程步驟M1~M4會分別用於形成基板T11、基體區T23、射極區T12以及隔離部T14。
另外，每一第一製程步驟M1~M4具有多個第一參數項目M11~M15、M21~M25、M31~M35以及M41~M42，且每一個第一參數項目有對應的第一參數值。
表3
Figure 108103559-A0101-12-0014-3
須說明的是，表3中的第一製程步驟M1~M4以及第一參數項目M11~M15、M21~M25、M31~M35、M41~M42以及多個第一參數值僅作為舉例，並非用以限制本發明。
對於第二半導體元件(水平式NPN雙極性電晶體)而言，請參照表4。多個第二製程步驟N1、N2至少包括形成基體區T23的步驟以及形成射極區T22與集極區T21的步驟。
Figure 108103559-A0101-12-0014-4
Figure 108103559-A0101-12-0015-5
根據第一半導體元件與第二半導體元件之間的多個等效子結構，比對多個第一製程步驟M1~M4以及比對多個第二製程步驟N1~N2，可以得知用以形成第一半導體元件的基體區T23的第一製程步驟M2，會對應於用以形成第二半導體元件的基體區T23的第二製程步驟N1。另外，用以形成第一半導體元件的射極區T12的第一製程步驟M3，對應於用以形成第二半導體元件的射極區T22的第二製程步驟N2。
據此，可定義出第一製程步驟M2、M3(或第二製程步驟N1、N2)，為製造第一半導體元件與第二半導體元件時，可共用的兩個通用製程步驟。
之後，在步驟S04中，根據通用製程步驟，建立一通用製程模板，且通用製程模板具有多個通用參數項目，每一個所述通用參數項目對應於其中一所述固定參數值。
承上述，根據第一製程步驟M2、M3可建立出兩個通用製程模板(可參照表2中的通用製程模板G1、G2)。
在一實施例中，建立通用製程模板的步驟可以包括：先根據等效子結構在第一半導體元件內的一相對位置與在第二半導體元件內的一相對位置，比對每一個第一參數項目與多個第二參數項目，以得到一項目對應關係。之後，根據項目對應關係，決定多個通用參數項目，其中，分別對應於多個通用參數項目的多個第一參數值定義為多個固定參數值。
參照表3以及表4，第一製程步驟M2中的多個第一參數項目M21~M25，可以分別對應至第二製程步驟N1的多個第二參數項目N11~N15。據此，第一製程步驟M2中的多個第一參數項目 M21~M25可被定義為對應其中一通用製程步驟的多個通用參數項目。
但是，射極區T12在第一半導體元件(垂直式NPN雙極性電晶體)，與另一射極區T22在第二半導體元件(水平式NPN雙極性電晶體)內的相對位置不一定相同。因此，第一製程步驟M3中的多個第一參數項目M31~M35，不一定全部都能夠對應於形成第二半導體元件的射極區T22的第二製程步驟N2的多個第二參數項目。
據此，比對第一製程步驟M3中的每一個第一參數項目M31~M35，以及第二製程步驟N2中的多個第二參數項目N21~N27，以得到一項目對應關係。根據項目對應關係，可以決定通用參數項目包括第一參數項目M31~M35(或者第二參數項目N21~N25)。另外，每一個第一參數項目M31~M35所對應的第一參數值被定義為固定參數值。
通過上述方式，可建立本發明實施例的其中一通用資料庫。因此，利用本發明實施例的半導體元件製程開發系統100，來開發目標半導體元件時，目標半導體元件可以是第一半導體元件或者是第二半導體元件。
請繼續參照圖4，在步驟S3中，比對初始目標模型與通用資料庫，以得到一對應關係。在一實施例中，比對初始目標模型與通用資料庫的流程可以先比對多個通用製程模板以及多個預設製程模板，以決定至少一組相對應的通用製程模板以及預設製程模板。
之後，在該組相對應的通用製程模板以及預設製程模板中，比對多個參數項目以及多個通用參數項目，以決定至少一組相對應的參數項目以及通用參數項目。
也就是說，通過上述比對流程所得到的對應關係，處理單元122可決定與其中一通用製程模板相對應的至少一預設製程模 板，以及與其中一通用參數項目相對應的至少一參數項目。
之後，如圖4所示，在步驟S4中，根據對應關係，在初始目標模型中套用多個固定製程參數，並定義出至少一待設定參數。
進一步而言，在與通用製程模板所對應的預設製程模板中，處理單元122可根據對應關係，將對應的通用參數項目的固定參數值套用至對應的參數項目的製程參數值。
請參照表5，以模擬水平式NPN雙極性電晶體的製程為例，來進行說明。
Figure 108103559-A0101-12-0017-7
在執行步驟S3之後，處理單元122可決定預設製程模板P1會對應於通用製程模板G1，且預設製程模板P2會對應於通用製程模板G2。
另外，處理單元122可進一步決定預設製程模板P1中的多個參數項目P11~P15，會分別對應於通用製程模板G1中的多個通用參數項目G11~G15，以及決定預設製程模板P2中的多個參數項目P21~P24，會分別對應於通用製程模板G2中的多個通用參數項目G21~G24。
據此，處理單元122將通用參數項目G11~G15、G21~G24所對應的多個固定參數值，分別套用至對應的多個參數項目的多個 製程參數值。
值得注意的是，在預設製程模板P2中，另一部分參數項目P25~P27並沒有對應任何通用參數項目。因此，這部分參數項目P25~P27的多個製程參數值會被定義為待設定參數。
請繼續參照圖4，在步驟S5中，根據通過一使用者介面所接收的一設定指令，設定至少一待設定參數，以產生一待模擬目標模型。
如前所述，使用者可通過使用者介面121輸入一設定指令。處理單元122接收設定指令之後，根據設定指令設定未對應於任何通用參數項目的至少一參數項目的製程參數值。以表3為例，處理單元122可根據設定指令，設定參數項目P25~P27所對應的多個製程參數值，以產生待模擬目標模型。
如圖4所示，在步驟S6中，以待模擬目標模型進行模擬測試，以得到一模擬結果。接著，在步驟S7中判斷所述模擬結果是否符合一標準結果。
由於不同半導體元件所要進行的模擬測試以及要求都不相同。因此，處理單元122會執行目標半導體元件所需要的模擬測試，以得到對應於目標半導體元件的模擬結果。
當所述模擬結果不符合所述標準結果時，重複執行步驟S5至S7。也就是說，使用者需要通過使用者介面121重新輸入設定指令，以重新調整參數項目P25~P27所對應的多個製程參數值，並重新產生另一待模擬目標模型，來進行模擬測試。
另外，當所述模擬結果符合所述標準結果時，進行步驟S8：結束模擬。
綜上所述，本發明的其中一有益效果在於，在本發明所提供的半導體元件製程開發方法以及系統中，通過將通用資料庫中的多個固定製程參數套用至對應於水平式半導體元件或者垂直式半導體元件的初始目標模型中，可減少待設定參數的數量。待設定 參數的數量減少也代表需要人為輸入的變數減少，因而可進一步縮短開發時程。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
S1~S8‧‧‧流程步驟

Claims (11)

  1. 一種半導體元件製程開發方法，其包括：S1：根據一目標半導體元件取得一初始目標模型；S2：根據所述目標半導體元件的規格，取得一通用資料庫，且所述通用資料庫包括至少一通用製程模板，所述通用製程模板分別對應於製作水平式半導體元件以及垂直式半導體元件的至少一等效子結構，且所述通用製程模板包括多個固定製程參數；S3：比對所述初始目標模型與所述通用資料庫，以得到一對應關係；S4：根據所述對應關係，在所述初始目標模型中套用多個所述固定製程參數，並定義出至少一待設定參數；S5：根據通過一使用者介面所接收的一設定指令，設定至少一所述待設定參數，以產生一待模擬目標模型；以及S6：以所述待模擬目標模型進行模擬測試，以得到一模擬結果；其中，所述半導體元件製程開發方法還進一步包括：建立所述通用資料庫；其中，建立所述通用資料庫的步驟包括：取得製造所述垂直式半導體元件的多個第一製程步驟；取得製造所述水平式半導體元件的多個第二製程步驟，其中，所述水平式半導體元件與所述垂直式半導體元件具有相同規格，所述水平式半導體元件與所述垂直式半導體元件之間具有相對應的至少一所述等效子結構；根據至少一所述等效子結構，比對多個所述第一製程步驟以及多個所述第二製程步驟，以定義出在製造所述垂直式半導體元件與所述水平式半導體元件時的一通用製程步驟， 且通用製程步驟用以形成至少一所述等效子結構；以及根據所述通用製程步驟，建立所述通用製程模板，且所述通用製程模板具有多個通用參數項目，每一個所述通用參數項目對應於其中一所述固定參數值。
  2. 如請求項1所述的半導體元件製程開發方法，其中，所述初始目標模型包括預設的多個參數項目，所述通用資料庫包括多個所述通用參數項目，每一所述通用參數項目對應於至少一所述固定製程參數，且比對所述初始目標模型與所述通用資料庫的步驟包括：比對多個參數項目以及多個通用參數項目，以決定至少一組相對應的參數項目以及通用參數項目。
  3. 如請求項1所述的半導體元件製程開發方法，其中，每一所述第一製程步驟包括多個第一參數項目，每一所述第一參數項目對應於一第一參數值，每一所述第二製程步驟包括多個第二參數項目，且在建立所述通用製程模板的步驟還進一步包括：根據所述等效子結構在所述垂直式半導體元件內的一相對位置與在所述水平式半導體元件內的一相對位置，比對每一個所述第一參數項目與多個所述第二參數項目，以得到一項目對應關係；根據所述項目對應關係，決定多個通用參數項目，其中，分別對應於多個通用參數項目的多個所述第一參數值被定義為多個固定參數值。
  4. 如請求項1所述的半導體元件製程開發方法，其中，所述目標半導體元件為所述垂直式半導體元件與所述水平式半導體元件其中一者。
  5. 如請求項4所述的半導體元件製程開發方法，其中，所述垂直式半導體元件為垂直式電晶體，所述水平式半導體元件為水平式電晶體。
  6. 如請求項5所述的半導體元件製程開發方法，其中，所述垂直式半導體元件為垂直式金氧半場效電晶體或者垂直式雙極性電晶體，所述水平式半導體元件為水平式金氧半場效電晶體或者水平式雙極性電晶體。
  7. 如請求項1所述的半導體元件製程開發方法，還進一步包括：S7：判斷所述模擬結果是否符合一標準結果，當所述模擬結果不符合所述標準結果時，重複執行步驟S5至S7；以及當所述模擬結果符合所述標準結果時，結束模擬。
  8. 如請求項1所述的半導體元件製程開發方法，其中，所述資料庫還進一步包括多個通用資料庫，且多個所述通用資料庫分別對應於半導體元件的多種規格。
  9. 一種半導體元件的製程開發系統，其整合不同類型半導體元件的製程開發，其中，所述半導體元件的製程開發系統包括：用於模擬製作水平式半導體元件或者垂直式半導體元件的一使用者操作模組；以及一記憶單元，其電性連接於所述使用者操作模組，所述記憶單元儲存一初始目標模型資料庫以及多個通用資料庫，其中，所述初始目標模型資料庫包括用以模擬製作所述水平式半導體元件的一第一初始目標模型，以及用以製作所述垂直式半導體元件的一第二初始目標模型，且每一所述通用資料庫包括多個固定製程參數； 其中，所述使用者操作模組根據所接收的一選取指令由所述初始目標模型資料庫擷取所述第一初始目標模型或者所述第二初始目標模型，以及根據所選取的所述第一初始目標模型的規格取得其中一所述通用資料庫，所述使用者操作模組根據所述第一初始目標模型與所述通用資料庫之間的一對應關係，在所述第一初始目標模型中套用多個所述固定製程參數，並定義出至少一待設定參數，並根據所接收的一設定指令設定所述待設定參數，以產生一待模擬目標模型。
  10. 如請求項9所述的半導體元件的製程開發系統，其中，多個所述通用資料庫分別對應於半導體元件的多種規格。
  11. 如請求項9所述的半導體元件的製程開發系統，其中，所述使用者操作模組以所述待模擬目標模型進行模擬，以得到一模擬結果。
TW108103559A 2019-01-30 2019-01-30 半導體元件的製程開發方法以及系統 TWI776015B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108103559A TWI776015B (zh) 2019-01-30 2019-01-30 半導體元件的製程開發方法以及系統
US16/701,224 US11347210B2 (en) 2019-01-30 2019-12-03 Method and system for developing semiconductor device fabrication processes
DE102019133588.4A DE102019133588A1 (de) 2019-01-30 2019-12-09 Entwicklungsverfahren und -system für halbleiterbauelementspezifische Fertigungsprozesse
US17/360,644 US11467567B2 (en) 2019-01-30 2021-06-28 System for developing semiconductor device fabrication processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108103559A TWI776015B (zh) 2019-01-30 2019-01-30 半導體元件的製程開發方法以及系統

Publications (2)

Publication Number Publication Date
TW202029024A TW202029024A (zh) 2020-08-01
TWI776015B true TWI776015B (zh) 2022-09-01

Family

ID=71524159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103559A TWI776015B (zh) 2019-01-30 2019-01-30 半導體元件的製程開發方法以及系統

Country Status (3)

Country Link
US (2) US11347210B2 (zh)
DE (1) DE102019133588A1 (zh)
TW (1) TWI776015B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113221488B (zh) * 2021-04-21 2022-03-01 深圳市高微科电子有限公司 一种半导体功率转换设备的集成栅极电阻器
TWI808751B (zh) * 2022-05-10 2023-07-11 優智能股份有限公司 產生元件模型參數的系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511061A (en) * 2003-09-05 2005-03-16 Toshiba Kk Design method of manufacturing process, design support method of manufacturing process, and CAD system
CN100552582C (zh) * 2008-05-08 2009-10-21 上海交通大学 半导体制造流程辅助决策系统
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
TW201617283A (zh) * 2014-10-03 2016-05-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772035B2 (en) * 2002-05-17 2004-08-03 Micron Technology, Inc. Synthesizing semiconductor process flow models
US6973633B2 (en) * 2002-07-24 2005-12-06 George Lippincott Caching of lithography and etch simulation results
US8036869B2 (en) * 2003-09-30 2011-10-11 Tokyo Electron Limited System and method for using first-principles simulation to control a semiconductor manufacturing process via a simulation result or a derived empirical model
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
US7829468B2 (en) * 2006-06-07 2010-11-09 Lam Research Corporation Method and apparatus to detect fault conditions of plasma processing reactor
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
US8793106B2 (en) * 2011-09-23 2014-07-29 International Business Machines Corporation Continuous prediction of expected chip performance throughout the production lifecycle
US9280151B2 (en) * 2012-05-15 2016-03-08 Wafertech, Llc Recipe management system and method
US8849440B2 (en) * 2012-05-31 2014-09-30 International Business Machines Corporation Manufacturing control based on a final design structure incorporating both layout and client-specific manufacturing information
EP2881226A4 (en) * 2012-08-02 2017-01-11 Fuji Machine Mfg. Co., Ltd. Work machine provided with articulated robot and electric component mounting machine
TWI473267B (zh) * 2012-11-06 2015-02-11 Ind Tech Res Inst 金氧半場效電晶體元件
US8963135B2 (en) * 2012-11-30 2015-02-24 Intel Corporation Integrated circuits and systems and methods for producing the same
GB2510420A (en) * 2013-02-04 2014-08-06 Powerphotonic Ltd Design and manufacture of custom optic components.
US9064953B2 (en) * 2013-06-12 2015-06-23 Infineon Technologies Austria Ag Semiconductor device including a drift zone and a drift control zone
CN104346753A (zh) * 2013-08-07 2015-02-11 鸿富锦精密工业（深圳）有限公司 裁切最优化处理系统及方法
TWI523129B (zh) * 2013-09-03 2016-02-21 國立清華大學 半導體批次生產派工方法
US9678505B2 (en) * 2013-10-14 2017-06-13 Invensys Systems, Inc. Line management in manufacturing execution system
US9798750B2 (en) * 2013-10-14 2017-10-24 Schneider Electric Software, Llc Parameter download verification in industrial control system
US9547303B2 (en) * 2013-10-18 2017-01-17 The Boeing Company Managing the manufacturing lifecycle of fasteners of a product
EP2881903A1 (en) * 2013-12-03 2015-06-10 Siemens Aktiengesellschaft Managing design updates in a manufacturing execution system
US20150293530A1 (en) * 2014-02-28 2015-10-15 Invensys Systems, Inc. Manufacturing execution system authorization
US20150355620A1 (en) * 2014-06-04 2015-12-10 Kinsus Interconnect Technology Corp. Management system for process recipe
CN105225979A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件制程预测系统和方法
US10108163B2 (en) * 2014-09-04 2018-10-23 Toshiba Memory Corporation Production management apparatus, production management method and recording medium
US9891275B2 (en) * 2015-06-24 2018-02-13 International Business Machines Corporation Integrated circuit chip reliability qualification using a sample-specific expected fail rate
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP6400545B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
US10197908B2 (en) * 2016-06-21 2019-02-05 Lam Research Corporation Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework
US10572697B2 (en) * 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
JP6890632B2 (ja) * 2019-06-27 2021-06-18 東京エレクトロン株式会社 データ処理装置、データ処理方法及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511061A (en) * 2003-09-05 2005-03-16 Toshiba Kk Design method of manufacturing process, design support method of manufacturing process, and CAD system
CN100552582C (zh) * 2008-05-08 2009-10-21 上海交通大学 半导体制造流程辅助决策系统
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
TW201617283A (zh) * 2014-10-03 2016-05-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US11347210B2 (en) 2022-05-31
TW202029024A (zh) 2020-08-01
US20200241512A1 (en) 2020-07-30
US20210325857A1 (en) 2021-10-21
DE102019133588A1 (de) 2020-07-30
US11467567B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
TWI776015B (zh) 半導體元件的製程開發方法以及系統
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US9626467B2 (en) SOI MOS device modeling method
JP2010056548A (ja) 集積回路レイアウトを自動的に形成する方法
US20160140279A1 (en) Method and device for designing electrical circuit
JP2007165670A (ja) 半導体回路装置およびその設計方法
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN111832123A (zh) 半导体元件的工艺开发方法以及系统
CN107622959A (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
US9703911B2 (en) Method for library having base cell and VT-related
CN104462728B (zh) 半导体器件的模拟方法及模拟装置
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
US20150054126A1 (en) Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass
CN104124230B (zh) 一种测试结构及测试方法
CN113361222A (zh) 一种集成电路制造工艺虚拟仿真方法和装置
DE112012000717T5 (de) Halbleitereinheit, die Bereiche mit hohen Feldern beinhaltet, sowie zugehöriges Verfahren
CN111883452A (zh) 一种热处理机台实际工作温度的确定方法
JP4998347B2 (ja) マスクパターン作成方法
CN102402137B (zh) 孔的光刻方法
US20200388528A1 (en) Pattern generation device, pattern generation method, and method of manufacturing semiconductor device
KR101679484B1 (ko) 코어-투-코어 미스매치를 감소시키기 위한 방법
Device et al. INTRODUCTION TO THE SYNOPSYS SENTAURUS TCAD SUITE AND DEVICE SIMULATION
Kašauskas et al. Optimisation and Problems of the Channel Area Formed by Two Ion Implantations in NMOS Structures
Langner et al. Formal verification of a transistor pcell

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent