TW201617283A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201617283A
TW201617283A TW104132458A TW104132458A TW201617283A TW 201617283 A TW201617283 A TW 201617283A TW 104132458 A TW104132458 A TW 104132458A TW 104132458 A TW104132458 A TW 104132458A TW 201617283 A TW201617283 A TW 201617283A
Authority
TW
Taiwan
Prior art keywords
nanowire
sacrificial
substrate
semiconductor structure
providing
Prior art date
Application number
TW104132458A
Other languages
English (en)
Other versions
TWI583619B (zh
Inventor
黃玉蓮
李泳達
陳孟谷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201617283A publication Critical patent/TW201617283A/zh
Application granted granted Critical
Publication of TWI583619B publication Critical patent/TWI583619B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

根據另一實施例，提供一種半導體結構，包含基板、第一奈米線於基板之上以及第二奈米線於基板之上且大致對稱於第一奈米線。

Description

奈米線的形成方法
本揭露係有關於一種積體電路裝置及其製造方法，且特別是指一種具有奈米線的半導體裝置及其製造方法。
半導體裝置，例如：環繞式閘極(GAA)電晶體，在半導體工業中為一新興的研究領域。然而由於技術的限制，減小裝置的尺寸仍是一項挑戰。因此，有必要改進上述之不足。
根據一實施例，提供一種半導體結構，包含基板、犧牲突起物於基板之上、硬罩幕於犧牲突起物的頂部之上以及環繞犧牲突起物之奈米線。
根據另一實施例，提供一種奈米線的形成方法，包含：提供基板；提供犧牲材料於基板之上；提供鄰近於犧牲材料之奈米線材料；以及去除犧牲材料以暴露奈米線材料之內表面。
根據另一實施例，提供一種奈米線的形成方法，包含：提供基板；提供第一犧牲材料於基板之上；提供鄰近於第一犧牲材料之第二犧牲材料；去除第一犧牲材料以產生兩個分開的第二犧牲材料部份；提供鄰近於第二犧牲材料之奈米線材料；以及去除第二犧牲材料以產生四個分開的第二犧牲材料部份。根據另一實施例，提供一種奈米線的形成方法，包含：提供基板；提供用矽製成的犧牲材料於基板之上；藉由共形性磊晶成長法以提供用鍺化矽製成的奈米線材料，此奈米線材料鄰近於犧牲材料；以及藉由氫氧化銨去除犧牲材料以暴露奈米線材料之內表面，而不去除奈米線材料。
根據另一實施例，提供一種半導體結構，包含基板、第一奈米線於基板之上以及第二奈米線於基板之上且大致對稱於第一奈米線。
根據另一實施例，提供一種半導體結構，包含基板、環狀奈米線於基板之上且大致對稱於其中心。
100‧‧‧方法
102、104、106、108‧‧‧步驟
202‧‧‧基板
204‧‧‧犧牲突起物
206‧‧‧硬罩幕
302‧‧‧奈米線材料
502‧‧‧內表面
602‧‧‧環狀奈米線
604‧‧‧環狀奈米線
702‧‧‧基板
704‧‧‧犧牲突起物
706‧‧‧硬罩幕
802‧‧‧奈米線材料
1002‧‧‧內表面
1102‧‧‧裸形奈米線
1104‧‧‧裸形奈米線
1202‧‧‧基板
1204‧‧‧犧牲突起物
1206‧‧‧硬罩幕
1208‧‧‧淺溝渠隔離
1210‧‧‧犧牲突起物
1302‧‧‧溝渠
1304‧‧‧溝渠
1402‧‧‧奈米線材料
1602‧‧‧奈米線
1604‧‧‧奈米線
1606‧‧‧內表面
1702‧‧‧基板
1704‧‧‧犧牲突起物
1706‧‧‧奈米線材料
1708‧‧‧淺溝渠隔離
1710‧‧‧犧牲突起物
1802‧‧‧奈米線
1804‧‧‧奈米線
2002‧‧‧內表面
2102‧‧‧基板
2104‧‧‧犧牲突起物
2108‧‧‧淺溝渠隔離
2110‧‧‧犧牲突起物
2202‧‧‧小型突起物
2302‧‧‧奈米線材料
2402‧‧‧奈米線
2404‧‧‧奈米線
2502‧‧‧內表面
2504‧‧‧下表面
2602‧‧‧奈米線
2604‧‧‧奈米線
2606‧‧‧內表面
2700‧‧‧方法
2702、2704、2706、2708、2710、2712‧‧‧步驟
2800‧‧‧方法
2802、2804、2806、2808‧‧‧步驟
當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本發明的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。
第1圖為根據一些實施例，一種奈米線形成方法之流程圖。
第2A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第2B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。
第3A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第3B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。
第4A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第4B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。
第5A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第5B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。
第6A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第6B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。
第7A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第7B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。
第8A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第8B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。
第9A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構示的意剖面圖。
第9B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。
第10A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第10B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。
第11A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第11B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。
第12圖至第16圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第17圖至第20圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第21圖至第25圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。
第26圖為根據一些實施例，一種鰭片的製程中，某一階段之半導體結構的示意剖面圖。
第27圖為根據一些實施例，另一種奈米線形成方法之流程圖。
第28圖為根據一些實施例，另一種奈米線形成方法之流程圖。
以下的揭露內容提供許多不同的實施例或實例，以實現本發明的不同特徵。特定實例的組成及佈局敘述如下，以簡化本發明。當然這些僅是實例，並非用以限制。舉例而言，在敘述中，第一特徵形成於第二特徵上方或之上時，隨之而來可包含實施例，其中第一及第二特徵形成以直接接觸；且亦可包含實施例，其中額外的特徵可形成於第一及第二特徵之間，因此第一及第二特徵可不直接接觸。此外，本發明可在各實例中重複元件編號及/或文字。重複的目的在於簡化且明確，但不在其中決定介於所討論的多種實施例及/或組態之間的相對關係。
此外，空間上的相對用語，例如「在..之下」、「以下」、「下」、「上方」、「上」及其類，在此為了易於敘述可用以描述如圖所示的元件或特徵對於其他元件或特徵的相對關係。除了圖示所描繪的面向之外，空間上的相對用語意旨於圍繞所使用或操作的裝置的不同面向。要不然就是，設備可被導向(旋轉90度或於其他面向)，且在此所用的空間上的相對描述符號可據此同樣的被解讀。
第1圖為根據一些實施例，一種奈米線形成方法 之流程圖。如第1圖所示，方法100起始於提供基板(例如：基板202)(步驟102)，接著提供犧牲材料(例如：犧牲材料204)於基板上(步驟104)，而後提供對稱於犧牲材料之奈米線材料(例如：材料302)(步驟106)，最後去除犧牲材料以提供兩個由奈米線材料所製成的對稱奈米線(步驟108)。
第2A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。第2B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。如第2A及第2B圖所示，提供基板202(例如：第1圖的步驟102)。基板202的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
提供犧牲突起物204於基板202之上(例如：第1圖的步驟104)，犧牲突起物204的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。在一些實施例中，犧牲突起物204為圓柱形，具有約30奈米至70奈米的高度與約17奈米的直徑。在一些實施例中，提供氮化碳化矽(SiCN)硬罩幕206於犧牲突起物204的頂部之上。
基板202、犧牲突起物204以及硬罩幕206的形成係透過：(1)由下而上形成多層狀結構，包含基板、氧化層、摻碳二氧化矽(SiOC)層、矽抗反射塗層以及光阻層；(2)藉由光阻層圖案化矽抗反射塗層與摻碳二氧化矽 (SiOC)層；(3)圖案化氧化層並去除摻碳二氧化矽(SiOC)層及矽抗反射層塗層；(4)於圖案化氧化層時所產生之溝渠中填入摻碳二氧化矽(SiOC)部分；(5)去除氧化層以暴露基板；以及(6)修剪摻碳二氧化矽(SiOC)部分並藉由硬罩幕回蝕基板以形成犧牲突起物。
第3A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。第3B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。如第3A圖及第3B圖所示，提供一對稱於犧牲突起物204的奈米線材料302(例如：第1圖的步驟106)。在一些實施例中，奈米線材料302為環狀物，環繞於犧牲突起物204。在一些實施例中，除了硬罩幕206所覆蓋之犧牲突起物204以外的部分，可於犧牲突起物204和基板202上方，藉由共形性磊晶成長法(conformal epitaxial growth)以形成厚度為1奈米至20奈米的奈米線材料302。舉例來說，一種共形性磊晶成長法的操作條件包含：氣壓介於10托爾至20托爾、溫度介於攝氏570度至600度、甲鍺烷(GeH4)流量介於100sccm至600sccm、二氯矽烷(SiCl2H2)流量介於100sccm至600sccm和氯化氫(HCl)流量介於50sccm至200sccm。在一些實施例中，奈米線302為鍺化矽，而犧牲突起物204及基板202則是由矽所製成。
第4A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體 結構的示意剖面圖。第4B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。如第4A圖及第4B圖所示，藉由乾式蝕刻法，例如：感應耦合電漿(ICP)、變壓耦合式電漿(TCP)、電子迴旋共振(ECR)或氟基或氯基之反應氣體的反應式離子蝕刻(RIE)，去除硬罩幕206以暴露犧牲突起物204並作為軸心。
第5A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。第5B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。如第5A圖及第5B圖所示，去除犧牲突起物204以暴露奈米線材料302之內表面502。在奈米線材料302是鍺化矽及犧牲突起物204是矽的情況下，可使用氫化銨(NH4OH)以選擇性去除犧牲突起物204而保留奈米線材料302。
第6A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意剖面圖。第6B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之環狀奈米線的製程中，某一階段之半導體結構的示意上視圖。如第6A圖及第6B圖所示，除了將形成環狀奈米線的部分602和604，藉由乾式蝕刻法，例如：感應耦合電漿(ICP)、變壓耦合式電漿(TCP)、電子迴旋共振(ECR)或氟基或氯基之氣體反應物的反應式離 子蝕刻(RIE)，去除奈米線材料302。環狀奈米線602大致對稱於其中心且用於垂直式環繞式閘極電晶體之中。環狀奈米線602的材料異於基板202。在一些實施例中，可能在提供對稱於犧牲突起物204的奈米線材料302之前，先收縮犧牲突起物204(例如：第1圖的步驟106)。在一些實施例中，藉由等向性蝕刻法收縮環狀奈米線602可能在其形成後才進行。
在一些實施例中，可能不提供硬罩幕206，而是於犧牲突起物204(包含其上部)及基板202上方，藉由磊晶成長法以提供奈米線材料302。接著，進行化學機械拋光法或乾式蝕刻法以去除位於犧牲突起物204頂部的部分奈米線材料302，以暴露犧牲突起物204。
此外，複數個製程可能實行於半導體結構上，例如：提供鄰近於環狀奈米線602和604之閘極氧化物和提供鄰近於閘極氧化物之閘極金屬。
第7A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。第7B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。如第7A圖及第7B圖所示，提供一基板702(例如：第1圖的步驟102)。基板702的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
提供犧牲突起物704於基板702之上(例如：第1 圖的步驟104)。犧牲突起物704的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。在一些實施例中，犧牲突起物704為裸型物，具有約30奈米至70奈米的高度與約17奈米的直徑。在一些實施例中，提供氮化碳化矽(SiCN)硬光罩於犧牲突起物204的頂部之上。
基板702、犧牲突起物704以及硬罩幕706的形成係透過：(1)由下而上形成多層狀結構，包含基板、氧化層、摻碳二氧化矽(SiOC)層、矽抗反射塗層以及光阻層；(2)藉由光阻層圖案化矽抗反射塗層與摻碳二氧化矽(SiOC)層；(3)圖案化氧化層並去除摻碳二氧化矽(SiOC)層及矽抗反射層塗層；(4)於圖案化氧化層時所產生之溝渠中填入摻碳二氧化矽(SiOC)部分；(5)去除氧化層以暴露基板；以及(6)修剪摻碳二氧化矽(SiOC)部分並藉由硬罩幕回蝕基板以形成犧牲突起物。
第8A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。第8B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。如第8A圖及第8B圖所示，提供對稱於犧牲突起物704的奈米線材料802(例如：第1圖的步驟106)。在一些實施例中，奈米線材料802為裸型物，覆蓋於犧牲突起物704之側壁上。在一些實施例中，可於犧牲突起物704和基板702上方，藉由共形性磊晶成長法 (conformal epitaxial growth)，以形成厚度為1奈米至20奈米的奈米線材料802。舉例來說，一種共形性磊晶成長法的操作條件包含：氣壓介於10托爾至20托爾、溫度介於攝氏570度至600度、甲鍺烷(GeH4)流量介於100sccm至600sccm、二氯矽烷(SiCl2H2)流量介於100sccm至600sccm和氯化氫(HCl)流量介於50sccm至200sccm。在一些實施例中，奈米線802為鍺化矽，而犧牲突起物704則是由矽所製成。
第9A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。第9B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。如第9A圖及第9B圖所示，藉由稀釋氟化氫法或乾式蝕刻法，例如：感應耦合電漿(ICP)、變壓耦合式電漿(TCP)、電子迴旋共振(ECR)或氟基或氯基之氣體反應物的反應式離子蝕刻(RIE)，去除硬罩幕706以暴露犧牲突起物704並作為軸心。
第10A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。第10B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。如第10A圖及第10B圖所示，去除犧牲突起物704以暴露奈米線材料802之內表面1002(例如：內側壁)。在奈米線材料802是鍺化矽及犧牲突 起物704是矽的情況下，可使用氫化銨(NH4OH)選擇性去除犧牲突起物704而保留奈米線材料802。
第11A圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意剖面圖。第11B圖為根據一些實施例，一種用於垂直式環繞式閘極電晶體之裸型奈米線的製程中，某一階段之半導體結構的示意上視圖。如第11A圖及第11B圖所示，除了那些將於後形成裸形奈米線1102和1104的部分，藉由乾式蝕刻法，例如：感應耦合電漿(ICP)、變壓耦合式電漿(TCP)、電子迴旋共振(ECR)或氟基或氯基之氣體反應物的反應式離子蝕刻(RIE)，去除奈米線材料802，以提供兩個由奈米線材料所製成的裸形對稱的奈米線1102和1104，用於垂直式環繞式閘極電晶體(例如：第1圖的步驟108)。在本實施例中，每個對稱的裸形奈米線1102和1104具有相同尺寸。
在一些實施例中，可能在提供對稱於犧牲突起物704的奈米線材料802之前，先收縮犧牲突起物204(例如：第1圖的步驟106)。在一些實施例中，收縮裸形奈米線1102可能在其形成後才實行。
此外，複數個製程可能實行於半導體結構上，例如：提供鄰近於裸型奈米線1102和1104之閘極氧化物和提供鄰近於閘極氧化物之閘極金屬。
第12圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構 的示意剖面圖。如第12圖所示，提供基板1202(例如：第1圖的步驟102)。基板1202的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
提供犧牲突起物1204於基板1202之上(例如：第1圖的步驟104)。犧牲突起物1204的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。在一些實施例中，提供氮化碳化矽(SiCN)硬罩幕1206於犧牲突起物1204的頂部之上。在一些實施例中，形成淺溝渠隔離1208於犧牲突起物1204與另一犧牲突起物1210之間。
第13圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第13圖所示，選擇性去除部分犧牲突起物1204以產生兩個溝渠1302和1304。在犧牲突起物1204為矽的情況下，可藉由氫化銨(NH4OH)去除犧牲突起物1204。
第14圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第14圖所示，提供對稱於犧牲突起物1204的奈米線材料1402(例如：第1圖的步驟106)於溝渠1302和1304之中。在一些實施例中，可藉由共形性磊晶成長法(conformal epitaxial growth)以提供奈米線材料1402。舉例來說，一種共形性磊晶成長法的操作條件包含：氣壓介於10托爾至20托爾、溫度介於攝氏570度至600度、甲鍺烷 (GeH4)流量介於100sccm至600sccm、二氯矽烷(SiCl2H2)流量介於100sccm至600sccm和氯化氫(HCl)流量介於50sccm至200sccm。在一些實施例中，奈米線1402為鍺化矽，而犧牲突起物1204則是由矽所製成。
第15圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第15圖所示，藉由稀釋氟化氫法或乾式蝕刻法，例如：感應耦合電漿(ICP)、變壓耦合式電漿(TCP)、電子迴旋共振(ECR)或氟基或氯基之氣體反應物的反應式離子蝕刻(RIE)，去除硬罩幕1206以暴露犧牲突起物1204。
第16圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第16圖所示，使用氫化銨(NH4OH)去除犧牲突起物1204以暴露奈米線材料1402之內表面1606，並產生兩個對稱的奈米線1602和1604(例如：第1圖的步驟108)；其中氫化銨(NH4OH)能選擇性去除犧牲突起物1204而保留奈米線材料1402。在本實施例中，每個對稱的奈米線1602和1604具有相同尺寸。
第17圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第17圖所示，提供基板1702(例如：第1圖的步驟102)。基板1702的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
提供犧牲突起物1704於基板1702之上(例如：第1圖的步驟104)。犧牲突起物1704的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。提供對稱於犧牲突起物1704的奈米線材料1706(例如：第1圖的步驟106)於犧牲突起物1704的頂部之上。在一些實施例中，可藉由共形性磊晶成長法(conformal epitaxial growth)以提供奈米線材料1706。舉例來說，一種共形性磊晶成長法的操作條件包含：氣壓介於10托爾至20托爾、溫度介於攝氏570度至600度、甲鍺烷(GeH4)流量介於100sccm至600sccm、二氯矽烷(SiCl2H2)流量介於100sccm至600sccm和氯化氫(HCl)流量介於50sccm至200sccm。在一些實施例中，奈米線1706為鍺化矽，而犧牲突起物1704則是由矽所製成。在一些實施例中，淺溝渠隔離1708形成於犧牲突起物1704與另一犧牲突起物1710之間。
第18圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第18圖所示，使用，例如：四甲基氫氧化氨(TMAH)或氫氧化鉀(KOH)的濕式蝕刻法去除奈米線材料1706的中央區域以產生兩個分開的奈米線1802和1804，並暴露犧牲突起物1704的頂部。
第19圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第19圖所示，蝕刻淺溝渠隔離1208以暴 露犧牲突起物1704之側壁。
第20圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第20圖所示，使用氫化銨(NH4OH)去除犧牲突起物1204以產生兩個對稱的奈米線1802和1804(例如：第1圖的步驟108)，並暴露奈米線材料1802之內表面2002(例如：下表面)。在本實施例中，每個對稱的奈米線1802和1804具有相同尺寸。
第21圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第21圖所示，提供基板2102(例如：第1圖的步驟102)。基板2102的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
提供犧牲突起物2104於基板2102之上(例如：第1圖的步驟104)。犧牲突起物2104的材料可包含，例如：矽、矽鍺、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。在一些實施例中，淺溝渠隔離2108形成於犧牲突起物2104與另一個犧牲突起物2110之間。
第22圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第22圖所示，選擇性蝕刻部分犧牲突起物2104以產生小型突起物2202。
第23圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第23圖所示，提供對稱於犧牲突起物2104之U型奈米線材料2302(例如：第1圖的步驟106)，且圍繞小型突起物2202。在一些實施例中，可藉由共形性磊晶成長法(conformal epitaxial growth)以提供奈米線材料2302。舉例來說，一種共形性磊晶成長法的操作條件包含：氣壓介於10托爾至20托爾、溫度介於攝氏570度至600度、甲鍺烷(GeH4)流量介於100sccm至600sccm、二氯矽烷(SiCl2H2)流量介於100sccm至600sccm和氯化氫(HCl)流量介於50sccm至200sccm。在一些實施例中，奈米線2302為鍺化矽，而犧牲突起物2104則是由矽所製成。
第24圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。進行化學機械拋光法或乾式蝕刻法去除一部分的奈米線材料2302以暴露小型突起物2202，並產生兩個分開的奈米線2402和2404。
第25圖為根據一些實施例，一種用於水平式環繞式閘極電晶體之奈米線的製程中，某一階段之半導體結構的示意剖面圖。如第25圖所示，使用氫化銨(NH4OH)去除一部分犧牲突起物2104(包含小型突起物2202)，以產生兩個對稱的奈米線2402和2404(例如：第1圖的步驟108)，並暴露奈米線材料2402之內表面2502及下表面2504；其中氫化銨(NH4OH)能選擇性去除犧牲突起物2104而保留奈米線 材料2402和2404。每個對稱的奈米線2402和2404具有相同的尺寸。
第26圖為根據一些實施例，一種鰭片的製程中，某一階段之半導體結構的示意剖面圖。製造鰭片的步驟與第21圖至第24圖相似，故不在此重複。如第26圖所示，接續自第24圖，藉由氫化銨(NH4OH)去除小型突起物2202以產生兩個對稱的奈米線2602和2604(例如：第1圖的步驟108)，並暴露材料2302之內表面2606；其中氫化銨(NH4OH)能選擇性去除犧牲突起物2104而保留鰭片2602和2604。在本實施例中，每個對稱的奈米線2602和2604具有相同尺寸。
第27圖為根據一些實施例，一種奈米線形成方法之流程圖。如第27圖所示，方法2700起始於提供基板(步驟2702)，接著提供第一犧牲材料於基板上(步驟2704)，提供對稱於第一犧牲材料之第二犧牲材料(步驟2706)，去除第一犧牲材料以產生兩個分開的第二材料部份(步驟2708)，提供對稱於第二犧牲材料之奈米線材料(步驟2710)，去除第二犧牲材料以產生四個對稱的奈米線材料部分(步驟2712)。
第28圖為根據一些實施例，一種奈米線形成方法之流程圖。如第28圖所示，方法2800起始於提供基板(例如：基板202)(步驟2802)，接著提供犧牲材料(例如：犧牲材料204)於基板之上(步驟2804)，提供鄰近於犧牲材料之奈米線材料(例如：材料302)(步驟2806)，去除犧牲材 料以暴露奈米線材料之內表面(步驟2808)。
在一些實施例中，提供鄰近於犧牲材料之奈米線材料的步驟，更包含藉由磊晶成長法以提供鄰近於犧牲材料之奈米線材料。在一些實施例中，提供犧牲材料於基板之上的步驟，更包含提供用矽製成的犧牲材料；且其中提供鄰近於犧牲材料之奈米線材料，更包含提供用鍺化矽複合材料製成的奈米線材料。
在一些實施例中，去除犧牲材料以暴露奈米線材料之內表面的步驟，更包含使用氫氧化銨(NH4OH)選擇性蝕刻犧牲材料而不去除奈米線材料。方法2800更包含形成硬罩幕於奈米線材料的頂部之上。在一些實施例中，提供鄰近於犧牲材料之奈米線材料的步驟，更包含提供鄰近於犧牲材料之奈米線材料於硬罩幕所覆蓋以外的區域。
方法2800更包含去除硬罩幕以暴露犧牲材料。方法2800更包含藉由等向性蝕刻法收縮奈米線材料。在一些實施例中，提供犧牲材料於基板之上的步驟，更包含提供與基板使用相同材料的犧牲材料。在提供鄰近於犧牲材料的奈米線材料之前，方法2800更包含蝕刻犧牲材料以提供至少兩個溝渠。在一些實施例中，提供鄰近於犧牲材料的奈米線材料的步驟，更包含於溝渠中分別提供至少兩個分開的奈米線材料部分，鄰近於犧牲材料。
在一些實施例中，提供鄰近於犧牲材料之奈米線材料的步驟，更包含蝕刻奈米線材料於其中心區域以提供至少兩個分開的的奈米線材料部份。在提供鄰近於犧牲材料 的奈米線材料之前，方法2800更包含，蝕刻犧牲材料以提供突起物。
在一些實施例中，去除犧牲材料以暴露奈米線材料之內表面的步驟，更包含去除犧牲材料以暴露奈米線材料之內側壁。在一些實施例中，去除犧牲材料以暴露奈米線材料之內表面的步驟，更包含去除犧牲材料以暴露奈米線材料之下表面。方法2800更包含提供鄰近於奈米線材料之閘極氧化物和提供鄰近於閘極氧化物之閘極金屬。
在一些實施例中，犧牲突起物是由矽所製成而奈米線是由鍺化矽所製成。在一些實施例中，奈米線為共形性的磊晶(conformal epitaxy)。奈米線材料或鰭片可能為但不侷限於矽、鍺化矽、鍺或III-V族(磷化銦、砷化鎵、砷化鋁、砷化銦、銦鋁砷、銦鎵砷、銻化銦、銻化鎵、銦鎵銻)。
請復參照第1圖，提供對稱於犧牲材料之奈米線材料的步驟，更包含藉由磊晶成長法以提供對稱於犧牲材料的奈米線材料。提供犧牲材料於基板之上的步驟，更包含提供使用矽製成的犧牲材料；且其中提供對稱於犧牲材料的奈米線材料，更包含提供使用鍺化矽複合材料製成的奈米線材料。
方法100更包含形成硬罩幕於奈米線材料的頂部之上。提供對稱於犧牲材料的奈米線材料的步驟，更包含提供對稱於犧牲材料的奈米線材料於硬罩幕所覆蓋以外的區域。方法100更包含去除硬罩幕以暴露犧牲材料。
在提供對稱於犧牲材料的奈米線材料之前，方 法100更包含蝕刻犧牲材料以提供至少兩個溝渠。提供對稱於犧牲材料之奈米線材料的步驟，更包含分別提供至少兩個分開的奈米線材料部份，對稱於犧牲材料且位於溝渠中。
提供對稱於犧牲材料之奈米線材料的步驟，更包含蝕刻奈米線材料於其中心區域以提供至少兩個分開的奈米線材料部份。在提供對稱於犧牲材料的奈米線材料之前，方法100更包含蝕刻犧牲材料以提供突起物。
雖然本發明已以實施方式及實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。體現本發明特徵與優點的典型實施方式已在以上的說明中詳細叙述。應理解的是本發明能夠在不同的實施例上具有各種的變化，其皆不脫離本發明的範圍，且其中的說明及附圖在本質上是當作說明之用，而非用以限制本發明。
1202‧‧‧基板
1204‧‧‧犧牲突起物
1208‧‧‧淺溝渠隔離
1402‧‧‧奈米線材料
1602‧‧‧奈米線
1604‧‧‧奈米線
1606‧‧‧內表面

Claims (20)

  1. 一種半導體結構，包含：一基板；一第一奈米線於該基板之上；以及一第二奈米線於該基板之上且大致對稱於該第一奈米線。
  2. 如請求項1所述之半導體結構，其中每個該第一奈米線與該第二奈米線具有相同的尺寸。
  3. 如請求項1所述之半導體結構，其中每個該第一奈米線與該第二奈米線在剖面圖中具有相同的形狀，至少為正方形、長方形或三角形其中一種。
  4. 如請求項1所述之半導體結構，其中每個該第一奈米線與該第二奈米線用於一水平式環繞式閘極電晶體。
  5. 如請求項1所述之半導體結構，其中每個該第一奈米線與該第二奈米線用於一垂直式環繞式閘極電晶體。
  6. 如請求項1所述之半導體結構，其中每個該第一奈米線與該第二奈米線用於一鰭式電晶體。
  7. 如請求項1所述之半導體結構，其中該第一奈米線的材料異於該基板的材料。
  8. 一種半導體結構，包含：一基板；以及一環狀奈米線於該基板之上且大致對稱於其中心。
  9. 如請求項8所述之半導體結構，其中該環狀奈米線用於一垂直式環繞式閘極電晶體。
  10. 如請求項8所述之半導體結構，其中該環狀奈米線的材料異於該基板的材料。
  11. 一種奈米線之形成方法，包含：提供一基板；提供一犧牲材料於該基板之上；提供一對稱於該犧牲材料之奈米線材料；以及去除該犧牲材料以提供兩個用該奈米線材料製成之對稱的奈米線。
  12. 如請求項11所述之方法，其中提供對稱於該犧牲材料之該奈米線材料，更包含藉由磊晶成長法以提供對稱於該犧牲材料之該奈米線材料。
  13. 如請求項11所述之方法，其中提供該犧牲材料於該基板之上，更包含提供用矽製成的該犧牲材料；且其中提供對稱於該犧牲材料之該奈米線材料，更包含提供用鍺化矽複合材料製成的該奈米線材料。
  14. 如請求項11所述之方法，更包含形成一硬罩幕於該奈米線材料的頂部之上。
  15. 如請求項14所述之方法，其中提供對稱於該犧牲材料之該奈米線材料，更包含提供對稱於該犧牲材料之該奈米線材料於該硬罩幕所覆蓋以外的區域。
  16. 如請求項14所述之方法，更包含去除該硬罩幕以暴露該犧牲材料。
  17. 如請求項11所述之方法，在提供對稱於該犧牲材料之該奈米線材料之前，更包含蝕刻該犧牲材料以提供至少兩個溝渠。
  18. 如請求項17所述之方法，其中提供對稱於該犧牲材料之該奈米線材料，更包含分別提供至少兩個分開的該奈米線材料部份，對稱於該犧牲材料且位於該溝渠中。
  19. 如請求項17所述之方法，其中提供對稱於該犧牲材料之該奈米線材料，更包含蝕刻該奈米線材料於其中心區域，以提供至少兩個分開的該奈米線材料部份。
  20. 如請求項11所述之方法，在提供對稱於該犧牲材料之該奈米線材料之前，更包含蝕刻該犧牲材料以提供一突起物。
TW104132458A 2014-10-03 2015-10-01 半導體結構及其製造方法 TWI583619B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/505,631 US9437699B2 (en) 2014-10-03 2014-10-03 Method of forming nanowires

Publications (2)

Publication Number Publication Date
TW201617283A true TW201617283A (zh) 2016-05-16
TWI583619B TWI583619B (zh) 2017-05-21

Family

ID=55633384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132458A TWI583619B (zh) 2014-10-03 2015-10-01 半導體結構及其製造方法

Country Status (4)

Country Link
US (2) US9437699B2 (zh)
KR (1) KR101657802B1 (zh)
CN (1) CN106206246B (zh)
TW (1) TWI583619B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347210B2 (en) 2019-01-30 2022-05-31 AlCP TECHNOLOGY CORPORATION Method and system for developing semiconductor device fabrication processes

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103242B2 (en) * 2015-08-12 2018-10-16 International Business Machines Corporation Growing groups III-V lateral nanowire channels
US10115807B2 (en) * 2015-11-18 2018-10-30 Globalfoundries Inc. Method, apparatus and system for improved performance using tall fins in finFET devices
WO2017142482A1 (en) 2016-02-18 2017-08-24 Massachusetts Institute Of Technology High voltage logic circuit
CN107424930B (zh) * 2016-05-23 2021-11-02 联华电子股份有限公司 半导体结构的制作方法
US20220123123A1 (en) * 2020-10-20 2022-04-21 Applied Materials, Inc. Formation of gate all around device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
CN101330099B (zh) * 2003-12-22 2010-12-08 皇家飞利浦电子股份有限公司 制造半导体纳米线组以及包括纳米线组的电器件
KR100740531B1 (ko) 2005-09-22 2007-07-18 전자부품연구원 나노와이어 소자 제조 방법
US7772048B2 (en) 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
KR100971587B1 (ko) 2008-02-28 2010-07-20 전북대학교산학협력단 정렬된 나노와이어의 제조방법 및 나노와이어 응용소자
CN102034863B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
US8809093B2 (en) * 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
KR101926539B1 (ko) 2011-12-13 2018-12-10 엘지이노텍 주식회사 나노와이어 격자구조물 및 나노와이어 제조방법
KR101337267B1 (ko) 2012-01-03 2013-12-05 고려대학교 산학협력단 단결정 실리콘 나노와이어를 이용한 트랜지스터 제조방법
US9087975B2 (en) * 2012-01-20 2015-07-21 Agency For Science, Technology And Research Resistive memory arrangement and a method of forming the same
CN103456609B (zh) * 2012-06-05 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种全包围栅极器件形成纳米线的方法
US8836051B2 (en) * 2012-06-08 2014-09-16 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
WO2014018201A1 (en) 2012-07-27 2014-01-30 Intel Corporation Nanowire transistor devices and forming techniques
CN103632923B (zh) * 2012-08-23 2016-06-29 中芯国际集成电路制造(上海)有限公司 形成全包围栅极器件纳米线的方法
US8889564B2 (en) * 2012-08-31 2014-11-18 International Business Machines Corporation Suspended nanowire structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347210B2 (en) 2019-01-30 2022-05-31 AlCP TECHNOLOGY CORPORATION Method and system for developing semiconductor device fabrication processes
TWI776015B (zh) * 2019-01-30 2022-09-01 晶喬科技股份有限公司 半導體元件的製程開發方法以及系統
US11467567B2 (en) 2019-01-30 2022-10-11 AICP Technology Corporation System for developing semiconductor device fabrication processes

Also Published As

Publication number Publication date
US20160099328A1 (en) 2016-04-07
US20160343804A1 (en) 2016-11-24
US10923566B2 (en) 2021-02-16
CN106206246B (zh) 2020-10-27
TWI583619B (zh) 2017-05-21
US9437699B2 (en) 2016-09-06
KR101657802B1 (ko) 2016-09-19
CN106206246A (zh) 2016-12-07
KR20160040409A (ko) 2016-04-14

Similar Documents

Publication Publication Date Title
TWI583619B (zh) 半導體結構及其製造方法
TWI623061B (zh) 半導體元件及其製造方法
TWI710062B (zh) 切割金屬閘極之方法
US10991628B2 (en) Etch stop layer between substrate and isolation structure
TWI601211B (zh) 半導體元件及其製造方法
TWI597846B (zh) 半導體裝置及其製造方法
TWI575742B (zh) 鰭式場效電晶體元件結構與其形成方法
US11955338B2 (en) Directional deposition for semiconductor fabrication
TWI587517B (zh) 半導體裝置及方法
TW201926430A (zh) 半導體裝置結構的形成方法
TWI660411B (zh) 鰭式場效電晶體裝置結構及其形成方法
CN108987344A (zh) 用于FinFET器件的方法和结构
TW201919119A (zh) 製造半導體結構之方法
TW201715580A (zh) 半導體元件的製作方法
JP2007110005A (ja) 半導体装置の製造方法
US9520484B2 (en) Method for forming semiconductor nanowire transistors
CN108091553B (zh) 掩模图形的形成方法
TWI838068B (zh) 半導體裝置及其形成方法
TWI832404B (zh) 半導體結構及其形成方法
US12040400B2 (en) Method for forming semiconductor device structure with nanostructure
TW202427614A (zh) 半導體結構及其形成方法
TW202416386A (zh) 半導體裝置及其製造方法
TW202425220A (zh) 半導體裝置及其形成的方法
CN115565950A (zh) 半导体装置的形成方法