CN103364660A - 一种目标芯片中多个晶体管的测试方法 - Google Patents

一种目标芯片中多个晶体管的测试方法 Download PDF

Info

Publication number
CN103364660A
CN103364660A CN2013102684773A CN201310268477A CN103364660A CN 103364660 A CN103364660 A CN 103364660A CN 2013102684773 A CN2013102684773 A CN 2013102684773A CN 201310268477 A CN201310268477 A CN 201310268477A CN 103364660 A CN103364660 A CN 103364660A
Authority
CN
China
Prior art keywords
transistor
testings
pin
test
objective chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102684773A
Other languages
English (en)
Other versions
CN103364660B (zh
Inventor
邵康鹏
郑勇军
欧阳旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Guangli Microelectronics Co ltd
Original Assignee
Semitronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semitronix Corp filed Critical Semitronix Corp
Priority to CN201310268477.3A priority Critical patent/CN103364660B/zh
Publication of CN103364660A publication Critical patent/CN103364660A/zh
Priority to US14/178,029 priority patent/US9146270B2/en
Application granted granted Critical
Publication of CN103364660B publication Critical patent/CN103364660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及芯片测试领域，一种目标芯片中多个晶体管的测试方法，其特种在于：在目标芯片上自动选取自定义的多个晶体管，并在晶体管关键层上添加连接层，使被测晶体管与外面测试仪连接并测量。本发明由于自动产生测试结构，自动布线，极大的缩短了测试芯片晶体管的设计周期，极大的降低了测试芯片晶体管的设计过程中的错误率，提高了测试精度。

Description

一种目标芯片中多个晶体管的测试方法
技术领域
本发明涉及芯片测试领域，尤其涉及了一种目标芯片中多个晶体管的测试方法。
背景技术
随着微电子技术的发展，目前集成电路进入了超深亚微米的时代，这使得电子器件的特征尺寸越来越小，芯片规模越来越大，数千万甚至超过10亿门的电路可以集成在单一的芯片上。半导体工艺已经发展到了28nm，对应版图的最小线宽越来越小，而芯片的规模越来越大，复杂度越来越高。目前的主流的光刻技术是198nm光刻技术，在系统芯片的生产过程中，会有很多因素会影响到产品成品率，这些因素包括工艺过程中造成的各种短路、断路等情况，量化这些因素对成品率的影响非常重要。因此，如何减少制造过程中的缺陷，提高成品率，成为了摆在半导体设计和制造公司面前的严峻的问题。
目前提高成品率的方法主要有：
（1）光学临近效应矫正技术：光学临近效应在先进工艺下表现更加明显，通过光刻机产生的晶圆上的图形和实际的版图会有差异，从而容易造成缺陷。因此这一技术在生产之前，通过矫正技术矫正掩膜版上的图形，使得最终的生产出来的图形和原始的版图一致。
（2）测试芯片技术：针对半导体生产的各个工艺环节可能存在的导致缺陷的问题，通过将测试结构进行大量的数据实验设计，设计出测试芯片版图，再将测试芯片制造出来进行测试并且将测试数据进行数据分析，找到工艺线中引起缺陷的原因，从而提高成品率。测试芯片自然是针对工艺线中引起缺陷的原因设计的，由大量的测试结构组成。设计测试结构有两个办法：（a）通过设计参数化单元，并进行数据试验设计；（b）在已有的芯片版图里找出需要测试的位置。
（3）可制造性设计（DFM）：芯片设计的过程中，引入一些制造规则，考虑可制造性。减小系统缺陷，从而提高成品率。
上述三种方法中，测试芯片技术是最为普遍应用的技术。制造测试芯片需要创建测试结构，目前工业界采取的方法是参考产品芯片版图里面需要注意的位置和图案，这些位置和图案包括了用户所要探究的影响成品率的因素，然后手动的产生测试结构，手动产生测试芯片模板，然后通过仪器实现对测试芯片模板进行电气测试。
手动产生测试结构需要手动地切割芯片版图，或者在版图编辑器里面编辑包括所需测试位置区域的版图。因为所需测量的影响良品率的位置的数量非常多，因此手动产生测试结构的不足之处是：（1）产品里面的所需测量的位置非常的多，甚至几千个，手动产生测试模式需要大量的时间；（2）手动产生测试结构容易出错。
手动产生测试芯片模板是将焊盘排成阵列的形式，测试结构摆放在焊盘之间，进行手动摆放和布线后，测试机通过焊盘来进行电气测试。手动产生测试芯片模板流程中的不足之处是：（1）测试结构非常的多，可以是几千个到上万个，手动摆放和布线产生测试芯片模板需要大量的时间；（2）手动摆放和布线容易出错；（3）面积利用率很低，测试成本非常的高昂。
综上所述，实有必要发明一种新的测试芯片版图的生成方法，以解决上述问题。
发明内容
本发明针对现有技术存在的不足，提供了一种目标芯片中多个晶体管的测试方法。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种目标芯片中多个晶体管的测试方法，在目标芯片上自动选取自定义的晶体管，并在晶体管关键层上添加连接层，使被测晶体管与外面测试仪连接并接受测量。关键层是指技术人员需要测试的必须保留下来的层，主要是指晶体管所在层。若原版图中有合适用来添加焊盘的层和包含引脚的层，则这个层也可以保留。
作为优选，添加的连接层为金属层。
作为优选，添加的连接层包括金属层和接触层。金属层是必须添加的，接触层视情况而定。
作为优选，一种目标芯片中多个晶体管的测试方法，包括以下步骤：
步骤一：在产品版图中输入晶体管的坐标信息，确定所需测试位置；
步骤二：自动抓取晶体管并保留关键层；
步骤三：自动识别引脚；
步骤四：自动添加焊盘；
步骤五：确定引脚与焊盘之间的一一对应关系，同时完成晶体管引脚到焊盘的布线；
步骤六：流片测试。
抓取晶体管后，识别晶体管中的引脚，然后为不存在焊盘的引脚添加焊盘，最终实现晶体管引脚到焊盘的布线。
作为优选，在步骤一中，在晶体管自动抓取过程中，清除了用于晶体管相互关联的金属层及相关层，保留晶体管的关键层。
作为优选，在步骤三中，通过自动算法完成芯片的自动识别引脚。
作为优选，算法自动判断引脚是否存在接触层，如果不存在接触层，在关键层上要先为引脚添加接触层。添加接触层之后，可以直接连接外面测试仪器，接受测试。
作为优选，在步骤四之前要计算出最佳焊盘添加的位置。
作为优选，晶体管数量为一千个或以上。
本发明由于采用了以上技术方案，具有显著的技术效果：
本发明在定位引脚时使用专门用于设计基于实际产品版图的测试芯片的自动化工具，可以自动识别、抓取版图中的器件,同时自动识别和测试器件端口连接线，确定引脚方便简单；本发明自动产生测试结构，自动布线，极大的缩短了测试芯片晶体管的设计周期，极大的降低了测试芯片晶体管的设计过程中的错误率，提高了测试精度。
附图说明
图1是本发明的流程图。
图2是本发明识别引脚流程图。
图3是在原版图中的关键层上添加层与引脚后示意图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
实施例1
一种目标芯片中多个晶体管的测试方法，在目标芯片上自动选取自定义的晶体管，并在晶体管关键层上添加金属层，使被测晶体管与外面测试仪连接并接受测量。
如图1所示，一种目标芯片中多个晶体管的测试方法，包括以下步骤：
步骤一：在产品版图中输入晶体管的坐标信息，确定所需测试位置；
步骤二：自动抓取晶体管并保留关键层；
步骤三：自动识别引脚；
步骤四：自动添加焊盘；
步骤五：确定引脚与焊盘之间的一一对应关系，同时完成晶体管引脚到焊盘的布线；
步骤六：流片测试。
在步骤一中，在晶体管自动抓取过程中，清除了用于晶体管相互关联的金属层及相关层，保留晶体管的关键层。在步骤三中，通过自动算法完成芯片的自动识别引脚。
通过自动算法完成芯片版图中的引脚自动化识别，确定出晶体管有源端（S），漏端（D），栅极（G），衬底（B）端口，之后要判断引脚是否存在接触层，引脚存在接触层，则合理沿用原有版图的接触层设计。
然后计算出最佳焊盘的位置并添加焊盘，然后确定引脚与焊盘之间连接关系，生成所需要金属层连接焊盘与引脚，在版图内部直接连线，完成晶体管引脚到焊盘的布线。晶体管数量为一千个或以上。
实施例2
一种目标芯片中多个晶体管的测试方法，在目标芯片上自动选取自定义的晶体管，并在晶体管关键层上添加金属层和接触层，使被测晶体管与外面测试仪连接并接受测量。
如图1所示，一种目标芯片中多个晶体管的测试方法，包括以下步骤：
步骤一：在产品版图中输入晶体管的坐标信息，确定所需测试位置；
步骤二：自动抓取晶体管并保留关键层；
步骤三：自动识别引脚；
步骤四：自动添加焊盘；
步骤五：确定引脚与焊盘之间的一一对应关系，同时完成晶体管引脚到焊盘的布线；
步骤六：流片测试。
在步骤一中，在晶体管自动抓取过程中，清除了用于晶体管相互关联的金属层及相关层，保留晶体管的关键层。在步骤三中，通过自动算法完成芯片的自动识别引脚。
通过自动算法完成芯片版图中的引脚自动化识别，如图2所示，确定出晶体管有源端（S），漏端（D），栅极（G），衬底（B）端口，当引脚不存在接触层，则需要在关键层上先为引脚添加接触层，然后计算出最佳焊盘位置并添加焊盘。
如图3所示，此图为在原版图中的关键层上添加接触层后剖面示意图。检测到在版图中的引脚不存在接触层，在保留的晶体管关键层如active、spacer、poly等层上添加接触层。然后计算出最佳焊盘的位置并添加焊盘，然后确定引脚与焊盘之间连接关系，生成所需要金属层连接焊盘与引脚，在版图内部直接连线，完成晶体管引脚到焊盘的布线。晶体管数量为一千个或以上。
总之，以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所作的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (9)

1.一种目标芯片中多个晶体管的测试方法，其特征在于：在目标芯片上自动选取自定义的晶体管，并在晶体管关键层上添加连接层，使被测晶体管与外面测试仪连接并接受测量。
2.根据权利要求1所述的一种目标芯片中多个晶体管的测试方法，其特征在于：添加的连接层为金属层。
3.根据权利要求1所述的一种目标芯片中多个晶体管的测试方法，其特征在于：添加的连接层包括金属层和接触层。
4.根据权利要求1所述的一种目标芯片中多个晶体管的测试方法，其特征在于包括以下步骤：
步骤一：在产品版图中输入晶体管的坐标信息，确定所需测试位置；
步骤二：自动抓取晶体管并保留关键层；
步骤三：自动识别引脚；
步骤四：自动添加焊盘；
步骤五：确定引脚与焊盘之间的一一对应关系，同时完成晶体管引脚到焊盘的布线；
步骤六：流片测试。
5.根据权利要求4所述的一种目标芯片中多个晶体管的测试方法，其特征在于：在步骤一中，在晶体管自动抓取过程中，清除了用于晶体管相互关联的金属层及相关层，保留晶体管的关键层。
6.根据权利要求4所述的一种目标芯片中多个晶体管的测试方法，其特征在于：在步骤三中，通过自动算法完成芯片的自动识别引脚。
7.根据权利要求6所述的一种目标芯片中多个晶体管的测试方法，其特征在于：算法自动判断引脚是否存在接触层，如果不存在接触层，在关键层上要先为引脚添加接触层。
8.根据权利要求4所述的一种目标芯片中多个晶体管的测试方法，其特征在于：在步骤四之前要计算出最佳焊盘添加的位置。
9.根据权利要求1所述的一种目标芯片中多个晶体管的测试方法，其特征在于：晶体管数量为一千个或以上。
CN201310268477.3A 2013-06-28 2013-06-28 一种目标芯片中多个晶体管的测试方法 Active CN103364660B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310268477.3A CN103364660B (zh) 2013-06-28 2013-06-28 一种目标芯片中多个晶体管的测试方法
US14/178,029 US9146270B2 (en) 2013-06-28 2014-02-11 Method for testing a plurality of transistors in a target chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310268477.3A CN103364660B (zh) 2013-06-28 2013-06-28 一种目标芯片中多个晶体管的测试方法

Publications (2)

Publication Number Publication Date
CN103364660A true CN103364660A (zh) 2013-10-23
CN103364660B CN103364660B (zh) 2016-09-14

Family

ID=49366451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310268477.3A Active CN103364660B (zh) 2013-06-28 2013-06-28 一种目标芯片中多个晶体管的测试方法

Country Status (2)

Country Link
US (1) US9146270B2 (zh)
CN (1) CN103364660B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794597A (zh) * 2014-01-26 2014-05-14 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
CN104931869A (zh) * 2014-08-29 2015-09-23 杭州广立微电子有限公司 可寻址环形振荡器测试芯片
CN106546905A (zh) * 2016-11-01 2017-03-29 景旺电子科技(龙川)有限公司 一种添加金手指测试pad的方法
CN108241765A (zh) * 2016-12-26 2018-07-03 杭州广立微电子有限公司 一种芯片晶体管测试芯片设计方法
CN111444668A (zh) * 2018-12-29 2020-07-24 杭州广立微电子有限公司 一种对待测阵列中的晶体管逐个进行版图布线的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068522B (zh) * 2021-11-12 2024-07-26 杭州广立微电子股份有限公司 一种晶体管网格状绕线的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194040A1 (en) * 2003-03-24 2004-09-30 Texas Instruments Incorporated Method of cross-mapping integrated circuit design formats
CN1976022A (zh) * 2005-10-03 2007-06-06 Pdf全解公司 用于半导体晶片测试的被测装置阵列的布局
CN101393569A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 建立测量程式的方法及系统、测量方法
CN102136022A (zh) * 2011-04-22 2011-07-27 上海北京大学微电子研究院 自动化布局布线方法
CN103150430A (zh) * 2013-03-01 2013-06-12 杭州广立微电子有限公司 一种测试芯片版图的生成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040194040A1 (en) * 2003-03-24 2004-09-30 Texas Instruments Incorporated Method of cross-mapping integrated circuit design formats
CN1976022A (zh) * 2005-10-03 2007-06-06 Pdf全解公司 用于半导体晶片测试的被测装置阵列的布局
CN101393569A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 建立测量程式的方法及系统、测量方法
CN102136022A (zh) * 2011-04-22 2011-07-27 上海北京大学微电子研究院 自动化布局布线方法
CN103150430A (zh) * 2013-03-01 2013-06-12 杭州广立微电子有限公司 一种测试芯片版图的生成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794597A (zh) * 2014-01-26 2014-05-14 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
CN103794597B (zh) * 2014-01-26 2017-01-04 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
CN104931869A (zh) * 2014-08-29 2015-09-23 杭州广立微电子有限公司 可寻址环形振荡器测试芯片
CN104931869B (zh) * 2014-08-29 2018-06-19 杭州广立微电子有限公司 可寻址环形振荡器测试芯片
CN106546905A (zh) * 2016-11-01 2017-03-29 景旺电子科技(龙川)有限公司 一种添加金手指测试pad的方法
CN108241765A (zh) * 2016-12-26 2018-07-03 杭州广立微电子有限公司 一种芯片晶体管测试芯片设计方法
CN111444668A (zh) * 2018-12-29 2020-07-24 杭州广立微电子有限公司 一种对待测阵列中的晶体管逐个进行版图布线的方法
CN111444668B (zh) * 2018-12-29 2023-05-16 杭州广立微电子股份有限公司 一种对待测阵列中的晶体管逐个进行版图布线的方法

Also Published As

Publication number Publication date
US20150002184A1 (en) 2015-01-01
US9146270B2 (en) 2015-09-29
CN103364660B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
US6185707B1 (en) IC test software system for mapping logical functional test data of logic integrated circuits to physical representation
CN103150430A (zh) 一种测试芯片版图的生成方法
US10762621B2 (en) Semiconductor wafer measurement method and system
CN103364660A (zh) 一种目标芯片中多个晶体管的测试方法
US7560946B2 (en) Method of acceptance for semiconductor devices
CN101828118A (zh) 将测试结构集成到集成电路中的系统及方法
CN105279302A (zh) 生成方法和系统、校准方法及工艺控制和成品率管理方法
CN103366055A (zh) 一种可寻址测试芯片版图的生成方法
CN103794597B (zh) 可选择连接或断开待测目标芯片的测试方法
US8549445B2 (en) Targeted production control using multivariate analysis of design marginalities
US8275596B2 (en) Method for robust statistical semiconductor device modeling
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
Tang et al. Diagnosing timing related cell internal defects for FinFET technology
TW201833573A (zh) 積體電路晶片中的系統缺陷的故障標識資料庫的早期開發
CN207250460U (zh) 一种快速定位并测量缺陷的高密度测试芯片
TWI488246B (zh) 資源整合及晶片測試方法
Zhang et al. A fully automated large-scale addressable test chip design with high reliability
CN105095594A (zh) 基于不同测试目的而生成测试单元版图的方法
CN103165521B (zh) 用于激光修复芯片的方法
JP2005332389A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
Welter et al. An innovative standard cells remapping method for in-circuit critical parameters monitoring
JP2004101441A (ja) 半導体不良解析装置、半導体不良解析方法、及び半導体不良解析プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 310000 building F1, 15 / F, building a, Paradise Software Park, No.3 xidoumen Road, Xihu District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd.

Address before: B412, 4th floor, Chuangye building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Patentee before: Semitronix Corp.