CN104931869A - 可寻址环形振荡器测试芯片 - Google Patents

Abstract

本发明提供一种可寻址环形振荡器测试芯片。所述可寻址环形振荡器测试芯片采用外围结构整体设计，包括：若干环形振荡器测试单元、以及由外围电路和焊盘构成的外围结构；其中所述外围结构的外围电路共用一组电源：第一电源和第一接地；每个测试单元享有一组独立电源以减少布线带来的电压降，并使得在测量时减小其它测试单元的干扰。每个测试单元中包含一个或多个环形振荡器测试结构，每个测试单元与其相应的独立电源就近摆放且与相邻测试单元共享焊盘，使得该环形振荡器测试芯片的面积利用率大大提高。环形振荡器测试单元与其对应的独立电源之间的绕线包括多金属层并联网状绕线以减小绕线电阻，使得可寻址环形振荡器测试芯片的测试精度提高。

Description

可寻址环形振荡器测试芯片

技术领域

本发明涉及半导体测试芯片领域，尤其是涉及一种可寻址测试芯片。 

背景技术

信号传输延迟时间是CMOS集成电路一个重要的交流特性。将测试结构整合到测试芯片中并流片测试是CMOS集成电路设计和制造厂商测量信号传输延迟时间的一种常用的方法。 

发明内容

本发明提供一种可寻址环形振荡器测试芯片。这种可寻址环形振荡器测试芯片不仅可以进行精确的环形振荡器的单独的特性测量(包括振荡周期、动态电流、直流电流等)，也通过共用焊盘提高了测试芯片的面积利用率。并且测试时可以不需要移动探针，从而节省了测试时间。 

本发明所提供的环形振荡器测试芯片可以包括若干环形振荡器测试单元以及外围结构，所述外围结构包括外围电路和焊盘，其中所述外围结构的外围电路共用一组电源：第一电源和第一接地；每个测试单元享有一组独立电源：第二电源和第二接地。例如，第一电源和第一接地是可以分别由VDDC和GNDC表示；第二电源和第二接地可以分别由VDDE和GNDE表示；采用独立电源给每个测试单元供电，一方面在芯片设计时两者之间的布置可以尽量靠近，从而减少布线带来的电压降，使得加到环形振荡器上的电压更接近电源电压；另一方面可以在测量时减小或避免其它测试单元的干扰。 

作为优选，所述外围电路包括：寻址电路、信号传输通路、全局分频器、驱动器；所述外围结构的焊盘是测试芯片绕线的连接点，共用电源、多组独立电源、输入/输出信号及地址信号全部通过外围结构中的焊盘提供。这里驱动器 可以是I/O驱动器(输入/输出驱动器)。 

作为优选，所述可寻址环形振荡器测试芯片的测试单元与其对应的独立电源之间的绕线包括多金属层并联网状绕线。对比单金属层的连接方式绕线，多金属层的并联可以最大化减小绕线电阻，起到提高测试精度的作用。 

作为优选，所述可寻址环形振荡器测试芯片的测试单元可以被就近放置其对应的独立电源VDDE和GNDE焊盘之间，每个测试单元与其相邻的两个测试单元分别共享一个VDDE或GNDE焊盘。这样一方面减少了焊盘所用数量提高面积利用率，另一方面就近摆放也减小了绕线长度从而减小绕线电阻，起到提高测试精度的作用。当测试单元过大，放在其对应的独立电源VDDE和GNDE焊盘之间受限时，可以不用就近放置，但是从目前以节省面积为主要目的的测试芯片设计来看这种情况不多。 

作为优选，所述可寻址环形振荡器测试芯片的测试单元，每个测试单元中包含一个或多个环形阵振荡器测试结构，测试结构的具体数量与寻址电路的寻址能力成正比。可寻址电路的寻址能力是由电路中的寻址信号端口决定的，每个端口有两种信号状态1和0。在有些实施例中，一组VDDE和GNDE控制四个测试结构则需要2个寻址信号端口提供出2²种寻址信号；在有些实施例中一组VDDE和GNDE控制五个或六个或七个或八个测试结构则需要3个寻址信号端口提供出2³种寻址信号。由此可见，有n个寻址信号端口可以提供2ⁿ种寻址信号，为小于或等于2ⁿ个测试结构提供地址信号。 

作为优选，所述的测试单元，每个测试单元中的一个或多个环形振荡器测试结构共用一组电源VDDE和GNDE。 

作为优选，每次测试时，只有被选中的环形振荡器测试结构所在的测试单元的一组独立电源VDDE和GNDE供电，其它测试单元的独立电源均接地。这样可以减小或避免外围电路对环形振荡器供电造成的影响，起到提高测试电路稳定性的作用。 

作为优选，所述的一种可寻址环形振荡器测试芯片，每个环形振荡器测试结构包括一个环形振荡器，每个环形振荡器可以配置零个到几个局部分频器， 如果某个测试结构中的环形振荡器的振荡频率超过了外围电路能传输的频率范围或最终输出的频率范围，则需要配置局部分频器。 

作为优选，所述每个形振荡器测试结构可以包括六个端口：给环形振荡器供电的一组电源端口VDDE和GNDE、给局部分频器供电的一组电源端口VDDC和GNDC、起振信号端口EBL、振荡输出端口OUT。 

作为优选，当环形振荡器不需要经过局部分频器来降频直接输出或局部分频器和环形振荡器共用一组电源时，所述每个形振荡器测试结构可以包括四个端口：一组电源端口VDDE和GNDE、起振信号端口EBL、振荡输出端口OUT。 

作为优选，所述外围电路中的信号传输通路包括信号输入通路和信号输出通路。 

作为优选，所述信号输入通路通过选择器在一个测试单元内为被寻址电路选中的测试结构输入起振信号EBL，未被选中的测试结构输入静态信号NEBL。NEBL避免误触发引起未选中的环形振荡器测试结构振荡，起到提高测试电路稳定性的作用。 

作为优选，所述信号输出通路包括测试单元内部输出通路和测试单元间的输出通路，测试单元内部输出通路通过选择器使未被寻址电路选中的测试结构的输出被屏蔽，被选中的测试结构的振荡频率输出；测试单元间的输出通路以上一级测试单元的输出作为输出一和该测试单元输出作为输出二，两个输出作为下一级测试单元的输入。 

在另一方面，本发明提供一种使用上述可寻址环形振荡器测试芯片的测试方法。所述测试方法可以包括：当外围电路供电后，地址信号每提供一组地址，通过寻址电路产生一组控制信号；该组控制信号允许被供电的测试单元中的一个环形振荡器测试结构的信号传输通路导通，输入或输出信号得以输入或输出；输入信号使被选中的环形振荡器测试结构开始振荡，而使得未被选中的环形振荡器测试结构始终维持静态，避免误触发引起振荡而影响测量；被选中的环形振荡器测试结构振荡频率通过信号传输通路输出；最终振荡频率经过分频器降到测试机能接受的频率范围后输出。 

在另一方面，本发明提供一种测试系统，其可以包括一个或多个上述的可寻址环形振荡器测试芯片。例如，所述测试系统可以包括至少一个可寻址环形振荡器测试芯片和一个测试机；通过可寻址环形振荡器测试芯片的测试方法将被选中的测试结构的振荡频率输出后，由焊盘输出到测试机进行进测量。 

本发明的有益效果可以包括：(1)通过同一测试单元内一个或多个环形振荡器测试结构共用电源焊盘、不同测试单元之间共用电源焊盘的设计提高了测试芯片的面积利用率，满足集成电路高密度的要求；(2)通过每个测试单元享有一组独立电源并就近放置在独立电源之间减小导线长度，通过多金属层网状绕线的两种方式减小导线电阻和导线上的压降以提高测试精度；(3)通过独立电源减少外围电路对测试的影响，通过信号传输电路的设计包括NEBL信号的使用和未被选中测试结构测试结果的屏蔽避免未被选中测试结构的振荡带来的测试不准，以提高测试精度；(4)灵活地设计所需焊盘的数量和配置分频器不仅可以节省测试芯片的面积，也使电路有利于被实用化。 

附图说明

图1是最简单的一种环形振荡器示意图； 

图2是一种传统环形振荡器短程测试芯片电路示意图； 

图3是按照本发明一些实施例的一种可寻址环形振荡器测试芯片电路示意图； 

图4是按照本发明一些实施例的单个测试单元结构示意图； 

图5是按照本发明一些实施例的信号传输通路示意图； 

图6是按照本发明一些实施例的可寻址环形振荡器测试芯片电路结构示意图； 

图7是按照本发明一些实施例的测试芯片版图示意图； 

图8是按照本发明一些实施例的测试单元间多金属层网状连接示意图。 

具体实施方式

随着集成电路特征尺寸的不断缩小和集成度的不断增加，器件特性和互连特性越来复杂，对信号的传输延迟的影响越来越大。本发明的一些实施例通过基于环形振荡器(Ring Oscillator，简称RO)的测试结构去评估器件特性和互连的各种特性。可寻址的测试芯片的设计方法测试效率高，而且能在有限的晶圆面积上共用一组PAD对大量的测试结构进行测量。但是可寻址测试芯片相对传统短程测试芯片的外围电路设计复杂，测试结构尺寸受限，而且测试过程繁琐。本发明的一些实施例克服了上述设计困难，通过一种灵活的可寻址测试芯片的设计方法来设计高测量精度、高面积利用率的测试环形振荡器的测试芯片。 

环形振荡器可以由奇数个带逻辑“非”功能的门电路或者电路模块输出端和输入端首尾相接，串联成环状而构成的。图1为最简单的由三个非门组成的三级环形振荡器。某一时刻，在任一输入端加一个初始电平(高电平或者低电平)，环形振荡器就能起振，其振荡周期(T)就是整个电路总的信号传输延迟时间。通过测量环形振荡器的振荡频率(f＝1/T)，就能测量得到整体电路总的信号传输延迟时间。基于环形振荡器的测试结构是利用环形振荡器的这一特性，根据一定测试目的进行设计的测试结构。在图1所示的由三个反向器构成的简单环形振荡器中，其输出频率为1/(6×单个反向器延迟时间)。 

本发明的一些实施例采用的测试结构就是环形振荡器，可以由奇数个相同的带逻辑“非”功能的门电路或者电路模块组成，也可以由偶数个相同的带逻辑“非”功能的门电路或者电路模块加一个不同的带逻辑“非”功能的门电路或者电路模块构成。通过测量环形振荡器的振荡频率(f＝1/T)，还能测量得到单个电路的信号传输延迟时间(t＝1/Nf)，进而可以评估单个电路的电阻电容(R、C)特性。特殊设计的基于环形振荡器的测试结构还可以扩展到评估组成单个电路的器件或者互连特性。因此，基于环形振荡器的测试结构对CMOS集成电路设计和制造都起着重要的作用。 

基于环形振荡器的测试结构的测量最常见的是由多个测试结构直接连接到 一组探针引脚焊盘(PAD)上，组成测试芯片后得以测量。这种连接的测试芯片是传统的测试芯片，即短程测试芯片。然而，短程测试芯片中每个环形振荡器测试结构都需要多个(一般4～6)单独的焊盘(PAD)，数百个环形振荡器测试结构就需要数百甚至数千个焊盘。一个焊盘占用的面积往往比较大(比如40μm×40μm)，这导致整个测试芯片的有效面积利用率很低，生产成本很高。另一方面，短程测试芯片在测试过程需要使用探针打到所需测试结构的焊盘上，测量信号通过探针进入到焊盘，进而进入到与焊盘相连接的测试结构，这样使得测试效率也不够高。 

为评估环形振荡器特性或其所在的单个电路特性的测试芯片，目前业界最常用的方法是设计出短程环形振荡器测试芯片并测试，普通的短程环形振荡器测试芯片电路如图2所示，为一个环形振荡器(环形振荡器)提供电源电压和起振信号(EBL)，环形振荡器的波形经过分频器输出，根据输出信号进行分析。面对集成电路逐渐的高度集成化和生产厂商对测试速度提高的迫切需求，短程测试芯片由于面积利用率低、测试速度慢而限制了测试芯片的发展。本发明提出了一种新型的可寻址环形振荡器测试芯片。 

为了更清楚地描述本发明，下面结合附图对测试芯片进行电路结构和实际版图两方面的描述，但本发明并不仅限于这些实施例。 

(一)、电路结构的描述 

如图3所示，可寻址环形振荡器测试芯片可以包括若干个环形振荡器测试单元(下文中简称测试单元，在图3中标为RO测试单元)和外围结构。外围结构可以包括若干焊盘和外围电路。焊盘是测试芯片绕线的连接点，共用电源、多组独立电源、输入/输出信号及地址信号全部通过外围结构中的焊盘提供；外围电路包括寻址电路、信号传输通路、全局分频器和I/O驱动。所有外围电路可以共用一组电源VDDC和GNDC；每个测试单元可以享有一组独立电源VDDE和GNDE，一方面在芯片设计时两者之间的摆放可以尽量靠近减少布线带来的电压降，使得加到环形振荡器上的电压更接近电源电压，另一方面可以避免测量时其它测试单元的干扰，测试时只有被选中的测试结构所在的测试单 元的一组独立电源供电，其它测试单元的独立电源均接地。 

从图3中还可以看出，每个测试单元被就近放置其对应的独立电源VDDE和GNDE焊盘之间，每个测试单元与其相邻的两个测试单元分别共享一个VDDE或GNDE焊盘。测试单元的数量由用户设计的PAD数量而定，且成正比关系。共享焊盘可以减少焊盘所用数量提高面积利用率，就近摆放可以减小绕线长度从而减小绕线电阻，起到提高测试精度的作用。当测试单元过大，放在其对应的独立电源VDDE和GNDE焊盘之间受限时，可以不用就近放置，但是从目前以节省面积为主要目的的测试芯片设计来看这种情况很少。 

每个试单元中含有一个或多个环形振荡器测试结构(简称测试结构，在图5、图6中标为RO测试结构)，这一个或多个环形振荡器测试结构共用该测试单元的一组独立电源。整个测试芯片中的所有测试结构共用一个外围电路中的一组输入/输出信号。每个测试结构可以配置零个到几个局部分频器。局部分频器根据外围电路能传输的频率范围、最终输出的频率范围来确定是否需要配置。一方面，如果被测环形振荡器的输出频率高于外围电路能传输的频率范围，则需要对被测环形振荡器结构配置局部分频器降低频率。另一方面由于所有的环形振荡器的类型和输出频率不一定相同，所以整个外围电路设计时会综合最终输出的频率范围选定一个或几个全局分频器，所有测试结构共用一个或几个全局分频器，但是这时候如果某个环形振荡器的输出频率仍然高于最终输出的频率范围则需要对此环形振荡器配置局部分频器降低频率。由此可见此测试芯片设计时，局部分频器和全局分频器均可视实际情况来配置分频级数，不仅达到分频灵活配置的目的，也可以减少分频器占用的面积。 

如图4所示为一个包含有局部分频器的测试单元，单元中每个测试结构有六个端口：电源端口VDDE/GNDE、电源端口VDDC/GNDC、起振信号端口EBL、振荡输出端口OUT。在一些实施例中，测试单元中的每个测试结构也可以有四个端口。 

测试芯片的外围电路中的信号传输通路如图5所示的信号传输通路示意图，可以用信号输入通路和信号输出通路来描述。当寻址电路选中这个测试单 元中的某个测试结构时，测试结构所在测试单元通过VDDE和GNDE供电。信号输入通路由寻址信号作为控制信号通过选择器为被选中的测试结构施加EBL起振信号，同时施加NEBL信号给未被选中的测试结构。信号输出通路包括测试单元内部输出通路和测试单元间的输出通路。局部分频器通过VDDC和GNDC供电。测试单元内部输出通路通过选择器使未被寻址电路选中的测试结构的输出被屏蔽，被选中的测试结构的振荡频率输出；测试单元间的输出通路以上一级测试单元的输出作为输出一和该测试单元输出作为输出二，两个输出作为下一级测试单元的输入。 

下面以含有M×N个测试结构的测试芯片为例，结合图6中可寻址环形振荡器测试芯片电路结构示意图，来阐述电路的工作原理：当外围电路供电后，寻址信号端口每提供一组地址信号，通过寻址电路产生一组控制信号；该组控制信号允许被供电的测试单元中的一个测试结构的信号传输通路导通，输入/输出信号得以输入及输出；输入信号使被选中的测试结构开始振荡，而使得未被选中的测试结构始终维持静态，避免误触发引起振荡而影响测量；被选中的测试结构振荡频率通过信号传输通路输出，并经过分频器把振荡频率降到测试机能接受范围后，最终通过输出端口焊盘输出到外部测试机进行测量。 

(二)、实际版图的描述 

下面以每个测试单元中含有八个环形振荡器测试结构，每个测试结构配置一个局部分频器为例。 

可寻址环形振荡器测试芯片版图如图7-1、7-2、7-3所示，其中图7-3为测试芯片全局版图，图7-1和7-2分别为测试芯片的组成部分——测试单元和外围结构示意图。 

如图7-2所示，左图是未在版图连线的测试单元示意图，右图是在测试芯片中已连接好的测试单元示意图。图中，1为环形振荡器，2为局部分频器。每个测试单元中有八个测试结构，每个测试结构有六个端口分别为：3是EBL端口，4和5分别是独立电源VDDE和GNDE端口，6和8分别是电源VDDE和GNDE端口，7是OUT端口。 

把测试单元放入图7-2的外围结构中绕线后可形成成整个测试芯片，如图7-3所示。其中：9和11分别是独立电源GNDE和VDDE，10是测试单元，12和13分别是共用电源VDDC和GNDC，14和16分别是EBL和NEBL信号的输入端口，15是全局分频器，17是IO驱动，18是输出OUT端口，19是四个选址信号端口，20是总选址信号端口。 

普通的环形振荡器测试结构VDDE、GNDE、OUT端口的焊盘可以由不同环形振荡器结构共用。其它三个端口的焊盘不能共用。以8个环形振荡器为例，需要3个焊盘作为VDDE、GNDE、OUT端口，24个焊盘作为VDDC、GNDC、EBL端口。这27个焊盘所占据的区域是不允许有测试单元的，所以这些端口需要占据非常大的面积。本发明一些实施例所提供的环形振荡器测试芯片对外围结构的设计和测试单元的摆放做了优化。VDDC、GNDC、EBL、OUT四个端口可以全局共用。VDDE和GNDE被一个测试单元的所有测试结构共用并被相邻测试单元共用。以8个环形振荡器为例，被放在一个测试单元中共需要六个焊盘，其中四个焊盘为VDDC、GNDC、EBL、OUT端口，两个焊盘为VDDE、GNDE端口，极大地减少焊盘数量和所占面积。当有M×8个环形振荡器时，相邻测试单元相互共用两个焊盘为VDDE、GNDE端口更进一步减少焊盘数量提高测试芯片面积利用率。这里，测试单元的数量可以由客户需要决定或由客户设计的测试芯片中焊盘的数量决定，且焊盘的数量越多可以放置越多的测试单元。 

每个测试单元中测试结构的数量由客户需要和寻址电路的寻址能力有关，且测试结构的具体数量与寻址电路的寻址能力成正比。本实施例中，由于每个测试单元中有8个测试结构，两个独立电源端口VDDE和GNDE平均可以控制两个测试单元，共16个测试结构，所以在选址测量时需要16个地址信号。每个寻址信号端的信号有两种数字状态1和0，4个寻址信号端(对应4个焊盘)可以形成24种地址信号。相应地，当测试单元中的测试结构增多时需要相应地增强电路的寻址能力，加入更多的寻址信号端以形成更多种地址信号对测试结构进行寻址，地址信号的数量和两个测试单元中的测试结构之和相同。结合图 7-3，有四个寻址信号端口19，一个控制这四个寻址信号的总寻址端口20，19和20端口均有两种数字状态1和0，所以四个寻址信号端可以组成2⁴种地址信号对测试结构进行选择。当总寻址端口为0时不选择任何一个测试结构，当总寻址端口为1时在2⁴种地址信号中选中其中一个地址信号。 

从图7-3中也可以看出测试单元被就近地放置在其对应的独立电源之间，一方面是为了共用电源焊盘以提高面积利用率，另一方面是使测试单元和独立电源之间的连线尽量短，以降低导线电阻对电压降的影响。 

为了进一步减少测试单元和独立电源之间的导线电阻，本实施例采用了多金属层网状结构进行连接，对比单金属层的连接方式绕线，多金属层的并联可以最大化减小绕线电阻，起到提高测试精度的作用。如图8所示为2层金属网状连接示意图，21为金属层M1，22为金属层M2，23为通孔(via)。在一些实施例中可以是2个以上的金属层网状连接。 

根据上述的描述，落实到实际版图中的测试芯片工作原理是：测试单元10被放在独立电源9(GNDE)和11(VDDE)之间来供电，外围电路和局部分频器通过12(VDDC)和13(GNDC)来供电。当寻址信号中的一种地址信号被选中对应某一个测试结构，此测试结构所在测试单元对应的开关电路打开，14端口和16端口同时提供EBL和NEBL信号，由选择器根据地址信号给测试单元中被选中的测试结构提供EBL信号，给测试单元中未被选中的测试结构提供NEBL信号。该被选中的测试结构振荡频率经过局部分频器后输出到外围电路，经过全局分频器和I/O驱动后输出到外部测试机进行测量。 

本发明也提供一种使用上述可寻址环形振荡器测试芯片的测试方法。所述测试方法可以包括：当外围电路供电后，地址信号每提供一组地址，通过寻址电路产生一组控制信号；该组控制信号允许被供电的测试单元中的一个环形振荡器测试结构的信号传输通路导通，输入或输出信号得以输入或输出；输入信号使被选中的环形振荡器测试结构开始振荡，而使得未被选中的环形振荡器测试结构始终维持静态，避免误触发引起振荡而影响测量；被选中的环形振荡器测试结构振荡频率通过信号传输通路输出；最终振荡频率经过分频器降到测试 机能接受的频率范围后输出。 

本发明还提供一种测试系统，其可以包括一个或多个上述的可寻址环形振荡器测试芯片。例如，所述测试系统可以包括至少一个可寻址环形振荡器测试芯片和一个测试机；通过可寻址环形振荡器测试芯片的测试方法将被选中的测试结构的振荡频率输出后，由焊盘输出到测试机进行进测量。在一些实施例中，所述测试系统可以多个可寻址环形振荡器测试芯片进行大规模的并行测试。 

上述已经详细图示和介绍了本发明的示范性实施例，在此基础上的各种变形和改进对于本领域技术人员来说就将是显而易见的。因此，本发明的实质和保护范围应该被广义解读并且仅由所附权利要求限定而并不受以上说明内容的限定。 

Claims (10)

1.一种可寻址环形振荡器测试芯片，其特征在于，所述可寻址环形振荡器测试芯片包括：若干环形振荡器测试单元、以及由外围电路和焊盘构成的外围结构；其中所述外围结构的外围电路共用一组电源：第一电源和第一接地；每个测试单元享有一组独立电源以减少布线带来的电压降，并使得在测量时减小其它测试单元的干扰。

2.根据权利要求1所述的一种可寻址环形振荡器测试芯片，其特征在于，所述外围结构包括：外围结构的外围电路，所述外围电路包括：寻址电路、信号传输通路、全局分频器、驱动器。

3.根据权利要求1所述的一种可寻址环形振荡器测试芯片，其特征在于，所述环形振荡器测试单元与其对应的独立电源之间的绕线包括多金属层并联网状绕线以减小绕线电阻从而提高测试精度。

4.根据权利要求1所述的一种可寻址环形振荡器测试芯片，其特征在于，所述每个环形振荡器测试单元被就近放置与其对应的独立电源的两个焊盘之间，所述每个环形振荡器测试单元与其相邻的两个测试单元分别共享一个第一电源或第一接地。

5.根据权利要求1所述的一种可寻址环形振荡器测试芯片，其特征在于，每个环形振荡器测试单元中包含一个或多个环形阵振荡器测试结构，测试结构的具体数量与寻址电路的寻址能力成正比。

6.根据权利要求5所述的一种可寻址环形振荡器测试芯片，其特征在于，所述每个环形振荡器测试结构包括一个环形振荡器，每个环形振荡器可以配置零个到几个局部分频器，如果某个测试结构中的环形振荡器的振荡频率超过了外围电路能传输的频率范围或最终输出的频率范围，则需要配置局部分频器。

7.根据权利要求6所述的一种可寻址环形振荡器测试芯片，其特征在于，每个形振荡器测试结构包括六个端口：给环形振荡器供电的两个电源端口、给局部分频器供电的一组电源端口、起振信号端口、振荡输出端口；如果所述环形振荡器不需要经过局部分频器来降频直接输出，或局部分频器和环形振荡器共用一组电源，则每个环形振荡器测试结构包括四个端口：环形振荡器和局部分频器供电的两个电源端口、起振信号端口、振荡输出端口。

8.根据权利要求6所述的一种可寻址环形振荡器测试芯片，其特征在于，每次测试时，只有被选中的测试结构所在的测试单元的一组独立电源供电，其它测试单元的独立电源均接地，从而减小外围电路对环形振荡器供电造成的影响，以提高测试电路稳定性。

9.根据权利要求2所述的一种可寻址环形振荡器测试芯片，其特征在于，所述信号传输通路包括信号输入通路和信号输出通路，所述信号输入通路通过选择器在一个测试单元内为被寻址电路选中的测试结构输入起振信号，未被选中的测试结构输入静态信号以避免误触发引起所述未选中的测试结构振荡，从而提高测试电路稳定性。

10.根据权利要求9所述的一种可寻址环形振荡器测试芯片，其特征在于，所述信号输出通路通过选择器输出被寻址电路选中的环形振荡器测试结构的振荡波形，同一测试单元内未选中的环形振荡器测试结构的输出被屏蔽。