CN105095594A - 基于不同测试目的而生成测试单元版图的方法 - Google Patents
基于不同测试目的而生成测试单元版图的方法 Download PDFInfo
- Publication number
- CN105095594A CN105095594A CN201510511392.2A CN201510511392A CN105095594A CN 105095594 A CN105095594 A CN 105095594A CN 201510511392 A CN201510511392 A CN 201510511392A CN 105095594 A CN105095594 A CN 105095594A
- Authority
- CN
- China
- Prior art keywords
- test
- test structure
- layer
- change
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种基于不同测试目的而生成测试单元版图的方法,包含以下步骤:在产品芯片版图上标识出待测层,并在待测层上标识出两个通孔位置,将含有两个通孔位置的待测层作为一个测试结构单元;b)赋予测试结构单元以全局可变参数、局部可变参数和测试结构参数;c)通过设定或改变全局可变参数值生成一个测试结构单元阵列,通过设定或改变局部可变参数值建立连接层,以及在通孔位置处建立与待测层垂直的通孔层,通过设定或改变测试结构参数值在连接层上采用金属线连接到各测试结构单元的通孔层,从而生成测试单元版图。本发明的自动化生成测试单元的方法赋予了测试结构以全局可变参数、局部可变参数和测试结构参数,改变该些可变参数值可生成测试结构阵列,大幅度缩减设计时间及设计成本,同时保证了较高的测试可靠性和精确度。
Description
技术领域
本发明涉及测试芯片领域,尤其是涉及到测试芯片设计过程中一种根据测试目的自动生成测试结构阵列并连接生成测试单元版图的方法。
背景技术
集成电路芯片制造的工艺流程通常包含着许多复杂的工艺步骤,每一个步骤都可能有特定的工艺偏差。为了提高芯片成品率,缩短成品率成熟的周期,一般采用设计测试芯片并通过测试和分析测试芯片中的故障找出工艺流程的偏差,然后进行改善以提高成品率。测试芯片的测试对象是测试结构,测试结构是在与产品生产相同工艺下生产的微电子结构。通过对测试结构的测量结果和数据分析可以发现制造与设计过程中的不足并予以改善。
集成电路芯片制造商在发现产品良率存在问题后,会提供制程中的芯片版图和很多设计制造中的数据和开发包,通过对芯片版图的测量和资料的分析找出影响良率的关键因素。测试结构的建立可以通过已有版图建立,也可以自行建立特定的测试结构。针对已有版图的测试结构建立,一般需要先定位出可能引起缺陷的位置,然后选取包含此位置的版图并建立引脚形成测试结构连接到外部测量。按照统计学原理,测试一个测试结构出现测试误差而检测不到的几率很大,所以采用多个测试结构进行测量提高精确度,现有技术一般通过复制测试结构的方式实现。实际上在测试结构建立是很复杂的过程,需要考虑多边形(ploygon)之间的距离、大小关系,层与层之间的连接,通孔的位置、大小等一系列因素,传统的手动建立需要花费大量的时间与精力,且建立的测试结构可变性差。
发明内容
本发明所要解决的技术问题在于提供一种基于不同测试目的而生成测试单元版图的方法,该方法通过在芯片版图上标识出待测层和通孔,通过设定参数自动生成测试结构阵列,通过设定参数对测试结构进行连接生成基于特定测试目的的测试单元;在此测试结构的基础上,通过调整参数还可以快捷方便地生成基于不同实验设计所需的测试结构,以满足集成电路生产和制造过程中大量实验设计对多样化测试单元的需求。
一种基于不同测试目的而生成测试单元版图的方法,包含以下步骤:
a)在产品芯片版图上标识出待测层,并在待测层上标识出两个通孔位置,将含有两个通孔位置的待测层作为一个测试结构单元;
b)赋予测试结构单元以全局可变参数、局部可变参数和测试结构参数,所述的全局可变参数包括行数、列数、行间距和列间距;所述的局部可变参数包括连接层位置及连接信息参数,所述连接信息参数包括通孔层的宽度、通孔的尺寸及金属层覆盖通孔的大小;所述的测试结构参数包括连接类型;
c)通过设定或改变全局可变参数值生成一个测试结构单元阵列,通过设定或改变局部可变参数值建立连接层,以及在通孔位置处建立与待测层垂直的通孔层,通过设定或改变测试结构参数值在连接层上采用金属线连接到各测试结构单元的通孔层,从而生成测试单元版图。
步骤c)中的连接层可以是除待测层外的任意金属层,且在金属线密度允许的情况下,多个测试结构可以共用一个连接层。
优选地,步骤c)中计算连接通孔的X和Y方向的距离,连接线应沿着距离较小的方向进行连接以保证连接线之间的间距最大化。
优选地,所述的连接类型为下列之一:用于短路测试的并联、用于断路测试的串联或用于开尔文测试的四端测量。
优选地,步骤c)中,连接类型是串联时,采取在连接方向上对相邻的测试结构做镜面翻转以保证连接的整洁度和顺利进行。
优选地,步骤a)与b)之间还存在步骤a-b):赋予测试结构中的各个多边形的尺寸、多边形与多边形之间的距离和包含关系以可变参数,改变测试结构中的一个或多个多边形的一个或多个可变参数值,该测试结构中所有受到影响的多边形进行相应的改动以保证除这一个或几个多边形以外的其它部分关系不改变,进而生成新的测试结构。
优选地,步骤a-b)中,设定测试结构中的每一个多边形在移动或尺寸变化时,测试结构中所有受到影响的多边形的范围。
优选地,步骤a-b)中,改变测试结构中的两个相邻多边形的距离参数值,该测试单元中所有受到影响的多边形进行相应的改动以保证除这两个多边形以外的其它部分关系不改变。比如需要找出两个关键多边形(ploygon)之间的最佳距离,需要通过变化两者之间的距离进行多次试验,用户可以通过变化参数的方式调整两者的距离。
优选地,步骤a-b)中,改变测试结构中的一个多边形的宽度,该测试单元中所有受到影响的多边形进行相应的距离移动以保证除这两个多边形以外的其它部分关系不改变。
本发明的测试单元版图生成以后,交付由半导体生产厂商生产,可以直接将测试单元制造出来后使用测试设备进行测试,也可以将该测试单元整合到测试芯片中后制造出来并使用测试设备进行测试。对测试结果进行数据分析,从而找出在芯片制造过程中影响不良率的关键因素。
本发明的自动化生成测试单元的方法的有益效果在于:
(1)赋予了测试结构以全局可变参数、局部可变参数和测试结构参数,改变该些可变参数值可生成测试结构阵列,大幅度缩减设计时间及设计成本,同时保证了较高的测试可靠性和精确度。
(2)赋予了测试结构中的各个多边形的尺寸、多边形与多边形之间的距离和包含关系以可变参数,改变该些可变参数值即可生成不同的测试结构,可以实现基于不同测试结构的的测试单元;将不同测试目的的连接类型整合到测试结构参数中,根据选择的连接类型进而直接生成基于不同测试目的的测试单元版图。
(3)在生成测试单元版图的过程中,对测试结构的一个或几个多边形参数变化后,测试结构中所有会受到影响的多边形进行相应的改动以保证除这一个或几个多边形以外的其它部分关系不改变,从而保证了较高的测试可靠性。
附图说明
图1是实施例1的原始芯片版图和被标识后的芯片版图;
图2是实施例1的连接线所在的金属层的示意图;
图3是实施例1产生的包含2×2个测试结构的测试单元;
图4是实施例1产生的测试结构在X方向连接的示意图;
图5是实施例1由于多边形之间距离增减而导致的测试结构变化示意图;
图6是实施例1相邻多边形距离变化而导致的其它多边形变化示意图;
图7是实施例2的原始芯片版图和被标识后的芯片版图;
图8是实施例2产生的包含3×3个测试结构的测试单元;
图9是实施例2产生的测试结构在Y方向连接的示意图;
图10是测试结构做镜面翻转以与相邻测试结构相连接的示意图;
图11是实施例2中多边形宽度增减的测试结构变化示意图;
图12是实施例2由于多边形宽度增减而导致的其它多边形变化示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明,但本发明的保护范围并不限于此。
实施例1
一种基于不同测试目的而生成测试单元版图的方法,包含以下步骤:
a)在产品芯片版图上标识出待测层,并在待测层上标识出两个通孔位置,将含有两个通孔位置的待测层作为一个测试结构单元;图1(a)为原始输入版图,经过标识后如图1(b)所示。其中101为标识出的待测缺陷所在层(即待测层),102为连接通孔位置标识,102与101使用不同标识。
b)赋予测试结构单元以全局可变参数、局部可变参数和测试结构参数,所述的全局可变参数包括行数、列数、行间距和列间距;所述的局部可变参数包括连接层位置及连接信息参数,所述连接信息参数包括通孔层的宽度、通孔的尺寸及金属层覆盖通孔的大小;所述的测试结构参数包括连接类型;
c)通过设定或改变全局可变参数值生成一个测试结构单元阵列,通过设定或改变局部可变参数值建立连接层,以及在通孔位置处建立与待测层垂直的通孔层,通过设定或改变测试结构参数值在连接层上采用金属线连接到各测试结构单元的通孔层,从而生成测试单元版图。
参照图2,图2(a)中连接层位于待测层的上方金属层n上,图2(b)中连接层位于待测层的上方金属层n+1上,图2(c)中连接层位于待测层的上方金属层n-1上,图2(d)中连接层位于待测层的下方金属层n-2上。
如图3所示,为2x2结构的用于短路测试的并联连接的测试单元,其测试结构的具体连接方式如图4所示。在步骤c)中连接的过程中,计算连接通孔间的X、Y方向距离,连接线应沿着距离较小的方向进行连接。如图4(a)所示,因为Y方向距离较大,因此选择沿X方向进行连接,如图4(b)所示,这样,两条连接线之间的距离就较远,不易产生使连接线之间短路的情况。
步骤a)与b)之间还存在步骤a-b):赋予测试结构中的各个多边形的尺寸、多边形与多边形之间的距离和包含关系以可变参数,改变测试结构中的一个或多个多边形的1个或多个可变参数值,该测试结构中所有受到影响的多边形进行相应的改动以保证除这一个或几个多边形以外的其它部分关系不改变,进而生成新的测试结构。步骤a-b)中,设定测试结构中的每一个多边形在移动时,测试结构中所有受到影响的多边形的范围。
步骤a-b)中,改变测试结构中的两个相邻多边形的距离参数值,该测试单元中所有受到影响的多边形进行相应的改动以保证除这两个多边形以外的其它部分关系不改变。比如需要找出两个关键多边形(ploygon)之间的最佳距离,需要通过变化两者之间的距离进行多次试验。图5所示为距离变化示意图,其中虚线框框出了相邻两个多边形之间的距离(所需测试的缺陷距离)。图5(a)为原始版图;图5(b)为在原始版图基础上缺陷距离减少20纳米后的版图;图5(c)为在原始版图基础上缺陷距离增加100纳米后的版图。图6演示了相邻多边形距离变化而导致的其它多边形变化示意图,当多边形601向左移动100纳米后,对位于多边形601左面的所有结构也会进行相判断并对所有受到影响的多边形进行相应的移动,图6(b)中对受到影响的多边形使用虚线框框出。例如603与601之间的距离会随之变小,为了维持原始的多边形603与多边形601之间的距离,多边形603会同时向左移动100纳米的距离;对多边形605和多边形604来说,多边形605在受影响范围之内,故会同时向左移动100纳米,而多边形604则在虚线框之外,不会受到影响,因此会保持原来的位置不变。另外,受影响的范围不止包括同一平面的结构,与移动的结构有连接关系的其他层结构也会受到影响产生移动。
实施例2
一种基于不同测试目的而生成测试单元版图的方法,包含以下步骤:
a)在产品芯片版图上标识出待测层,并在待测层上标识出两个通孔位置,将含有两个通孔位置的待测层作为一个测试结构单元;参照图7,图7(a)为原始输入版图,经过标识后如图7(b)所示。其中101为标识出的待测缺陷所在层(即待测层),702为连接通孔位置标识,702与701使用不同标识;
b)赋予测试结构单元以全局可变参数、局部可变参数和测试结构参数,所述的全局可变参数包括行数、列数、行间距和列间距;所述的局部可变参数包括连接层位置及连接信息参数,所述连接信息参数包括通孔层的宽度、通孔的尺寸及金属层覆盖通孔的大小;所述的测试结构参数包括连接类型;
c)通过设定或改变全局可变参数值生成一个测试结构单元阵列,通过设定或改变局部可变参数值建立连接层,以及在通孔位置处建立与待测层垂直的通孔层,通过设定或改变测试结构参数值在连接层上采用金属线连接到各测试结构单元的通孔层,从而生成测试单元版图。
如图8所示,为3x3结构的用于短路测试的串联连接的测试单元,其测试结构的具体连接方式如图9所示。在步骤c)中连接的过程中,计算连接通孔间的X、Y方向距离,连接线应沿着距离较小的方向进行连接。如图9(a)所示,因为X方向距离较大,因此选择沿Y方向进行连接,如图9(b)所示,这样,两条连接线之间的距离就较远,不易产生使连接线之间短路的情况。
图8、10演示的连接类型是串联,此时采取在连接方向上对相邻的测试结构做镜面翻转以保证连接的整洁度和顺利进行。对于基于断路连接,各测试结构的连接方式为串联,测试结构间的串联的连接方式容易连接不对齐而致使连线过程中比较麻烦,故本发明针对串联连接采用在进行测试结构之间的连接前对相邻测试结构做镜面翻转的方法,镜面翻转后进行连接会使其连接的结果更为整洁顺利,如图10所示,(a)为一个基础的测试结构,(b)则是以此测试结构为基础在连接方向——Y方向做的镜面反转(两个测试结构沿X轴对称)。
步骤a)与b)之间还存在步骤a-b):赋予测试结构中的各个多边形的尺寸、多边形与多边形之间的距离和包含关系以可变参数,改变测试结构中的一个或多个多边形的一个或多个可变参数值,该测试结构中所有受到影响的多边形进行相应的改动以保证除这一个或几个多边形以外的其它部分关系不改变,进而生成新的测试结构。步骤a-b)中,设定测试结构中的每一个多边形在尺寸变化时,测试结构中所有受到影响的多边形的范围。
步骤a-b)中,改变测试结构中的一个多边形的宽度,该测试单元中所有受到影响的多边形进行相应的距离移动以保证除这两个多边形以外的其它部分关系不改变。参照图11,图11(a)为原始版图,11(b)为以原始版图基础上关键多边形宽度减少10纳米后的版图;11(c)为原始版图基础上关键多边形宽度增加20纳米后的版图。如图12中所示,当关键多边形宽度在Y正方向增大,形成1201时,1202与1201之间的距离会随之变小,为了维持其原始的与1201之间的距离,1202会同时向同方向移动相同距离。类似的,对位于1202上方的的结构也会进行相同的判断,从而使受影响的多边形移动或不受影响的多边形保持原位置。另外,受影响的范围不止包括同一平面的结构,与移动的结构有连接关系的其他层结构也会受到影响产生移动。
Claims (8)
1.一种基于不同测试目的而生成测试单元版图的方法,其特征在于包含以下步骤:
在产品芯片版图上标识出待测层,并在待测层上标识出两个通孔位置,将含有两个通孔位置的待测层作为一个测试结构单元;
b)赋予测试结构单元以全局可变参数、局部可变参数和测试结构参数,所述的全局可变参数包括行数、列数、行间距和列间距;所述的局部可变参数包括连接层位置及连接信息参数,所述连接信息参数包括通孔层的宽度、通孔的尺寸及金属层覆盖通孔的大小;所述的测试结构参数包括连接类型;
c)通过设定或改变全局可变参数值生成一个测试结构单元阵列,通过设定或改变局部可变参数值建立连接层,以及在通孔位置处建立与待测层垂直的通孔层,通过设定或改变测试结构参数值在连接层上采用金属线连接到各测试结构单元的通孔层,从而生成测试单元版图。
2.根据权利要求1所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤c)中计算连接通孔的X和Y方向的距离,连接线应沿着距离较小的方向进行连接以保证连接线之间的间距最大化。
3.根据权利要求1所述的基于不同测试目的而生成测试单元版图的方法,其特征在于:,所述的连接类型为下列之一:用于短路测试的并联、用于断路测试的串联或用于开尔文测试的四端测量。
4.根据权利要求3所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤c)中,连接类型是串联时,采取在连接方向上对相邻的测试结构做镜面翻转以保证连接的整洁度和顺利进行。
5.根据权利要求1所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤a)与b)之间还存在步骤a-b):赋予测试结构单元中的各个多边形的尺寸、多边形与多边形之间的距离和包含关系以可变参数,改变测试结构单元中的一个或多个多边形的一个或多个可变参数值,该测试结构单元中所有受到影响的多边形进行相应的改动以保证除这一个或几个多边形以外的其它部分关系不改变,进而生成新的测试结构单元。
6.根据权利要求5所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤a-b)中,设定测试结构单元中的每一个多边形在移动或尺寸变化时,测试结构单元中所有受到影响的多边形的范围。
7.根据权利要求6所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤a-b)中,改变测试结构单元中的两个相邻多边形的距离参数值,该测试单元中所有受到影响的多边形进行相应的改动以保证除这两个多边形以外的其它部分关系不改变。
8.根据权利要求6所述的基于不同测试目的而生成测试单元版图的方法,其特征在于,步骤a-b)中,改变测试结构单元中的一个多边形的宽度或长度,该测试单元中所有受到影响的多边形进行相应的距离移动以保证除这两个多边形以外的其它部分关系不改变。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510511392.2A CN105095594B (zh) | 2015-08-19 | 2015-08-19 | 基于不同测试目的而生成测试单元版图的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510511392.2A CN105095594B (zh) | 2015-08-19 | 2015-08-19 | 基于不同测试目的而生成测试单元版图的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095594A true CN105095594A (zh) | 2015-11-25 |
CN105095594B CN105095594B (zh) | 2018-06-26 |
Family
ID=54576019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510511392.2A Active CN105095594B (zh) | 2015-08-19 | 2015-08-19 | 基于不同测试目的而生成测试单元版图的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095594B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050156605A1 (en) * | 2003-12-24 | 2005-07-21 | Lee Sang G. | Circuits for transistor testing |
CN102043884A (zh) * | 2010-12-29 | 2011-05-04 | 杭州广立微电子有限公司 | 一种减小版图文件大小的方法 |
CN102130096A (zh) * | 2010-01-15 | 2011-07-20 | 中国科学院微电子研究所 | 一种集成电路金属冗余填充物耦合电容的测试结构和方法 |
CN102928763A (zh) * | 2012-11-28 | 2013-02-13 | 杭州广立微电子有限公司 | 一种晶体管关键参数的可寻址测试电路及其测试方法 |
CN102930088A (zh) * | 2012-10-22 | 2013-02-13 | 杭州广立微电子有限公司 | 一种产生参数化单元的方法 |
CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
-
2015
- 2015-08-19 CN CN201510511392.2A patent/CN105095594B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050156605A1 (en) * | 2003-12-24 | 2005-07-21 | Lee Sang G. | Circuits for transistor testing |
CN102130096A (zh) * | 2010-01-15 | 2011-07-20 | 中国科学院微电子研究所 | 一种集成电路金属冗余填充物耦合电容的测试结构和方法 |
CN102043884A (zh) * | 2010-12-29 | 2011-05-04 | 杭州广立微电子有限公司 | 一种减小版图文件大小的方法 |
CN102930088A (zh) * | 2012-10-22 | 2013-02-13 | 杭州广立微电子有限公司 | 一种产生参数化单元的方法 |
CN102928763A (zh) * | 2012-11-28 | 2013-02-13 | 杭州广立微电子有限公司 | 一种晶体管关键参数的可寻址测试电路及其测试方法 |
CN103150430A (zh) * | 2013-03-01 | 2013-06-12 | 杭州广立微电子有限公司 | 一种测试芯片版图的生成方法 |
Non-Patent Citations (1)
Title |
---|
邵康鹏等: "可寻址测试芯片测试结构自动分配算法研究", 《机电工程》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105095594B (zh) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103150430A (zh) | 一种测试芯片版图的生成方法 | |
US10726192B2 (en) | Semiconductor Fab's defect operating system and method thereof | |
US11669957B2 (en) | Semiconductor wafer measurement method and system | |
CN107481765B (zh) | 闪存芯片的修调测试方法及修调测试装置 | |
CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
CN103858017B (zh) | 配线缺陷检查方法和配线缺陷检查装置 | |
CN103366055A (zh) | 一种可寻址测试芯片版图的生成方法 | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
CN108241765B (zh) | 一种芯片晶体管测试芯片设计方法 | |
US9146270B2 (en) | Method for testing a plurality of transistors in a target chip | |
CN101533425A (zh) | 电路板的电源噪声分析装置、方法以及程序 | |
CN103794597A (zh) | 可选择连接或断开待测目标芯片的测试方法 | |
CN108878306A (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
CN102662092B (zh) | 晶圆测试装置及方法 | |
CN115428134B (zh) | 基于gis的空间晶圆图生成方法、利用其的晶圆测试结果提供方法 | |
CN105095594A (zh) | 基于不同测试目的而生成测试单元版图的方法 | |
US20130329508A1 (en) | Methods And Devices For Determining Logical To Physical Mapping On An Integrated Circuit | |
CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
CN104952750B (zh) | 一种硅片电学测试的早期侦测系统及方法 | |
CN106154133A (zh) | 芯片的地址测试方法及芯片的失效分析方法 | |
CN208655575U (zh) | 一种多工位集成电路熔丝修调测试系统 | |
CN108829948A (zh) | 坏点库的建立方法和建立系统 | |
US20070050747A1 (en) | Automatic power grid synthesis method and computer readable recording medium for storing program thereof | |
CN104575613B (zh) | 一种电性失效分析方法 | |
US20040216062A1 (en) | Method of forecasting unit capacitance for chip design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room b412, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room b412, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Patentee before: Semitronix Corp. |
|
CP01 | Change in the name or title of a patent holder |