CN102928763A - 一种晶体管关键参数的可寻址测试电路及其测试方法 - Google Patents

一种晶体管关键参数的可寻址测试电路及其测试方法 Download PDF

Info

Publication number
CN102928763A
CN102928763A CN2012104929319A CN201210492931A CN102928763A CN 102928763 A CN102928763 A CN 102928763A CN 2012104929319 A CN2012104929319 A CN 2012104929319A CN 201210492931 A CN201210492931 A CN 201210492931A CN 102928763 A CN102928763 A CN 102928763A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
switch
measurement signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104929319A
Other languages
English (en)
Other versions
CN102928763B (zh
Inventor
潘伟伟
郑勇军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Guangli Microelectronics Co ltd
Zhejiang University ZJU
Original Assignee
Semitronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semitronix Corp filed Critical Semitronix Corp
Priority to CN201210492931.9A priority Critical patent/CN102928763B/zh
Publication of CN102928763A publication Critical patent/CN102928763A/zh
Priority to PCT/CN2013/076969 priority patent/WO2014082438A1/zh
Priority to US14/523,927 priority patent/US20150042372A1/en
Application granted granted Critical
Publication of CN102928763B publication Critical patent/CN102928763B/zh
Priority to US15/351,421 priority patent/US9817058B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种晶体管关键参数测量的方法，尤其是涉及一种晶体管关键参数的可寻址测试电路及其测试方法。其特征在于：晶体管的饱和电流和漏电流通过不同的测量信号线分别测量。可寻址测试电路应用于多个MOS管的测试，每个MOS管具有栅端G、漏端D、源端S和衬底B，其特征在于：各MOS管的S端或D端分别连接至不同的测量信号线上。本发明测试电路的面积利用率高，在很小的晶圆面积上就能摆放很多的MOS管，而且，每一个MOS管的Idsat、Ioffk都能得到非常准确的测量。

Description

一种晶体管关键参数的可寻址测试电路及其测试方法
技术领域
本发明涉及一种晶体管关键参数测量的方法，尤其是涉及一种晶体管关键参数的可寻址测试电路及其测试方法。
背景技术
随着集成电路的发展，器件的特征尺寸快速缩小，电路的性能得到了提高。但在工艺发展到纳米技术的同时也带来了一系列的挑战，特别是工艺波动性的问题。更小的特征尺寸意味着制造过程中对工艺波动有更小的裕量，导致工艺参数更大的不稳定，比如温度、掺杂浓度等的随机波动以及光刻、化学机械抛光（CMP）等引起的关键尺寸的波动，会导致阈值电压波动很大，漏电流急剧增加，不仅影响电路的良率，而且影响电路的性能和可靠性。对此，集成电路行业一方面需要对器件的各种效应及其变异现象进行检测、诊断，以不断改进工艺水平，减小工艺波动的影响；另一方面需要将这些效应及变异数据进行统计建模，以提供给设计者，使设计者在设计流程的早期就能对集成电路性能进行精确的工艺波动性和失配行为的预测。
对于MOS管，检测的关键参数包括饱和电流Idsat、阈值电压Vt、亚阈值漏电流Ioff等。传统的短程测试芯片将每个待测MOS管的各端口单独地连接在探针引脚（PAD）上。PAD占用的晶圆面积很大，而且数量有限，导致这种设计方法的测试芯片可以测量的MOS管数量有限，而且面积利用率很低，以致于无法满足MOS管统计建模的需要的。
可寻址测试芯片的测试方法，通过在MOS管各端口和PAD之间加入开关电路，并通过寻址电路，控制开关电路的导通/关断状态；每选择其中一个MOS管作为DUT，打开与选中的MOS管各端口连接的开关电路，同时关断其他开关电路，使测量信号唯一地进入该选中MOS管，如图1所示。由于所有MOS管可以通过寻址电路和开关电路共用一组PAD，能在有限的晶圆面积上对大量的晶体管进行测量，极大地提高了测试芯片的面积利用率，因此这种设计方法在先进工艺节点应用得到十分广泛。
由于开关电路并不是理想的开关，开关电路处于导通状态（on-state）时，有一定的导通电阻（Ron）。因此，可寻址测试芯片中，在测量信号线端施加特定的电压，选中的MOS管的端口未必就是该电压。这种情况在测Idsat时尤其明显，开关电路的导通电阻以及引线电阻由于流过Idsat而产生明显的压降，Idsat越大，压降也会越大，对测量会产生不容忽视的影响。常见的做法是在MOS管的D端和S端分别连接两条测量信号线，一条是施加（force）电压的信号线，一条是感应（sense）电压的信号线。通过sense端检测D端或S端的电压是否满足测量条件来调整施加的电压大小，用以消除导通电阻和引线电阻上的压降对测量的影响，如图2所示。但是，当待测器件（DUT）的Idsat很大时，开关电路的导通电阻以及引线电阻上的压降也会很大，使得force端要施加很大的电压。当这个电压超过force端直接相连的开关电路所能承受的范围时，该开关电路会发生击穿，使得整个芯片都不能正常工作。对此，在开关电路能承受的电压范围内，要使测得DUT的Idsat的范围越大，开关电路的导通电阻要越小。
开关电路处于关断状态（off-state）时，仍有一定的漏电。当大量的MOS管通过开关电路共用测试信号线时，开关电路的累积漏电对测量的影响也是不容忽视，尤其是对Ioff和Gleak的影响。现有的测量亚阈值漏电流的方法是在信号线MOS管的工作电压/地电压（VDD/GND）和待测器件DUT的漏端之间插入的由PMOS组成的选择器。这些选择器在EN信号的控制下，当选中一个DUT时，将选中的MOS管连接到VDD上，而将未选中的MOS管连接到GND上。选中的MOS管的漏电在VDD端进行测量，减小未选中的MOS管的漏电对测量的影响。同时让GND和VDD的电源电压相等，使得未选中的MOS管与VDD连接的PMOS源漏之间没有压降，减小PMOS开关漏电对测量的影响。其电路结构图如图3所示。其所存在的缺点是：（1）这里PMOS为厚栅氧化层（thick-oxide）器件，正常工作时衬底的电压比测量DUT亚阈值漏电流时施加的VDD/GND电压大，因此，就算PMOS源漏之间没有压降，漏端与衬底之间仍有压降，仍会存在一定的漏电；（2）使用单个PMOS作为D端的开关电路，如果希望开关本身的漏电流小，开关电路本身的导通电阻就会很大，影响Idsat的测量，所以这种做法开关电路的尺寸需要在饱和电流和漏电流之间进行一定的折衷。
目前，业内已有很多可寻址测试芯片可以测量MOS管饱和区电流，但是由于MOS管通过寻址电路和开关电路共用测量信号线，开关电路累积的背景漏电流（background leakage）对实际漏电的测量精度影响很大，很少可以测量亚阈值漏电流，或者能同时准确测量出饱和电流的同时准确测量出亚阈值漏电流。
发明内容
针对现有技术存在的不足，本发明提供了一种晶体管关键参数的可寻址测试电路及其测试方法。
    一种晶体管关键参数的可寻址测试电路，所述可寻址测试电路应用于多个MOS管的测试，每个MOS管具有栅端G、漏端D、源端S和衬底B，各MOS管中S端或D端的其中一端共接到第一测量信号线上，该端还通过开关连接到第二测量信号线上；各MOS管中S端或D端的另外一端分别通过开关连接到第三测量信号线和第四测量信号线上；所有开关电路的状态由组合逻辑电路组成的寻址电路产生的选择信号进行控制。
    优选地，各MOS管的S端共接到测量信号线SF上，该端还通过开关SSS连接到测量信号线SS上；各MOS管的D端通过开关SDF、SDL分别连接到DF、DL测量信号线上。
    优选地，开关SDF、SDL、SSS是传输门或者是单个的MOS管。
    优选地，所述的开关SDL是NMOS，开关SDF、SSS均为传输门。
    优选地，各MOS管的S端通过开关SSF连接到测量信号线SF上。
    一种所述可寻址测试电路的测试方法，通过寻址电路选择其中一个MOS管作为DUT，与选中的MOS管连接的开关SDF、SDL、SSS导通，与未选中的MOS管连接的开关均断开，在DF端测量得到饱和电流Idsat。
    优选地，选中的MOS管的D端和S端构成施加/感应电压连接，在施加电压的同时通过感应电压端检测D端或S端的电压是否满足测量条件来调整施加的电压大小。
    一种所述可寻址测试电路的测试方法，通过寻址电路选择其中一个MOS管作为DUT，与选中的MOS管连接的开关SDL导通，与未选中的MOS管连接的开关SDF、SSS导通，其余开关均断开，在DL端测量得到亚阈值漏电流Ioff。
    优选地，使DF和DL端的电源电压相等。
测量信号线DF、DL、SF、SS的作用为：
1）DF：Idsat测量信号线，Idsat测量时，可以向选中的MOS管的D端施加相应的电压，并测量该端的电流；Ioff测量时，可以向未选中的MOS管的D端施加相应的电压；
2）DL：Ioff测量信号线，Ioff测量时，可以向选中的MOS管的D端施加相应的电压，并测量该端的电流；Idsat测量时，可以感应选中的MOS管的D端的实际电压；
3）SF：所有DUT的S端共接于SF端，可以向S端施加相应的电压；
4）SS：可以感应选中的MOS管的S端的实际电压；
其中，开关SDL选用的是NMOS。因为一般会选择IO类型（thick-oxide）的器件作为开关电路，PMOS的衬底偏置会比一般器件（core device）要高，即使PMOS源漏压降为零，但源漏与衬底之间仍然存在压降，而NMOS的衬底始终是GND，所以，通过控制NMOS源漏两端的电压都为GND，NMOS会表现出比PMOS更好的漏电水平。
本发明测试电路的面积利用率高，在很小的晶圆面积上就能摆放很多的MOS管，而且，每一个MOS管的Idsat、Ioffk都能得到非常准确的测量。
附图说明
图1是一种现有技术的电路结构图。
图2是MOS管的D端和S端的force/sense连接结构图。
图3是另一种现有技术的电路结构图。
图4是本发明一种实施方式的电路结构图。
图5是本发明一种实施方式的电路结构图。
图6是本发明一种实施方式的电路结构图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但本发明的保护范围并不限于此。
实施例1
参照图4，一种晶体管关键参数的可寻址测试电路，所述可寻址测试电路应用于多个MOS管的测试，每个MOS管具有栅端G、漏端D、源端S和衬底B，所述的可寻址测试电路中，各MOS管的S端共接到测量信号线SF上，每个MOS管的S端同时通过开关SSS连接到测量信号线SS上；每个MOS管的D端通过开关SDF、SDL分别连接到DF、DL测量信号线上；其中，开关SDL是NMOS，其它开关均为传输门；所有开关电路的状态由组合逻辑电路组成的寻址电路产生的选择信号进行控制。
一种晶体管关键参数的可寻址测试电路的测试方法，通过寻址电路选择其中一个MOS管作为DUT，可分别进行Idsat、Ioff的测量。(本发明中寻址电路选中的DUT简写为SDUT，未被选中的DUT简写为NDUT)
饱和电流Idsat测量时，与SDUT连接的SDF、SDL、SSS导通，与NDUT连接的SDF、SDL、SSS断开，选中的MOS管的D端和S端构成施加/感应电压（force/sense）连接，DF、SF属于force端，DL、SS属于sense端，在force端施加电压，同时通过sense端检测D端或S端的电压是否满足测量条件来调整施加的电压大小，用以消除导通电阻和引线电阻上的压降对测量的影响。在施加电压的同时通过感应电压端检测D端或S端的电压是否满足测量条件来调整施加的电压大小，在DF端测量得到饱和电流Idsat。在开关电路能承受的电压范围内，要使测得DUT 的Idast的范围越大，开关电路的导通电阻要越小。所有DUT的S端共接于SF，没有开关电路的导通电阻，而且连线电阻很小，DF端的开关SDF是传输门，导通电阻比较小，而且通过调节传输门的尺寸，导通电阻可以更小。因此可以测得的DUT的Idast范围很大，另外，传输门通过一定的尺寸配比，传输门可以呈现常数电阻的特性，这个特性使得测量时，可以通过计算得到需要补偿的电压大小，加快测量的速度。
亚阈值漏电流Ioff测量时，与选中的MOS管连接的SDL导通， SDF、SSS断开；与未选中的MOS管连接的SDL断开，SDF、SSS导通，选中的MOS管的D端与DL相连，未选中的MOS管的D端与DF相连，减小未选中的MOS管的漏电对测量的影响；同时使DF和DL端的电源电压相等，使得未选中的MOS管与DL连接的SDL两端没有压降，减小开关漏电对测量的影响，在DL端测量得到亚阈值漏电流Ioff。Ioff的测量与Idsat在不同的测量信号端进行测量，与DL相连的SDL可以通过调整尺寸，减小本身的漏电，这样导致导通电阻的增加影响不到Idsat的测量。这里，SDL选用NMOS，考虑到我们一般选择IO类型（thick-oxide）的器件作为开关电路，PMOS的衬底偏置会比一般器件（core device）要高，即使PMOS源漏压降为零，但源漏与衬底之间仍然存在压降。由于NMOS的衬底始终是GND，通过控制NMOS源漏两端的电压都为GND，NMOS会表现出比PMOS更好的漏电水平。
饱和电流Idast与亚阈值漏电流Ioff是衡量纳米工艺下MOS管性能的两个重要参数，分别表征了MOS管在不同偏置条件下的表现。
NMOS和PMOS的饱和电流Idast与亚阈值漏电流Ioff的测量条件如表1所示。
G/D/S/B分别代表了MOS管的栅端、漏端、源端和衬底，VDD是该MOS管的工作电压，GND是指地电压，一般是0V，W、L是沟道宽度和长度，I0是根据工艺水平代工厂确定的一个常数值。
表1
Figure 2012104929319100002DEST_PATH_IMAGE002
 实施例2
    参照图5，与实施例1中各MOS管的S端直连到测量信号线SF上不同的是，本实施例中各MOS管的S端通过开关SSF连接到测量信号线SF上。
本实施例的工作原理是：类似于实施例1，通过寻址电路选择其中一个MOS管作为DUT，可分别进行Idsat、Ioff的测量。
饱和电流Idsat测量时，与SDUT连接的SDF、SDL、SSS、SSF导通；与NDUT连接的SDF、SDL、SSS、SSF断开，选中的MOS管的D端和S端构成施加/感应电压（force/sense）连接，DF、SF属于force端，DL、SS属于sense端，在force端施加电压，同时通过sense端检测D端或S端的电压是否满足测量条件来调整施加的电压大小，用以消除导通电阻和引线电阻上的压降对测量的影响。在施加电压的同时通过感应电压端检测D端或S端的电压是否满足测量条件来调整施加的电压大小，在DF端测量得到饱和电流Idsat。
亚阈值漏电流Ioff测量时，与选中的MOS管连接的SDL、SSF导通， SDF、SSS断开；与未选中的MOS管连接的SDL、SSF断开，SDF、SSS导通，选中的MOS管的D端与DL相连，未选中的MOS管的D端与DF相连，减小未选中的MOS管的漏电对测量的影响；同时使DF和DL端的电源电压相等，使得未选中的MOS管与DL连接的SDL两端没有压降，减小开关漏电对测量的影响，在DL端测量得到亚阈值漏电流Ioff。
开关SSF与其它开关类似可选用传输门或者是单个的MOS管。
实施例3
参照图6，与实施例1中不同的是，本实施例中，各MOS管的D端共接到测量信号线DF上，每个MOS管的D端同时通过开关SDS连接到测量信号线DS上；每个MOS管的S端通过开关SSF、SSL分别连接到SF、SL测量信号线上。
本实施例的工作原理为：类似于实施例1，通过寻址电路选择其中一个MOS管作为DUT，可分别进行Idsat、Ioff的测量。
饱和电流Idsat测量时，与SDUT连接的SSL、SDS导通，SSF 断开；与NDUT连接的SSF、SSL、SDS断开，选中的MOS管的S端和D端构成施加/感应电压（force/sense）连接，SF、DF属于force端，SL、DS属于sense端，在force端施加电压，同时通过sense端检测S端或D端的电压是否满足测量条件来调整施加的电压大小，用以消除导通电阻和引线电阻上的压降对测量的影响。在施加电压的同时通过感应电压端检测S端或D端的电压是否满足测量条件来调整施加的电压大小，在SF端测量得到饱和电流Idsat。
亚阈值漏电流Ioff测量时，与选中的MOS管连接的SSL导通， SSF、SDS断开；与未选中的MOS管连接的SSL断开，SSF、SDS导通，选中的MOS管的S端与SL相连，未选中的MOS管的S端与SF相连，减小未选中的MOS管的漏电对测量的影响；同时使SF和SL端的电源电压相等，使得未选中的MOS管与SL连接的SSL两端没有压降，减小开关漏电对测量的影响，在SL端测量得到亚阈值漏电流Ioff。

Claims (10)

1.一个应用于多个晶体管的测试方法，其特征在于：晶体管的饱和电流和漏电流通过不同的测量信号线分别测量。
2.一种晶体管关键参数的可寻址测试电路，所述可寻址测试电路应用于多个MOS管的测试，每个MOS管具有栅端G、漏端D、源端S和衬底B，其特征在于：各MOS管的S端或D端分别连接至不同的测量信号线上。
3.根据权利要求2所述的晶体管关键参数的可寻址测试电路，其特征在于：各MOS管中S端或D端的其中一端共接到第一测量信号线上，该端还通过开关连接到第二测量信号线上；各MOS管中S端或D端的另外一端分别通过开关连接到第三测量信号线和第四测量信号线上；所有开关电路的状态由组合逻辑电路组成的寻址电路产生的选择信号进行控制。
4.根据权利要求3所述的晶体管关键参数的可寻址测试电路，其特征在于：各MOS管的S端共接到测量信号线SF上，该端还通过开关SSS连接到测量信号线SS上；各MOS管的D端通过开关SDF、SDL分别连接到DF、DL测量信号线上。
5.根据权利要求4所述的晶体管关键参数的可寻址测试电路，其特征在于：开关SDF、SDL、SSS是传输门或者是单个的MOS管。
6.根据权利要求5所述的晶体管关键参数的可寻址测试电路，其特征在于：所述的开关SDL是NMOS，开关SDF、SSS均为传输门。
7.根据权利要求4所述的晶体管关键参数的可寻址测试电路，其特征在于：各MOS管的S端通过开关SSF连接到测量信号线SF上。
8.一种权利要求4所述可寻址测试电路的测试方法，其特征在于：通过寻址电路选择其中一个MOS管作为DUT，与选中的MOS管连接的开关SDF、SDL、SSS导通，与未选中的MOS管连接的开关均断开，在DF端测量得到饱和电流Idsat。
9.根据权利要求8所述可寻址测试电路的测试方法，其特征在于：选中的MOS管的D端和S端构成施加/感应电压连接，在施加电压的同时通过感应电压端检测D端或S端的电压是否满足测量条件来调整施加的电压大小。
10.一种权利要求4所述可寻址测试电路的测试方法，其特征在于：通过寻址电路选择其中一个MOS管作为DUT，与选中的MOS管连接的开关SDL导通，与未选中的MOS管连接的开关SDF、SSS导通，其余开关均断开，使DF和DL端的电源电压相等，在DL端测量得到亚阈值漏电流Ioff。
CN201210492931.9A 2012-11-28 2012-11-28 一种晶体管关键参数的可寻址测试电路及其测试方法 Active CN102928763B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210492931.9A CN102928763B (zh) 2012-11-28 2012-11-28 一种晶体管关键参数的可寻址测试电路及其测试方法
PCT/CN2013/076969 WO2014082438A1 (zh) 2012-11-28 2013-06-08 一种晶体管关键参数的可寻址测试电路及其测试方法
US14/523,927 US20150042372A1 (en) 2012-11-28 2014-10-26 Addressable test circuit and test method for key parameters of transistors
US15/351,421 US9817058B2 (en) 2012-11-28 2016-11-14 Addressable test circuit and test method for key parameters of transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210492931.9A CN102928763B (zh) 2012-11-28 2012-11-28 一种晶体管关键参数的可寻址测试电路及其测试方法

Publications (2)

Publication Number Publication Date
CN102928763A true CN102928763A (zh) 2013-02-13
CN102928763B CN102928763B (zh) 2014-12-24

Family

ID=47643607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210492931.9A Active CN102928763B (zh) 2012-11-28 2012-11-28 一种晶体管关键参数的可寻址测试电路及其测试方法

Country Status (3)

Country Link
US (1) US20150042372A1 (zh)
CN (1) CN102928763B (zh)
WO (1) WO2014082438A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794597A (zh) * 2014-01-26 2014-05-14 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
WO2014082438A1 (zh) * 2012-11-28 2014-06-05 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
WO2014205924A1 (zh) * 2013-06-28 2014-12-31 杭州广立微电子有限公司 一种可寻址测试芯片版图的生成方法
CN105095594A (zh) * 2015-08-19 2015-11-25 杭州广立微电子有限公司 基于不同测试目的而生成测试单元版图的方法
CN105137329A (zh) * 2015-09-12 2015-12-09 上海华虹宏力半导体制造有限公司 一种检查电路中mos场效应管栅极悬空的方法及系统
CN105527557A (zh) * 2014-10-20 2016-04-27 英飞凌科技股份有限公司 器件测试
CN106124832A (zh) * 2016-08-08 2016-11-16 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106201820A (zh) * 2016-06-29 2016-12-07 努比亚技术有限公司 应用待运行时长的预测装置及方法
CN108256219A (zh) * 2018-01-18 2018-07-06 上海华虹宏力半导体制造有限公司 一种mos晶体管的器件失配模型的修正方法及系统
CN109752636A (zh) * 2017-11-03 2019-05-14 三星电子株式会社 用于监测温度不稳定性的测试电路
CN110187249A (zh) * 2018-02-22 2019-08-30 河南省无线发射传输管理中心 一种大功率mos管检测系统及方法
CN112687663A (zh) * 2020-12-16 2021-04-20 深圳市紫光同创电子有限公司 晶圆监控结构及监控方法
CN115579046A (zh) * 2022-11-15 2023-01-06 全芯智造技术有限公司 半导体器件的特性参数的规格的预测方法及装置、终端
WO2024031797A1 (zh) * 2022-08-11 2024-02-15 方思微(上海)半导体有限公司 可寻址测试阵列

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220632A (ja) * 2014-05-19 2015-12-07 ソニー株式会社 半導体装置及びｍｏｓトランジスタの制御方法
CN104267329B (zh) * 2014-10-21 2017-03-15 京东方科技集团股份有限公司 晶体管测试电路以及测试方法
CN108267682B (zh) * 2016-12-30 2020-07-28 杭州广立微电子有限公司 一种高密度测试芯片及其测试系统及其测试方法
CN113835007B (zh) * 2020-06-08 2022-09-20 长鑫存储技术有限公司 热载流效应耐受度的测试方法
CN112698179A (zh) * 2021-01-08 2021-04-23 胜达克半导体科技(上海)有限公司 一种用于浮动直流小信号电压的精密测量方法
CN113740697B (zh) * 2021-09-26 2024-04-19 长鑫存储技术有限公司 半导体器件的测试方法、设备及系统
TWI830414B (zh) * 2022-09-30 2024-01-21 華邦電子股份有限公司 求值電路、半導體裝置以及求值方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066093A (ja) * 2001-08-28 2003-03-05 Semiconductor Leading Edge Technologies Inc トランジスタの特性評価回路及び特性評価方法
US20080278191A1 (en) * 2005-10-07 2008-11-13 Synopsys, Inc. Leakage Power Management with NDR Isolation Devices
CN101452042A (zh) * 2007-11-30 2009-06-10 中芯国际集成电路制造(上海)有限公司 场效应管负温度不稳定性的晶片级可靠性平行测试方法
CN102176440A (zh) * 2010-12-14 2011-09-07 浙江大学 一种放置在划片槽内的改进型可寻址测试芯片及制作方法
CN102445644A (zh) * 2010-10-15 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos器件的spice测试结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832187B1 (ko) * 1998-08-24 2008-05-23 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로
TWI223092B (en) * 2003-07-29 2004-11-01 Primtest System Technologies Testing apparatus and method for thin film transistor display array
KR100529615B1 (ko) * 2003-12-24 2005-11-17 동부아남반도체 주식회사 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
CN101545945B (zh) * 2008-03-25 2011-08-03 中芯国际集成电路制造(上海)有限公司 一种mos器件漏电流的测试方法
CN102928763B (zh) * 2012-11-28 2014-12-24 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066093A (ja) * 2001-08-28 2003-03-05 Semiconductor Leading Edge Technologies Inc トランジスタの特性評価回路及び特性評価方法
US20080278191A1 (en) * 2005-10-07 2008-11-13 Synopsys, Inc. Leakage Power Management with NDR Isolation Devices
CN101452042A (zh) * 2007-11-30 2009-06-10 中芯国际集成电路制造(上海)有限公司 场效应管负温度不稳定性的晶片级可靠性平行测试方法
CN102445644A (zh) * 2010-10-15 2012-05-09 中芯国际集成电路制造(上海)有限公司 Mos器件的spice测试结构
CN102176440A (zh) * 2010-12-14 2011-09-07 浙江大学 一种放置在划片槽内的改进型可寻址测试芯片及制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BRAD SMITH等: "A Novel Biasing Technique for Addressable Parametric Arrays", 《IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING》 *
TAKASHI SATO等: "A MOS transistor-array for accurate measurement of subthreshold leakage variation", 《IEEE COMPUTER SOCIETY》 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082438A1 (zh) * 2012-11-28 2014-06-05 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
WO2014205924A1 (zh) * 2013-06-28 2014-12-31 杭州广立微电子有限公司 一种可寻址测试芯片版图的生成方法
CN103794597B (zh) * 2014-01-26 2017-01-04 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
CN103794597A (zh) * 2014-01-26 2014-05-14 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
CN105527557B (zh) * 2014-10-20 2018-11-23 英飞凌科技股份有限公司 器件测试
US10203365B2 (en) 2014-10-20 2019-02-12 Infineon Technologies Ag Device testing
CN105527557A (zh) * 2014-10-20 2016-04-27 英飞凌科技股份有限公司 器件测试
CN105095594A (zh) * 2015-08-19 2015-11-25 杭州广立微电子有限公司 基于不同测试目的而生成测试单元版图的方法
CN105095594B (zh) * 2015-08-19 2018-06-26 杭州广立微电子有限公司 基于不同测试目的而生成测试单元版图的方法
CN105137329A (zh) * 2015-09-12 2015-12-09 上海华虹宏力半导体制造有限公司 一种检查电路中mos场效应管栅极悬空的方法及系统
CN105137329B (zh) * 2015-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 一种检查电路中mos场效应管栅极悬空的方法及系统
CN106201820A (zh) * 2016-06-29 2016-12-07 努比亚技术有限公司 应用待运行时长的预测装置及方法
CN106201820B (zh) * 2016-06-29 2018-11-20 努比亚技术有限公司 应用待运行时长的预测装置及方法
CN106124832B (zh) * 2016-08-08 2019-04-30 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106124832A (zh) * 2016-08-08 2016-11-16 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN109752636A (zh) * 2017-11-03 2019-05-14 三星电子株式会社 用于监测温度不稳定性的测试电路
CN109752636B (zh) * 2017-11-03 2022-06-21 三星电子株式会社 用于监测温度不稳定性的测试电路
CN108256219A (zh) * 2018-01-18 2018-07-06 上海华虹宏力半导体制造有限公司 一种mos晶体管的器件失配模型的修正方法及系统
CN110187249A (zh) * 2018-02-22 2019-08-30 河南省无线发射传输管理中心 一种大功率mos管检测系统及方法
CN112687663A (zh) * 2020-12-16 2021-04-20 深圳市紫光同创电子有限公司 晶圆监控结构及监控方法
CN112687663B (zh) * 2020-12-16 2023-03-14 深圳市紫光同创电子有限公司 晶圆监控结构及监控方法
WO2024031797A1 (zh) * 2022-08-11 2024-02-15 方思微(上海)半导体有限公司 可寻址测试阵列
CN115579046A (zh) * 2022-11-15 2023-01-06 全芯智造技术有限公司 半导体器件的特性参数的规格的预测方法及装置、终端

Also Published As

Publication number Publication date
CN102928763B (zh) 2014-12-24
US20150042372A1 (en) 2015-02-12
WO2014082438A1 (zh) 2014-06-05

Similar Documents

Publication Publication Date Title
CN102928763B (zh) 一种晶体管关键参数的可寻址测试电路及其测试方法
US9817058B2 (en) Addressable test circuit and test method for key parameters of transistors
US7594149B2 (en) In-situ monitor of process and device parameters in integrated circuits
US7583087B2 (en) In-situ monitor of process and device parameters in integrated circuits
US7868606B2 (en) Process variation on-chip sensor
US7408372B2 (en) Method and apparatus for measuring device mismatches
US6185706B1 (en) Performance monitoring circuitry for integrated circuits
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
KR20030089021A (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및그것의 제조 방법
US9448281B2 (en) In situ on the fly on-chip variation measurement
US7825678B2 (en) Test pad design for reducing the effect of contact resistances
KR101409372B1 (ko) 테스트 장치 및 반도체 집적 회로 장치
KR101400328B1 (ko) 테스트 장치 및 반도체 집적 회로 장치
Karmani et al. Design and test challenges in Nano-scale analog and mixed CMOS technology
US7932105B1 (en) Systems and methods for detecting and monitoring nickel-silicide process and induced failures
CN114076851A (zh) 用于检测tsv的寄生电容的测试电路
KR101426486B1 (ko) 테스트 장치 및 반도체 집적 회로 장치
US7692955B2 (en) Semiconductor integrated circuit
US8648617B2 (en) Semiconductor device and method of testing semiconductor device
US7660175B2 (en) Integrated circuit, method for acquiring data and measurement system
KR20220022297A (ko) 반도체 소자의 특성을 검출할 수 있는 반도체 장치 및 그의 동작 방법
Mizumura et al. Study of 90-nm MOSFET subthreshold hump characteristics using newly developed MOSFET array test structure
CN106249120A (zh) 用于模型数据测试的中心晶片的挑选方法
Lisenker et al. Fault model for VLSI circuits reliability assessment
US7705620B2 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room b412, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou, Zhejiang 310000

Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd.

Address before: Room b412, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou, Zhejiang 310000

Patentee before: Semitronix Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210426

Address after: 310000 building F1, 15 / F, building a, Paradise Software Park, No.3 xidoumen Road, Xihu District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd.

Patentee after: ZHEJIANG University

Address before: 310000 B412 room, Neusoft building, 99 Huaxing Road, Hangzhou, Zhejiang, Xihu District

Patentee before: Hangzhou Guangli Microelectronics Co.,Ltd.

TR01 Transfer of patent right