CN105137329A - 一种检查电路中mos场效应管栅极悬空的方法及系统 - Google Patents

一种检查电路中mos场效应管栅极悬空的方法及系统 Download PDF

Info

Publication number
CN105137329A
CN105137329A CN201510579418.7A CN201510579418A CN105137329A CN 105137329 A CN105137329 A CN 105137329A CN 201510579418 A CN201510579418 A CN 201510579418A CN 105137329 A CN105137329 A CN 105137329A
Authority
CN
China
Prior art keywords
circuit
signal
pad
oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510579418.7A
Other languages
English (en)
Other versions
CN105137329B (zh
Inventor
曹云
于明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510579418.7A priority Critical patent/CN105137329B/zh
Publication of CN105137329A publication Critical patent/CN105137329A/zh
Application granted granted Critical
Publication of CN105137329B publication Critical patent/CN105137329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种检查电路中MOS场效应管栅极悬空的方法及系统，只要在电路的PAD端施加相应的PAD信号，且将施加的PAD信号从该PAD端沿电路的各个支路传导至电路最末端，传导过程中将其他电子元件等效掉，即可判断该PAD信号经过的各个MOS管的栅极电压是否能够受该PAD信号的控制，从而可迅速检查出PAD信号经过的各个MOS管的栅极是否悬空，为电路设计消除隐患。整个检查过程无需对每一个MOS管的栅极连线支路进行追溯，相对简单，检查速度较快，具有较高的检查效率，特别适用于模拟集成电路设计。

Description

一种检查电路中MOS场效应管栅极悬空的方法及系统
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种检查电路中MOS场效应管栅极悬空的方法及系统。
背景技术
集成电路涉及对电子器件(例如晶体管、电阻器、电容器等)、器件间互连线模型的建立。所有的器件和互连线都需安置在一块半导体衬底材料之上，这些元件通过半导体器件制造工艺(例如光刻等)安置在单一的硅衬底上，从而形成电路。其中，PN结、MOS管(即金属-氧化物-半导体型场效应管，Metal-Oxide-SemiconductorField-Effect-Transistor)等组成了集成电路器件的基础结构，而MOS场效应管凭借其低成本、低静态功耗、高集成度、性能优越的优点，而广泛用于模拟集成电路设计中。
在设计的集成电路处于DC正常工作状态时，其PAD端的电信号有可能传输不到某个或某些MOS管栅极(G)的情况，此时这种MOS管的栅极是Floating(悬空，浮空)的。而由于集成电路的支路众多，支路间往往存在串扰信号，这些串扰信号容易将MOS管悬空的栅极的静态工作点置为不定态。一旦MOS管静态工作点不确定，MOS管的增益以及输出电阻都会变得不确定，进而影响其后续连接电路的实际工作状态，使得含有该悬空栅极的MOS管的集成电路在正常工作状态下，存在出错风险，最终影响该集成电路的性能。
为了避免这种风险，一般需要对设计的集成电路中Floating的MOS管栅极进行检查。传统的检查方法通常是对集成电路中的所有MOS管进行逐个检查，根据单个MOS管的栅极连线支路，逐个追溯，看是否所有的支路都是孤立的、不受控制的，即判断MOS管栅极Floating的依据：1)该MOS管栅极直接或通过电阻连接其他MOS/BJT的源/漏端或发射极/集电极；2)该MOS管栅极直接连接到集成电路的PAD端。同时不满足上述两个判定依据，则判断该MOS管栅极Floating。
然而，随着对电子产品功能、性能需求的不断提高，集成电路设计也越来越复杂，设计时所使用的MOS管数量呈几何级增长，且每个MOS管栅极连出的支路个数很难确定不定，上述检查方法需要对每条支路逐个溯源检查，计算量很大，检查速度很慢，效率比较低。
发明内容
本发明的目的在于提供一种检查电路中MOS场效应管栅极悬空的方法及系统，相对简单，且能够提高检查效率。
为解决上述问题，本发明提出一种检查电路中MOS场效应管栅极悬空的方法，包括：
在所述电路的PAD端接入相应的PAD信号；
将所述PAD信号从该PAD端开始，依次经电路的各个元器件传导至该电路的最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
判断电路中的MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
进一步的，所述电路的元器件还包括电阻、电感、电容、二极管、双极性晶体管和三极管中的至少一种。
进一步的，所述PAD信号传导至电阻或电感时，PAD信号将电阻或电感视作导线并直通而过；
所述PAD信号传导至双极性晶体管或者三极管时，PAD信号从发射极E直接传到集电极C；
所述PAD信号传导至电容时，PAD信号将电容视作断路并绕道而过；
所述PAD信号传导至二极管时，PAD信号将正向二极管视为导线并直通而过，将反向二极管视为断路并绕道而过。
进一步的，所述电路为多层结构的集成电路，所述方法还包括：在将所述PAD信号传导之前，合并所述集成电路的不同层次结构，产生只含有一层结构的等效电路，PAD信号在所述等效电路中传导。
进一步的，在合并所述集成电路的不同层次结构，产生所述等效电路时，所述集成电路中的电阻、电感和正向二极管在所述等效电路中变为导线，所述集成电路中的电容和反向二极管在所述等效电路中变为断路，所述集成电路中的双极性晶体管和三极管在所述等效电路中变为发射极与集电极直通的支路。
进一步的，所述PAD端包括供电端、信号输入/输出端、测试PAD端以及接地端，所述PAD信号包括电源信号、所有输入/输出信号、测试信号以及地信号；在所述电路的PAD端接入相应的PAD信号时，信号依次传输到电路中，且电源信号最先传输，所有输入/输出信号、测试信号依次输入，地信号最后传输入电路。
本发明还提供一种检查电路中MOS场效应管栅极悬空的系统，包括：
电路等效处理单元，连接所述电路，用于合并所述电路的不同层次结构，产生只含有一层结构的等效电路；
PAD信号传递单元，连接所述电路等效处理单元，用于在所述等效电路的PAD端接入相应的PAD信号后，将该PAD信号从所述PAD端开始，依次经等效电路中的各个电子元件传导至该电路的最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
悬空判断单元，连接所述PAD信号传递单元，用于在所述PAD信号传导过程中，判断出电路中的MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
进一步的，所述电路的元器件还包括电阻、电感、电容、二极管、双极性晶体管和三极管中的至少一种。
进一步的，所述电路等效处理单元将电阻、电感和正向二极管等效为导线，所述PAD信号传导至电阻或、电感或正向二极管时直通而过；
所述电路等效处理单元将电容和反向二极管等效于断路，所述PAD信号传导至电容时绕道而过；
所述电路等效处理单元将双极性晶体管和三极管等效于发射极与集电极直通的支路，所述PAD信号传导至双极性晶体管或者三极管时从发射极E直接传到集电极C。
进一步的，所述PAD端包括供电端、信号输入/输出端、测试PAD端以及接地端，所述PAD信号包括电源信号、所有输入/输出信号、测试信号以及地信号；在所述电路的PAD端接入相应的PAD信号时，信号依次传输到电路中，且电源信号最先传输，所有输入/输出信号、测试信号依次输入，地信号最后传输入电路。
与现有技术相比，本发明的检查电路中MOS场效应管栅极悬空的方法及系统，特别适用于模拟集成电路设计，只要在电路的PAD端施加相应的PAD信号，且将施加的PAD信号从该PAD端沿电路的各个支路传导至电路最末端，传导过程中将其他电子元件等效掉，即可判断该PAD信号经过的各个MOS管的栅极电压是否能够受该PAD信号的控制，从而可迅速检查出PAD信号经过的各个MOS管的栅极是否悬空，为电路设计消除隐患。整个检查过程无需对每一个MOS管的栅极连线支路进行追溯，相对简单，检查速度较快，具有较高的检查效率。
附图说明
图1是本发明具体实施例的检查电路中MOS场效应管栅极悬空的方法流程图；
图2是本发明具体实施例的模拟集成电路；
图3是本发明具体实施例的检查电路中MOS场效应管栅极悬空的系统框图。
具体实施方式
本发明的技术方案的核心在于：将施加在电路PAD端的信号从PAD端开始一直传到电路最末端(即电路的各支路末梢)，此时只需判断电路中的MOS管栅极是否能够接收到该信号，即判断电路中各个MOS管的栅极电压是否能够受电路PAD端所施加信号的控制，如果能，判定MOS管的栅极的状态正常，非悬空；如果不能，则判定MOS管的栅极为Floating。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图1，以模拟集成电路为例，本实施例提出一种检查模拟集成电路中MOS场效应管栅极悬空的方法，包括：
S1，合并该模拟集成电路的不同层次结构，产生只含有一层结构的等效电路；
S2，在所述等效电路的PAD端接入相应的PAD信号；
S3，将所述PAD信号从该等效电路的PAD端依次经各个电子元件传导至电路最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
S4，判断电路中的MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
所述模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起(即集成制造在硅片上)用来处理模拟信号的集成电路，例如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路一般以层次化的电路原理图的形式出现，其处理的模拟信号例如声、光、电、温度、压力等观测信号。在步骤S1中，需要对这种具有层次化结构的模拟集成电路的不同层次进行合并，产生只有一层的等效电路，等效电路可以是该模拟集成电路的完整的电路原理图，也可以是在不影响各个MOS管的信号传输的情况下，来将不含MOS管的支路等效忽略后的部分电路原理图。由于目前的模拟集成电路设计一般借助计算机工具实现，计算机对设计的模拟集成电路的存储会以电路网表的形成存储，该电路网表是包含器件及器件之间连接关系的数据，可以是电路图形式，也可以是网表文件形式，典型电路网表文件有SPICE电路网表文件，因此在步骤S1中对模拟集成电路的合并处理，可以直接处理模拟集成电路对应的电路网表，根据电路网表中的元器件编码、表示元器件之间的连接关系的节点信息等来合并不同电路层级。步骤S1可以提高步骤S2和步骤S3的执行速率，节约时间，提高效率。
当然，在本发明的其他实施例中，如果对检查速度要求不是很高的情况下，也可以省去步骤S1，即不对待检查的电路进行层次合并，直接进行后续步骤，这种情况下，由于电路的支路相对较多，检查速度会相对合并层次的情况变慢，但仍比现有技术中快非常多。
在步骤S2中，模拟集成电路的PAD端通常包括供电端、信号输入/输出端(即信号输入端和信号输出端，信号输入端用于接收模拟信号等输入信号，信号输出端用于输出模拟集成电路处理后的结果)、测试PAD端以及接地端，相应施加的所述PAD信号包括电源信号、所有输入/输出信号(即输入信号和输出信号)、测试信号以及地信号；在所述电路的PAD端接入相应的PAD信号时，信号依次传输到等效电路(或者模拟集成电路的电路网表)中，顺序如下：电源信号最先传输以给所述模拟集成电路上电；所有输入/输出信号、测试信号依次输入；地信号最后传输入等效电路(或电路网表)。
在步骤S3中，接入的各种PAD信号需要在合并产生的等效电路中传导一遍，即PAD信号从其PAD端传导至连接该PAD端的各个电路支路的末梢，传导过程可以依据电路网表中的器件连接关系来完成。
由于模拟集成电路中还存在大量的其他电子器元件，例如电阻、电感、电容、二极管、双极性晶体管和三极管等等，所以需要对PAD信号在这些电子元器件处的传导进行处理，以方便MOS管栅极状态的检查。该处理可以在步骤S1中完成，也可以直接在步骤S3中完成。该处理在步骤S3中直接完成时具体如下：
PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
PAD信号传导至电阻或电感时，PAD信号将电阻或电感视作导线并直通而过；
PAD信号传导至双极性晶体管或者三极管时，PAD信号从发射极E直接传到集电极C；
PAD信号传导至电容时，PAD信号将电容视作断路并绕道而过；
PAD信号传导至二极管时，PAD信号将正向二极管视为导线并直通而过，将反向二极管视为断路并绕道而过。
所述处理在步骤S1中完成时，具体如下：
产生所述等效电路的过程中，电阻、电感和正向二极管等效为导线，电容和反向二极管等效于断路，双极性晶体管和三极管等效于发射极与集电极直通的支路。
总之，所述传导处理使得PAD信号能够从PAD端直接沿电路路径传导下去，直至PAD端连线支路的最末端，传导过程中遇到以下情况即作对应处理：
MOS管：看作开启状态，S端直接传到D端；
电阻R或电感L或正向二极管：均看作导线，左右互通；
双极型晶体管BJT：E极传到C极；
电容C或反向二极管：均看作断路。
经过所述传导处理后，PAD信号到达MOS管处时，可以判断该PAD信号是否能传输到MOS管的栅极，如果不能，该MOS管栅极为悬空。即在步骤S4中只需判断所述模拟集成电路中的MOS管栅极是否接了所述PAD信号，如果MOS管栅极接了PAD信号，MOS管栅极电压受会受PAD信号控制，则判定该MOS管栅极是不悬空的，实际工作中的状态稳定可控；如果MOS管栅极没有接PAD信号，MOS管栅极电压受不受PAD信号控制，判定该MOS管栅极为悬空的(Floating)。
此外，在步骤S4中，可以根据各个MOS管之间的连接关系，对模拟集成电路中共的所有MOS管进行筛选，即筛选出相对独立的、最靠近PAD端的关键MOS管(如图2中左侧虚线框中所示的两个MOS管)，这种关键MOS管上分支引出了后续电路(即关键MOS管栅极的连线支路)中的一些MOS管(如图2中右侧虚线框中所示的5个MOS管)。这种关键MOS管会直接影响引出的后续电路中的这些MOS管的栅极工作状态(即使其也变为悬空状态/不定态)。显然，将筛选出的关键MOS管的栅极状态控制好了，就可以间接地控制好关键MOS管上引出的之后的MOS管的栅极状态。因此在步骤S4中，可以仅检查(highlight)真正引起悬空的(Floating)的关键MOS管的栅极，对于从该关键MOS管上分支引出的后续电路中的MOS管不再检查，从而能够迅速、准确地找出电路中真正Floating的MOS管栅极，为电路设计消除隐患，节约检查时间，加快检查速度，提高检查效率。同时，各种PAD信号均在电路中传导一遍，能够使电路中的关键MOS管不会被遗漏检查，检查覆盖率以及准确性较高。
综上所述，本发明的检查电路中MOS场效应管栅极悬空的方法，只要在电路的PAD端施加相应的PAD信号，且将施加的PAD信号从该PAD端沿电路的各个支路传导至电路最末端，传导过程中将其他电子元件等效掉，即可判断该PAD信号经过的各个MOS管的栅极电压是否能够受该PAD信号的控制，从而可检查出PAD信号经过的各个MOS管的栅极是否悬空，整个检查过程无需对每一个MOS管的栅极连线支路进行追溯，相对简单，检查速度较快，具有较高的检查效率。
请参考图3，本发明还提供一种检查电路中MOS场效应管栅极悬空的系统，包括：
电路等效处理单元30，连接所述电路，用于合并所述电路的不同层次结构，产生只含有一层结构的等效电路；
PAD信号传递单元31，连接所述电路等效处理单元30，用于在等效电路的PAD端被施加上相应的PAD信号后，将施加的所述PAD信号从该PAD端依次经等效电路中的各个电子元件及连接导线传导至各个连接PAD端的电路支路的最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
悬空判断单元32，连接所述PAD信号传递单元31，用于在所述PAD信号传导过程中，判断出电路中的各个MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
本实施例的待检查电路为模拟集成电路，模拟集成电路中的元器件还包括电阻、电感、电容、二极管、双极性晶体管和三极管中的至少一种，所述电路等效处理单元30将电阻、电感和正向二极管等效为导线，从而使得所述PAD信号传导至电阻或电感或正向二极管时直通而过；将电容和反向二极管等效于断路，从而使得所述PAD信号传导至电容时绕道而过；将双极性晶体管和三极管等效于发射极与集电极直通的支路，从而使得所述PAD信号传导至双极性晶体管或者三极管时从发射极E直接传到集电极C。
此外，电路等效处理单元30可以直接依据待检查的模拟集成电路的电路网表进行电路的不同层级结构(一般对应多页原理图，每页原理图是一层电路结构)合并，最终产生只含有一层结构的完整电路(相当于一页完整电路原理图)，以使得PAD信号传递单元31能够将施加的PAD信号从PAD端传导至连接该PAD段的各个电路支路的最末梢。悬空判断单元32具有关键MOS管的筛选功能，可以从电路中筛选出的关键MOS管是相对独立的，一般最靠近PAD端，其上分支引出了后续电路(即关键MOS管栅极的连线支路)中的一些MOS管，如图2中所示。这种关键MOS管会直接影响引出的后续电路中的这些MOS管的栅极工作状态(即使其工作状态也变为不定态)；悬空判断单元32可以仅对这些关键MOS管进行栅极悬空检查，从而能够迅速、准确地找出电路中真正Floating的MOS管栅极，为电路设计消除隐患，提高检查效率。
需要说明的是，本发明提供的检查电路中MOS场效应管栅极悬空的系统，直接嵌入模拟集成电路测试系统，在模拟集成电路测试系统中实现任意设计的模拟集成电路的MOS管栅极悬空自动化检查过程。
综上所述，本发明的检查电路中MOS场效应管栅极悬空系统，可以通过PAD信号传递单元将施加的PAD信号从电路PAD端传导至各支路最末端，再通过悬空判断单元判断PAD信号经过的各个MOS管的栅极电压是否能够受PAD端所加信号的控制，即可检查出PAD信号经过的各个MOS管的栅极是否悬空。从而无需对每一个MOS管的栅极连线支路进行追溯，相对简单，检查速度较快，具有较高的检查效率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种检查电路中MOS场效应管栅极悬空的方法，其特征在于，包括：
在所述电路的PAD端接入相应的PAD信号；
将所述PAD信号从该PAD端开始，依次经电路的各个元器件传导至该电路的最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
判断电路中的MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
2.如权利要求1所述的方法，其特征在于，所述电路的元器件还包括电阻、电感、电容、二极管、双极性晶体管和三极管中的至少一种。
3.如权利要求2所述的方法，其特征在于，所述PAD信号传导至电阻或电感时，PAD信号将电阻或电感视作导线并直通而过；
所述PAD信号传导至双极性晶体管或者三极管时，PAD信号从发射极E直接传到集电极C；
所述PAD信号传导至电容时，PAD信号将电容视作断路并绕道而过；
所述PAD信号传导至二极管时，PAD信号将正向二极管视为导线并直通而过，将反向二极管视为断路并绕道而过。
4.如权利要求3所述的方法，其特征在于，所述电路为多层结构的集成电路，所述方法还包括：在将所述PAD信号传导之前，合并所述集成电路的不同层次结构，产生只含有一层结构的等效电路，PAD信号在所述等效电路中传导。
5.如权利要求4所述的方法，其特征在于，在合并所述集成电路的不同层次结构，产生所述等效电路时，所述集成电路中的电阻、电感和正向二极管在所述等效电路中变为导线，所述集成电路中的电容和反向二极管在所述等效电路中变为断路，所述集成电路中的双极性晶体管和三极管在所述等效电路中变为发射极与集电极直通的支路。
6.如权利要求1所述的方法，其特征在于，所述PAD端包括供电端、信号输入/输出端、测试PAD端以及接地端，所述PAD信号包括电源信号、所有输入/输出信号、测试信号以及地信号；在所述电路的PAD端接入相应的PAD信号时，信号依次传输到电路中，且电源信号最先传输，所有输入/输出信号、测试信号依次输入，地信号最后传输入电路。
7.一种检查电路中MOS场效应管栅极悬空的系统，其特征在于，包括：
电路等效处理单元，连接所述电路，用于合并所述电路的不同层次结构，产生只含有一层结构的等效电路；
PAD信号传递单元，连接所述电路等效处理单元，用于在所述等效电路的PAD端接入相应的PAD信号后，将该PAD信号从所述PAD端开始，依次经等效电路中的各个电子元件传导至该电路的最末端，其中，PAD信号传导至MOS场效应管时，PAD信号将MOS场效应管视作开启状态，并从MOS场效应管的源极S端直接传到漏极D端；
悬空判断单元，连接所述PAD信号传递单元，用于在所述PAD信号传导过程中，判断出电路中的MOS场效应管的栅极电压是否受所述PAD信号的控制，若是，则判定该MOS场效应管的栅极G不悬空；若否，则判定该MOS场效应管的栅极G悬空。
8.如权利要求7所述的系统，其特征在于，所述电路的元器件还包括电阻、电感、电容、二极管、双极性晶体管和三极管中的至少一种。
9.如权利要求8所述的系统，其特征在于，所述电路等效处理单元将电阻、电感和正向二极管等效为导线，所述PAD信号传导至电阻或、电感或正向二极管时直通而过；
所述电路等效处理单元将电容和反向二极管等效于断路，所述PAD信号传导至电容时绕道而过；
所述电路等效处理单元将双极性晶体管和三极管等效于发射极与集电极直通的支路，所述PAD信号传导至双极性晶体管或者三极管时从发射极E直接传到集电极C。
10.如权利要求7所述的系统，其特征在于，所述PAD端包括供电端、信号输入/输出端、测试PAD端以及接地端，所述PAD信号包括电源信号、所有输入/输出信号、测试信号以及地信号；在所述电路的PAD端接入相应的PAD信号时，信号依次传输到电路中，且电源信号最先传输，所有输入/输出信号、测试信号依次输入，地信号最后传输入电路。
CN201510579418.7A 2015-09-12 2015-09-12 一种检查电路中mos场效应管栅极悬空的方法及系统 Active CN105137329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510579418.7A CN105137329B (zh) 2015-09-12 2015-09-12 一种检查电路中mos场效应管栅极悬空的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510579418.7A CN105137329B (zh) 2015-09-12 2015-09-12 一种检查电路中mos场效应管栅极悬空的方法及系统

Publications (2)

Publication Number Publication Date
CN105137329A true CN105137329A (zh) 2015-12-09
CN105137329B CN105137329B (zh) 2018-07-20

Family

ID=54722744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510579418.7A Active CN105137329B (zh) 2015-09-12 2015-09-12 一种检查电路中mos场效应管栅极悬空的方法及系统

Country Status (1)

Country Link
CN (1) CN105137329B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105606948A (zh) * 2016-02-01 2016-05-25 北京集创北方科技股份有限公司 一种电路检测方法及系统
CN107515958A (zh) * 2016-06-16 2017-12-26 迈普通信技术股份有限公司 电路布线检查方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082376A1 (en) * 2004-10-15 2006-04-20 Allen Gordon H Integrated fault detector circuit
JP2009211356A (ja) * 2008-03-04 2009-09-17 Oki Semiconductor Co Ltd シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102693959A (zh) * 2011-03-25 2012-09-26 上海华虹Nec电子有限公司 Mos晶体管栅极电阻测试结构
CN102788946A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
CN102928763A (zh) * 2012-11-28 2013-02-13 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
CN102998607A (zh) * 2012-11-29 2013-03-27 上海集成电路研发中心有限公司 一种测量和表征mos晶体管器件失配特性的方法及系统
CN103941171A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082376A1 (en) * 2004-10-15 2006-04-20 Allen Gordon H Integrated fault detector circuit
JP2009211356A (ja) * 2008-03-04 2009-09-17 Oki Semiconductor Co Ltd シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法
CN102693959A (zh) * 2011-03-25 2012-09-26 上海华虹Nec电子有限公司 Mos晶体管栅极电阻测试结构
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102788946A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
CN102928763A (zh) * 2012-11-28 2013-02-13 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
CN102998607A (zh) * 2012-11-29 2013-03-27 上海集成电路研发中心有限公司 一种测量和表征mos晶体管器件失配特性的方法及系统
CN103941171A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105606948A (zh) * 2016-02-01 2016-05-25 北京集创北方科技股份有限公司 一种电路检测方法及系统
CN107515958A (zh) * 2016-06-16 2017-12-26 迈普通信技术股份有限公司 电路布线检查方法及装置

Also Published As

Publication number Publication date
CN105137329B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN103325327B (zh) 一种显示面板、显示面板的检测线路
KR100363087B1 (ko) 비표준 셀을 포함하는 집적회로의 설계 및 레이아웃 방법및 이를 기록한 기록매체
CN101533425B (zh) 电路板的电源噪声分析装置、方法以及程序
CN102855337A (zh) 自动化布线检查系统及方法
US8495555B2 (en) Computer aided design system and method
CN106981310A (zh) 半导体存储器装置及其操作方法
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
CN105092994A (zh) Esd检测方法、装置以及esd调试方法、装置
CN105354138A (zh) 一种确定手机页面上特定控件属性的方法
CN105137329A (zh) 一种检查电路中mos场效应管栅极悬空的方法及系统
CN104021002B (zh) 一种pdm系统标准件存储方法
CN106569121A (zh) 一种电量管理ic电压电流精度校准的方法
CN109214023A (zh) 一种工艺设计工具包的测试方法及装置
CN102999096A (zh) 计算机及其主板、测试卡
CN102375775A (zh) 一种系统不可恢复错误指示信号检测电路
CN109633415A (zh) 一种异常芯片的识别方法及设备
CN104102758A (zh) 信号线长度检查系统及方法
CN109543316B (zh) 提取版图不同模块连接关系的方法
CN104182555A (zh) 电路板布线的检测装置及方法
US7290235B2 (en) Method and system for embedding wire model objects in a circuit schematic design
US8473892B1 (en) Computer aided design system and method
CN107315863B (zh) 布局优化方法及装置、终端及存储介质
CN107578218A (zh) 基于psd‑bpa的额定电流数据批量修改方法及系统
US9176184B2 (en) Semiconductor device burn-in stress method and system
CN105700996A (zh) 一种日志的输出方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant