CN102998607A - 一种测量和表征mos晶体管器件失配特性的方法及系统 - Google Patents

Abstract

本发明公开了一种测量和表征MOS器件失配特性的系统及方法，用于测量和表征MOS器件阵列中各尺寸MOS器件的失配特性。所述系统包括MOS器件阵列模块，地址模块、测试模块、计算转换模块、控制模块等，可计算得到MOS器件阵列中相同尺寸的MOS器件的电学参数的标准偏差，用以表征所述MOS器件阵列中该尺寸MOS器件的失配特性。本发明充分利用MOS器件阵列结构真正实现了在有限的局部区域内表征相同尺寸的器件之间的失配特性，而且利用地址译码电路极大地减少了测试所需的引脚数目，节省了测试芯片的面积，更无需进行大量计算，极大提升了工作效率。

Description

一种测量和表征MOS晶体管器件失配特性的方法及系统

技术领域

本发明涉及集成电路领域，特别涉及一种MOS晶体管器件失配特性的测量和表征系统。

背景技术

MOS器件的失配(mismatch)通常是指一组设计尺寸完全相同的MOS器件放置在非常接近的区域，其电学特性往往会表现出一定的差异性，它通常与掺杂工艺的随机涨落(RandomDoping Fluctuation)以及器件尺寸的边缘效应(Line Edge Roughness)等因素密切相关。

失配对于集成电路设计和制造的影响是显而易见的，尤其是随着工艺节点的不断缩小，失配的影响更是越来越突出，其典型实例是对于一个标准的6管SRAM，如果两侧对称的MOS晶体管产生较大的失配，则有可能导致SRAM的存储状态发生反转，从而导致存储模块的失效。因此，对于集成电路设计者而言，如果能准确地考虑到失配所带来的设计容差，则有可能使所设计的产品获得更高的工艺成品率，于是如何准确地表征和提取MOS晶体管器件的失配模型参数便成为影响电路设计的关键因素之一。

失配特性的表征和模型提取通常需要基于大量的数据进行统计分析，比较理想的做法是将尺寸完全相同的很多器件两两相邻放置在有限区域内，并对两两相邻的器件性能之间的差异进行统计分析，由于每个MOS晶体管器件通常需要源极(S)、漏极(D)、栅极(G)和衬底(B)四端引出性能表征，而用于端口引出的测试引脚的面积通常比器件本身的面积要大得多，因此这种做法实际受限于面积而不可能在一个较小区域内同时排放大量测试引脚。目前常用的失配特性表征以及模型提取的结构为在一个测试芯片内同时放置两个尺寸完全相同的MOSFET，这两个MOSFET通常共用栅极、源极和衬底以节省测试引脚面积，于是在同一个裸片(Die)内这两个MOSFET的电学参数的差异表征为ΔVth和ΔIds，其中，Vth和Ids分别表示MOSFET的阈值电压和开态电流，这里通常需要测试一片晶圆(Wafer)上的多个裸片甚至测量多片晶圆以获得大量数据，于是该尺寸MOSFET的失配特性可以表征为σ(ΔVth)和σ(ΔIds)。

不难发现，这种表征失配特性的方法其实引入了裸片与裸片甚至晶圆与晶圆之间的差异(通常称之为Global Variation)。例如，晶圆边缘相比于其它区域通常会产生较大的电学特性差异，此时若仍考虑利用所有的裸片来计算σ(ΔVth)或σ(ΔIds)，实际上是将裸片与裸片的差异叠加进了失配特性的表征中，这将不可避免地影响失配特性模型提取的准确性。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种测量和表征MOS器件失配特性的系统和方法，能够准确获得MOS器件失配特性。

为达成上述目的，本发明提供一种测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述系统包括：

MOS器件阵列模块，包括多个信号选通器及由多个MOS器件组成的MOS器件阵列，每一个所述信号选通器耦接一个所述MOS器件；地址模块，耦接所述信号选通器，所述地址模块包括行地址译码选择电路及列地址译码选择电路，其根据地址位产生选择信号以通过所述信号选通器选定所述MOS器件阵列中的MOS器件；测试模块，耦接所述MOS器件，测试所述MOS器件的电学参数；计算转换模块，耦接所述测试模块，计算得到所述MOS器件阵列中相同尺寸的所述MOS器件的电学参数的标准偏差，并转换为该尺寸MOS器件的失配参数，以表征所述MOS器件阵列中该尺寸MOS器件的失配特性；以及控制模块，耦接所述地址模块，测试模块及计算转换模块，产生所述地址位，并控制所述测试模块及所述计算转换模块完成自动或半自动测量和表征的过程控制。

可选的，所述行地址译码选择电路根据行地址位产生行选择信号以选定所述MOS器件阵列的行，所述列地址译码选择电路根据列地址位产生列选择信号以选定所述MOS器件阵列的列。

可选的，所述信号选通器包括串接的行导通管及列导通管，所述行导通管的栅极耦接所述行地址译码选择电路，所述列导通管的栅极耦接所述列地址译码选择电路，所述行导通管及所述列导通管依据所述行选择信号及所述列选择信号导通或截止。

可选的，所述信号选通器包括串接的行导通管及列导通管，所述行导通管的栅极耦接所述行地址译码选择电路，所述列导通管的栅极耦接所述列地址译码选择电路，所述行导通管及所述列导通管依据所述行选择信号及所述列选择信号导通或截止。

可选的，所述信号选通器还包括关断晶体管，且所述关断晶体管的类型与所述MOS器件的类型相同；所述关断晶体管的漏极耦接所述MOS器件的栅极；当所述关断晶体管为NMOS关断晶体管时，其源极接地；当所述关断晶体管为PMOS关断晶体管时，其源极接电源电压；所述关断晶体管的栅极由所述行选择信号或所述列选择信号控制，且所述行导通管或所述列导通管截止时，所述关断晶体管导通；所述行导通管或所述列导通管导通时，所述关断晶体管关断。

可选的，所述行导通管和所述列导通管均为NMOS管，所述信号选通器还包括反相器，所述反相器的输入端耦接所述NMOS管，其输出端耦接所述关断晶体管的栅极。

可选的，所述行导通管和所述列导通管其中之一为NMOS管，另一个为PMOS管，所述关断晶体管的栅极与所述PMOS管的栅极相连，且由所述行选择信号或所述列选择信号控制，所述行选择信号或所述列选择信号由所述地址模块产生，且所述地址模块包括反相器。

可选的，所述测试模块包括栅极测量点，耦接所述MOS器件阵列中各MOS器件的栅极；源极测量点，耦接所述MOS器件阵列中各MOS器件的源极；漏极测量点，耦接所述MOS器件阵列中各MOS器件的漏极；基极测量点，耦接所述MOS器件阵列中各MOS器件的衬底；以及测量器，耦接所述栅极测量点，源极测量点，漏极测量点以及基极测量点，测量所述MOS器件的电学参数。

可选的，所述栅极测量点耦接所述地址模块。

可选的，所述电学参数包括阈值电压与开态电流。

可选的，所述计算转换模块计算得到多个相同尺寸的所述MOS阵列的多个失配参数的中位数并用于表征所述MOS器件的失配参数。

可选的，所述MOS器件阵列包括多个不同尺寸的MOS器件子阵列。

本发明进一步提供了一种测量和表征MOS器件失配特性的方法，用于测量和表征MOS器件阵列中各尺寸MOS器件的失配特性，所述方法包括以下步骤：

步骤1：通过地址位选择所述MOS器件阵列中的MOS器件；

步骤2：测试所述MOS器件的电学参数；

步骤3：循环进行步骤1和步骤2，测试所述MOS器件阵列中所有的MOS器件的电学参数；

步骤4：计算得到所述MOS器件阵列中相同尺寸的所述MOS器件的电学参数的标准偏差，并转换为该尺寸MOS器件的失配参数，以表征所述MOS器件阵列中该尺寸MOS器件的失配特性。

可选的，所述通过地址位选择所述MOS器件阵列中的MOS器件的步骤包括：根据行地址位产生行选择信号；根据列地址位产生列选择信号；根据所述行选择信号及所述列选择信号选定并导通所述MOS器件阵列中的MOS器件。

可选的，所述测试所述MOS器件的电学参数的步骤包括：将所述MOS器件阵列中各MOS器件的源极并联耦接至源极测量点；将所述MOS器件阵列中各MOS器件的漏极并联耦接至漏极测量点；将所述MOS器件阵列中各MOS器件的衬底并联耦接至基极测量点；将所述地址模块耦接至栅极测量点，其中所述地址模块根据所述地址位选定所述MOS器件阵列中的MOS器件；以及通过所述源极测量点，漏极测量点，基极测量点及栅极测量点测试所述MOS器件的电学参数。

可选的，所述电学参数包括阈值电压与开态电流。

可选的，所述测量和表征MOS器件失配特性的方法还包括计算得到多个相同尺寸的所述MOS阵列的多个失配参数的中位数并用于表征所述MOS器件的失配参数。

可选的，所述MOS器件阵列包括多个不同尺寸的MOS器件子阵列。

本发明的有益效果在于利用MOS器件阵列结构真正实现了在有限的局部区域内表征相同尺寸的器件之间的失配特性，而且利用地址译码电路极大地减少了测试所需的引脚数目，节省了测试芯片的面积。此外，本发明通过转换模块不仅可以准确表征MOS器件阵列中MOS器件的失配特性，在保证准确性的同时也无需进行大量计算，明显提高了工作效率。

附图说明

图1所示为本发明一实施例测量和表征MOS器件阵列中MOS器件失配特性的系统的方块示意图。

图2所示为本发明一实施例测量和表征MOS器件阵列中MOS器件失配特性的系统的部分结构示意图。

图3(a)及3(b)所示为本发明一实施例信号选通器的电路示意图。

图4所示为MOS器件阵列中相同尺寸的MOS器件样本量-失配特性表征误差关系图。

图5所示为采用传统算法以及本发明的计算转换模块所得到的阈值电压失配参数比较图。

图6所示为运用本发明测量和表征MOS器件阵列中MOS器件失配特性的系统得到的失配参数-器件尺寸关系图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明提供一种测量和表征MOS器件失配特性的系统及方法，用于测量和表征MOS器件阵列的失配特性，以下将以4x4的MOS器件阵列为例对本发明加以详细说明。本发明所称的“耦接”并不限定于直接耦接，还可包括间接耦接。

首先请参考图1和图2，其所示为本发明测量和表征MOS器件失配特性的系统的方块示意图及部分结构示意图。该系统包括MOS器件阵列模块10，地址模块20，测试模块30，计算转换模块40以及控制模块50。MOS器件阵列模块10包括多个信号选通器12及多个MOS器件11，每一个信号选通器12耦接一个MOS器件11；地址模块20根据地址位产生选择信号以导通信号选通器12，从而选定MOS器件阵列模块10中待测的MOS器件11。测试模块30则耦接MOS器件11，测量其电学参数。计算转换模块40耦接测试模块30，计算得到MOS器件阵列模块10中相同尺寸的MOS器件11的电学参数的标准偏差并转换为MOS器件阵列中该尺寸MOS器件11的失配参数。在本发明的优选实施例中，当系统对多个裸片或多片晶圆中的相同尺寸的MOS器件阵列进行测量和转换以得到多个失配参数后，计算转换模块40还计算出这些失配参数的中位数并表征为该尺寸MOS器件11的失配参数。控制模块50耦接地址模块20，测试模块30及计算转换模块40，控制模块40能够产生地址位使地址模块20根据该地址位产生选择信号来选定MOS器件，同时控制模块40控制测试模块30对选定的MOS器件进行电学参数测试，当对MOS器件阵列中同一尺寸的所有的MOS器件进行电学参数测试后，控制模块40还控制计算转换模块进行计算并转换为该尺寸MOS器件的失配参数，从而完成自动或半自动失配特性测量和表征的过程控制。

请继续参考图1与图2，地址模块20进一步包括行地址译码选择电路21以及列地址译码选择电路22，行地址译码选择电路21根据行地址位来产生行选择信号，从而选定MOS器件阵列的行；列地址译码选择电路22则根据列地址位来产生列选择信号，从而选定MOS器件阵列的列。其中，行地址位与列地址位分别由控制模块50根据MOS器件阵列的行数和列数产生。在图2中，对于4x4的MOS器件阵列，行地址位与列地址位均为2，地址模块20输出行选择信号和列选择信号选定待测的MOS器件11。测试模块30包括栅极测量点31，源极测量点32，漏极测量点33，基极测量点34分别耦接MOS器件11的栅极，源极，漏极和衬底。测试模块30还包括测量引脚(图未示)，耦接上述测量点用以测试MOS器件11的电学特性参数。如图2所示，为进一步节省测量引脚的面积，在本发明的优选实施例中，栅极测量点31是与地址模块20相连，通过地址模块20和信号选通器12耦接于MOS器件11的栅极。如此一来，当地址模块20选定待测MOS器件11且信号选通器12导通待测MOS器件11时，测量信号即可通过测量引脚和栅极测量点31进入待测MOS器件的栅极进行电学参数测量。此外，为了尽量减小地址模块20和信号选通器12对MOS器件阵列的影响，地址模块20和信号选通器12选用尺寸相对较大的器件，例如当MOS器件阵列为45nm工艺节点的器件时，地址模块20和信号选通器12可选用65nm或者90nm工艺节点的器件尺寸。

接着请参考图3(a)和3(b)，其所示为信号选通器12的结构示意图。信号选通器12耦接地址模块20与MOS器件11，每一MOS器件11都对应有一个信号选通器12。如图3(a)所示，在本发明的一实施例中，信号选通器12包括串接的行导通管121a和列导通管122a，行导通管121a的栅极耦接行地址译码选择电路21，列导通管122a的栅极耦接列地址译码选择电路22。当行地址选择信号RS与列地址选择信号CS均为高电平时，信号选通器12导通，来自测量引脚（图未示）的栅极测试信号G可以通过栅极测量点131、地址模块20及信号选通器12进入MOS器件11进行测试。信号选通器12还包括关断晶体管123a以及反相器124a，关断晶体管123a的类型与待测MOS器件的类型相同，图3所示待测MOS器件为NMOS管，则关断晶体管也为NMOS管，其漏极耦接MOS器件11的栅极，其源极接地，栅极耦接反相器124a的输出端。反相器124a的输入端耦接列导通管122a。列导通管122a为NMOS管。当MOS器件11未被选中，例如列地址选择信号CS为低电平时，反相器124a输出为高电平，关断晶体管123a导通，MOS器件11的栅极接地，如此一来即可保证所有未选中的MOS器件11始终处于关断状态。在本发明的另一实施例中，请参考图3(b)，可将反相器（图未示）设计于地址模块20中，在此情况下关断晶体管123b的栅极与列导通管122b的栅极相连，列导通管122b为PMOS管。当行地址选择信号RS与列地址选择信号CS均为高电平时，列地址选择信号CS经反相器（图未示）输出为低电平，行导通管121b与列导通管122b均导通，来自测量引脚的栅极测试信号G可以通过栅极测量点131、地址译码选择器11及信号选通器12进入MOS器件10进行测试。同时，由于关断晶体管123b的栅极与列导通管122b的栅极相连，关断晶体管123b截止。当MOS器件11未被选中，例如列地址选择信号CS为低电平时，则经反相器(图未示)输出后为高电平，关断晶体管123b导通，MOS器件11的栅极接地，从而可以也保证所有未选中的MOS器件始终处于关断状态。由于反相器是设置于地址模块20，因此能够节省信号选通器12的面积。需要注意的是，若待测MOS器件为PMOS器件，则关断晶体管应为PMOS管，其源极接电源电压，其他端口的连接与上述NMOS关断晶体管的接法相同，在此不再赘述。同样的，PMOS关断晶体管的栅极也可通过反相器耦接至行导通管的栅极，此时行导通管的栅极与反相器的输入端相连；或者导通管为PMOS管，PMOS关断晶体管的栅极可直接耦接行导通管，其工作原理与上述实施例类似，在此不再赘述。

本发明中，计算转换模块40耦接测试模块30，计算得到测试模块30所测得的电学参数的标准偏差并将其转换为MOS器件11的失配参数。其中电学参数包括阈值电压(Vth)和开态电流（Ids）等，以下将以阈值电压(Vth)为例对计算转换模块40的工作方式加以详细说明。

首先，根据传统的失配参数算法，可利用如下公式计算相同尺寸的MOS器件的失配参数：

σ(ΔVth)=σ(Vth_i-Vth_j)

其中Vth_i和Vth_j分别表示该尺寸的MOS器件阵列中第i个和第j个MOS器件。然而对于一个具有n个该尺寸MOS器件的阵列而言，共需计算ΔVth的次数为

$C_n^2=\frac{n!}{2\×(n-2)!}=\frac{n\·(n-1)}{2},$

其中，n！=n*(n-1)*(n-2)*...*1。很显然，传统的失配参数算法的计算量十分庞大。

依据本发明的技术方案，由于Vth_i和Vth_j是来自于相同尺寸的同一个MOS器件阵列的随机抽样，当MOS器件阵列中的MOS器件较多，也即是样本数量较大时，在统计学上可将阈值电压Vth认为是一种连续型变量，其统计值分布趋向于正态分布。因此，本发明的计算转换模块40根据Vth_i和Vth_j满足同一个正态分布，可将电学参数的统计值转换为该尺寸的MOS器件的失配参数。进一步的，计算转换模块可以利用如下的优化公式加以转换：

σ²(ΔVth)=σ²(Vth_i-Vth_j)=σ²(Vth_i)+σ²(Vth_j)=2σ²(Vth)

即： $\mathrm{\σ}\left(\mathrm{\ΔVth}\right)=\sqrt{2}\mathrm{\σ}\left(\mathrm{Vth}\right)$

其中Vth为经测试模块30测量得到的相同尺寸MOS器件的阈值电压。

此外，在对某一尺寸的MOS器件阵列进行失配特性测量和表征时，该MOS器件阵列中所需的MOS器件最小样本量由下式近似确定：

n≈(Z_α/2)²·σ²/E²

其中，n为所需样本量，σ为标准偏差，E为抽样误差，Z_α/2为置信度系数，其中当置信度为95%时，Z_α/2=1.96，当置信度为90%时，Z_α/2=1.645。图3所示为置信度95%，标准偏差σ=10%时，MOS器件样本量与抽样表征误差的关系。由图3可知，样本量越大，器件特性的分布越趋向于正态分布，抽样表征误差越小，因此，较佳的，MOS器件阵列中相同尺寸的MOS器件样本量为大于30个。

图5所示为对于具有32个MOS器件的MOS器件阵列，利用传统算法和经本发明的转换模块14转换得到的阈值电压Vth的失配参数的比较结果

可以看出两种结果基本一致。因此，相较于传统算法，本发明的技术方案无需进行大量的计算，有效提升了工作效率。

值得注意的是，本发明的MOS器件阵列并不一定要求所有MOS器件的尺寸都相同。例如在一个8x8的MOS器件阵列中，可以包括2组4x8的不同尺寸的MOS器件子阵列，其中尺寸相同的MOS器件尽可能两两相邻地放置。计算转换模块40可分别对于不同尺寸的MOS器件子阵列的电学参数加以转换，以获得不同尺寸MOS器件的失配参数。

此外，对于某一尺寸的多个MOS器件阵列而言，通过本发明的计算转换模块40可以得到多个失配参数，例如不同裸片或多片晶圆中的多个失配参数。此时，计算转换模块40可以进一步对这些失配参数的统计值加以转换。具体来说，计算转换模块40计算出这些失配参数的中位数，并用于表征该尺寸MOS器件的失配参数。

对于计算转换模块40所转换出的不同尺寸的MOS器件的失配参数的中位数，可建立失配参数-器件尺寸关系，从而能够高效准确地对MOS器件失配特性进行表征和模型提取。图6所示为阈值电压失配参数与器件尺寸的Pelgrom曲线

其中，meadata表示由测量数据所得到的每种MOS器件尺寸的失配参数的中位数，sim data表示根据本发明的系统和方法所提取出的MOS器件失配参数与器件尺寸的模型仿真。由图6可知，利用本发明的系统及方法进行MOS器件失配特性的模型提取具有较高的准确性。

本发明所提出的测量和表征MOS器件失配特性的系统和方法，充分利用MOS器件阵列结构真正实现了在有限的局部区域内表征相同尺寸的器件之间的失配特性，而且利用地址译码电路极大地减少了测试所需的引脚数目，节省了测试芯片的面积。此外，本发明所提出的测量和表征MOS器件失配特性的系统和方法，不仅能够准确得到MOS器件的失配特性，还可以对不同尺寸的MOS器件建立MOS器件失配参数与器件尺寸的关系，从而建立不同尺寸MOS器件失配特性的模型参数，更无需进行大量计算，极大提升了工作效率。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (17)

1.一种测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述系统包括：

MOS器件阵列模块，包括多个信号选通器及由多个MOS器件组成的MOS器件阵列，每一个所述信号选通器耦接一个所述MOS器件；

地址模块，耦接所述信号选通器，所述地址模块包括行地址译码选择电路及列地址译码选择电路，其根据地址位产生选择信号以通过所述信号选通器选定所述MOS器件阵列中的MOS器件；

测试模块，耦接所述MOS器件，测试所述MOS器件的电学参数；

计算转换模块，耦接所述测试模块，计算得到所述MOS器件阵列中相同尺寸的所述MOS器件的电学参数的标准偏差，并转换为该尺寸MOS器件的失配参数，以表征所述MOS器件阵列中该尺寸MOS器件的失配特性；以及

控制模块，耦接所述地址模块，测试模块及计算转换模块，产生所述地址位，并控制所述测试模块及所述计算转换模块完成自动或半自动测量和表征的过程控制。

2.根据权利要求1所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述行地址译码选择电路根据行地址位产生行选择信号以选定所述MOS器件阵列的行，所述列地址译码选择电路根据列地址位产生列选择信号以选定所述MOS器件阵列的列。

3.根据权利要求2所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述信号选通器包括串接的行导通管及列导通管，所述行导通管的栅极耦接所述行地址译码选择电路，所述列导通管的栅极耦接所述列地址译码选择电路，所述行导通管及所述列导通管依据所述行选择信号及所述列选择信号导通或截止。

4.根据权利要求3所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述信号选通器还包括关断晶体管，且所述关断晶体管的类型与所述MOS器件的类型相同；所述关断晶体管的漏极耦接所述MOS器件的栅极；当所述关断晶体管为NMOS关断晶体管时，其源极接地；当所述关断晶体管为PMOS关断晶体管时，其源极接电源电压；所述关断晶体管的栅极由所述行选择信号或所述列选择信号控制，且所述行导通管或所述列导通管截止时，所述关断晶体管导通；所述行导通管或所述列导通管导通时，所述关断晶体管关断。

5.根据权利要求4所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述行导通管和所述列导通管均为NMOS管，所述信号选通器还包括反相器，所述反相器的输入端耦接所述NMOS管，其输出端耦接所述关断晶体管的栅极。

6.根据权利要求4所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述行导通管和所述列导通管其中之一为NMOS管，另一个为PMOS管，所述关断晶体管的栅极与所述PMOS管的栅极相连，且由所述行选择信号或所述列选择信号控制，所述行选择信号或所述列选择信号由所述地址模块产生，且所述地址模块包括反相器。

7.根据权利要求1所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述测试模块包括：

栅极测量点，耦接所述MOS器件阵列中各MOS器件的栅极；

源极测量点，耦接所述MOS器件阵列中各MOS器件的源极；

漏极测量点，耦接所述MOS器件阵列中各MOS器件的漏极；

基极测量点，耦接所述MOS器件阵列中各MOS器件的衬底；以及

测量引脚，耦接所述栅极测量点，源极测量点，漏极测量点以及基极测量点，测量所述MOS器件的电学参数。

8.根据权利要求7所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述栅极测量点耦接所述地址模块。

9.根据权利要求1所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述电学参数包括阈值电压与开态电流。

10.根据权利要求1所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述计算转换模块计算得到多个相同尺寸的所述MOS阵列的多个失配参数的中位数并用于表征所述MOS器件的失配参数。

11.根据权利要求1所述的测量和表征MOS器件阵列中MOS器件失配特性的系统，其特征在于，所述MOS器件阵列包括多个不同尺寸的MOS器件子阵列，用于计算不同尺寸MOS器件的失配参数。

12.一种测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述方法包括以下步骤：

步骤1：通过地址位选定所述MOS器件阵列中的MOS器件；

步骤2：测试所述MOS器件的电学参数；

步骤3：循环进行步骤1和步骤2，测试所述MOS器件阵列中所有的MOS器件的电学参数；

步骤4：计算得到所述MOS器件阵列中相同尺寸的所述MOS器件的电学参数的标准偏差，并转换为该尺寸MOS器件的失配参数，以表征所述MOS器件阵列中该尺寸MOS器件的失配特性。

13.根据权利要求12所述的测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述通过地址位选定所述MOS器件阵列中的MOS器件的步骤包括：

根据行地址位产生行选择信号；

根据列地址位产生列选择信号；

根据所述行选择信号及所述列选择信号选定并导通所述MOS器件阵列中的MOS器件。

14.根据权利要求13所述的测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述测试所述MOS器件的电学参数的步骤包括：

将所述MOS器件阵列中各MOS器件的源极并联耦接至源极测量点；

将所述MOS器件阵列中各MOS器件的漏极并联耦接至漏极测量点；

将所述MOS器件阵列中各MOS器件的衬底并联耦接至基极测量点；

将地址模块耦接至栅极测量点，其中所述地址模块根据所述地址位选定所述MOS器件阵列中的MOS器件；以及

通过所述源极测量点，漏极测量点，基极测量点及栅极测量点测试所述MOS器件的电学参数。

15.根据权利要求12所述的测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述电学参数包括阈值电压与开态电流。

16.根据权利要求12所述的测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述方法还包括：

计算得到多个相同尺寸的所述MOS阵列的多个失配参数的中位数并用于表征所述MOS器件的失配参数。

17.根据权利要求12所述的测量和表征MOS器件阵列中MOS器件失配特性的方法，其特征在于，所述MOS器件阵列包括多个不同尺寸的MOS器件子阵列。

Images