CN101501691B - 使用可配置环形振荡器的电路仿真器参数提取 - Google Patents

使用可配置环形振荡器的电路仿真器参数提取 Download PDF

Info

Publication number
CN101501691B
CN101501691B CN2007800292417A CN200780029241A CN101501691B CN 101501691 B CN101501691 B CN 101501691B CN 2007800292417 A CN2007800292417 A CN 2007800292417A CN 200780029241 A CN200780029241 A CN 200780029241A CN 101501691 B CN101501691 B CN 101501691B
Authority
CN
China
Prior art keywords
ring oscillator
configuration
node
signal path
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800292417A
Other languages
English (en)
Other versions
CN101501691A (zh
Inventor
D·班
J·贾亚帕兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101501691A publication Critical patent/CN101501691A/zh
Application granted granted Critical
Publication of CN101501691B publication Critical patent/CN101501691B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

使可配置环形振荡器操作于第一配置中以使得振荡信号通过第一信号路径从第一节点传递到第二节点。进行操作特性的第一测量。使所述环形振荡器操作于第二配置中,其中振荡信号通过第二信号路径从第一节点传递到第二节点。进行第二测量。所述第一测量和第二测量用于确定电路仿真器参数。如果第一路径具有很少的互连并且第二路径具有实质上的互连,则可以将由于互连有载而对电路操作的影响与由于晶体管性能变化而对电路操作的影响隔离开。如果将第一路径和第二路径设计为相同,则第一测量和第二测量可用于确定电路仿真器失配参数。

Description

使用可配置环形振荡器的电路仿真器参数提取
本申请要求享有于2006年8月9日递交的申请号为60/836,787的美国临时申请的优先权,在此引入其全部内容作为参考。
技术领域
所公开的实施例主要涉及根据测试结构的电路仿真器参数的提取和/或设计规则,并且尤其涉及根据环形振荡器测试结构的电路仿真器的参数提取和/或设计规则。
背景技术
电路仿真工具通常用于集成电路的设计。一种广泛使用的电路仿真器是被称为SPICE(集成电路仿真程序)的程序。电路设计师将要以集成电路形式实现的电路描述为网表。网表定义了电路元件的互连组。电路元件的一些实例是诸如电阻器、电容器、电感器、电压源和电流源的基本电路元件。这些电路元件的操作通常是一个或几个参数的函数。例如,通过单个参数,阻抗,来定义基本电阻器。然而,网表通常包括诸如金属互连长度、N沟道场效应晶体管和P沟道场效应晶体管的更复杂的电路元件。通常,更复杂的电路元件的操作通过包含一个或多个等式的“模型”来定义。模型将电路元件的操作定义为多个参数的函数。例如,互连长度的模型可以使用诸如互连的延伸长度、互连的截面宽度、截面厚度、互连与其它结构之间的距离、围绕互连的其它材料的介电常数以及其它物理尺寸和电特性等的参数。存在对电路元件进行建模的许多不同的方式。有些模型复杂,而其它模型则相对简单。
在要以集成电路形式实现的特定电路的设计中,仔细选择模型以及该模型所使用的参数,以使得对正在设计的电路的仿真与以集成电路形式实现之后的该电路的实际操作非常匹配。在将正在设计的电路描述为网表之后,SPICE程序仿真所述电路以确定其仿真操作。如果被仿真的电路不能正确工作,则改变电路设计。这样,在制造电路之前,仿真电路设计并且确定其正确操作。
通常,在有时被称为“参数提取”的处理中确定参数值。在参数提取的一个实例中,使用半导体制造工艺在测试晶圆上制造一套测试结构,所述半导体制造工艺稍后将用于制造要设计的电路。随后对测试结构进行测试。使用SPICE对测试结构进行仿真,并且对各种模型的参数进行调整,直到SPICE仿真与测试结果匹配。例如,参见专利号为7,047,505、6,934,671和6,795,800的美国专利,其中描述了不同参数提取处理的实例。
通常将环形振荡器制造为这样一种测试结构,随后操作该环形振荡器,并且测量其操作频率。调整相关的SPICE电路参数,使得环形振荡器的SPICE仿真输出与测得的振荡频率匹配的仿真振荡频率。可能对其进行调整的参数实例包括环形振荡器的晶体管栅极长度、栅极宽度、晶体管栅极绝缘层的介电常数、栅极绝缘层的厚度、晶体管的阈值电压、晶体管中载流子的迁移率以及许多其它参数。例如,参见专利号为5,790,436和5,825,673的美国专利。通常,在同一测试晶圆上制造第二环形振荡器,使得第二环形振荡器使用不同类型的晶体管。该第二环形振荡器用于校准由第二环形振荡器中晶体管的模型所使用的参数。然而,电路操作并非仅受晶体管性能所影响。电路操作还受用于将各种有源电路连接到一起的互连的电特性所影响。有时,将不同类型互连的长度与环形振荡器一起制造在测试晶圆上。测量这些互连长度的不同电特性以提取用于互连的SPICE模型的参数。另外,有时将多个环形振荡器制造在测试晶圆上,使得各种环形振荡器在振荡信号路径中具有不同数量的互连并且因此不同地操作。有时,在空载条件下测试单个环形振荡器并且随后在有载条件下进行再次测试。例如,参见专利号为6,055,829的美国专利。通过比较这类环形振荡器的操作,可以在某种程度上隔离互连负载对电路性能的影响并且能够利用该影响来改变互连模型所使用的SPICE参数。SPICE参数的提取是复杂且费时的多维作业,涉及许多不同的相关参数和不同类型的测试结构以及不同类型的模型。
发明内容
按照第一新颖的方面,公开了一种提取电路仿真器参数的方法。使可配置环形振荡器操作于第一配置中,以使得振荡信号通过第一信号路径从第一节点传递到第二节点。对操作特性进行第一测量。例如,第一测量可以是振荡信号的频率测量。随后,使所述环形振荡器操作于第二配置中,在所述第二配置中,振荡信号通过第二信号路径从第一节点传递到第二节点。进行第二测量。例如,第二测量可以是对振荡频率的频率测量。使用第一测量和第二测量来确定或校准电路仿真器参数。
在所述方法的第一实例中,第一路径包含很少的互连并且第二路径包含实质上的互连。由于两条路径之间唯一的实质差别是互连的不同数量,所以可以将互连有载对电路操作的影响与晶体管性能变化对电路操作的影响隔离开。可以消除常见的晶体管变化对金属有载测量的干扰影响。在一个实例中,调整基于晶体管的电路仿真器参数并且再次仿真处于第一配置中的环形振荡器,直到仿真的振荡频率与第一测量值匹配。随后固定基于晶体管的电路参数,并且调整基于互连的电路仿真器参数。再次仿真处于第二配置中的环形振荡器,并且调整基于互连的参数,直到仿真的振荡频率与第二测量值匹配。在该实例中,确定(校准)的电路仿真器参数是被调整以进行第二匹配的基于互连的电路仿真器参数。
在所述方法的第二实例中,将第一路径和第二路径设计为相同并且使用第一测量和第二测量来确定电路仿真器失配参数。在一个实例中,调整基于晶体管的电路仿真器参数并且再次仿真处于第一配置中的环形振荡器,直到仿真的振荡频率与第一测量值匹配。随后固定基于晶体管的电路参数。调整基于互连的电路仿真器参数并且再次仿真处于第二配置中的环形振荡器,直到仿真的振荡频率与第二测量值匹配。基于互连的电路参数所调整的程度用于确定基于互连的电路参数的失配参数。
按照第二新颖的方面,公开一种可配置的环形振荡器测试结构。例如,可配置的环形振荡器测试结构可以是在半导体制造工艺开发使用的测试晶圆的一部分。可配置的环形振荡器在环形振荡器的第一节点和环形振荡器的第二节点之间具有多条可选的信号路径。反馈电路从第二节点接收信号并且将该信号的反相和延迟版本提供到第一节点,使得第一节点、第二节点、可选的信号路径以及反馈电路的组合形成振荡器。当选择多条可选的信号路径中的第一信号路径并且振荡器操作时,振荡信号通过第一信号路径从第一节点传递到第二节点。第二信号路径基本上不导通。另一方面,选择多条信号路径中的第二信号路径并且振荡器操作时,振荡信号通过第二信号路径从第一节点传递到第二节点。第一信号路径基本上不导通。
上面的描述是概要性的并且因此必然包含有细节的简化、概括和省略;因此,本领域技术人员应该理解,该概要只是说明性的并且不以任何方式进行限制。如在权利要求书中所单独定义的,这里描述的设备和/或处理的其它方面、创造性特征以及优点,将通过这里进行的非限制性的详细描述而变得清晰。
附图说明
图1是根据第一新颖方面的参数提取方法的流程图;以及
图2是根据第二新颖方面的可配置环形振荡器测试结构图,图2中的可配置环形振荡器是可以用于图1的方法中的可配置环形振荡器的一个实例。
具体实施方式
图1是根据一种新颖方面的参数提取方法100的流程图。方法100涉及可配置环形振荡器。
图2是可用于图1的方法中的可配置环形振荡器1的一个实例的电路图。可配置环形振荡器1是专用的测试结构,其为集成电路的一部分。特别地,集成电路是用于半导体制造工艺开发中的测试晶圆。可配置环形振荡器1包括第一节点N1、1:2解复用器2、第一导体3、第二导体4、2:1复用器5以及多个反相器6-12。解复用器2具有第一数据输入引线13、第一数据输出引线14、第二数据输出引线15以及控制输入引线16和17。复用器5具有第一数据输入引线18、第二数据输入引线19、数据输出引线20以及控制输入引线21和22。反相器6-10串联耦合以形成反馈电路。反馈电路从节点N2接收信号并将该信号的反相和延迟版本提供到节点N1。
可配置环形振荡器1可以配置为两种配置中可选的一种。为了将可配置环形振荡器1置于第一配置,将可配置环形振荡器的选择输入引线13置为数字逻辑高电平。数字逻辑高电平使解复用器2的第一传输门23导通并且使解复用器2的第二传输门24不导通。因此,解复用器2将第一节点N1耦合至第一数据输出引线14和第一导体3。第二数据输出引线15和第二导体4没有耦合至第一节点N1。选择输入引线13上的数字逻辑高电平使复用器5的第一传输门25导通并且使复用器5的第二传输门26不导通。因此,复用器5将第一导体3和第一数据输入引线18耦合至第二节点N2。第二导体4和第二数据输入引线19没有耦合至第二节点N2。因此,当可配置环形振荡器在第一配置中振荡时,振荡信号通过第一信号路径27从第一节点N1传递到第二节点N2。第一信号路径27中没有增益级。
为了将可配置环形振荡器1置于第二配置,将选择输入引线13置为数字逻辑低电平。数字逻辑低电平使解复用器2的第一传输门23不导通并且使解复用器2的第二传输门24导通。因此,解复用器2将第一节点N1耦合至第二数据输出引线15和第二导体4。第一数据输出引线14和第一导体3没有耦合至第一节点N1。选择输入引线13上的数字逻辑低电平使复用器5的第一传输门25不导通并且使复用器5的第二传输门26导通。因此,复用器5将第二导体4和第二数据输入引线19耦合至第二节点N2。第一导体3和第一数据输入引线18没有耦合至第二节点N2。因此,当可配置环形振荡器在第二配置中振荡时,振荡信号通过第二信号路径28从第一节点N1传递到第二节点N2。第二信号路径28中没有增益级。
在图2的实例中,第一导体3和第二导体4主要是金属导体的长度。除了它们各自的长度,导体3和导体4基本上在每一个实际可能的方面都相同(电气上和结构上)。第一金属导体和第二金属导体设置于集成电路的同一金属互连层中并且位于相同类型的材料的上方、中间和下方,使得导体3和导体4的分布电阻值相同并且基本上一致,并且使得导体3和导体4的分布电容值相同并且基本上一致。导体3和导体4还具有相同类型的触点结构。
在图2的实例中,传输门23-26的导通电阻值约为101欧姆,第一导体3的电阻值约为1k欧姆,并且第二导体4的电阻值是第一导体3的电阻值的10倍(10k欧姆)。所有传输门23-26的结构都相同。解复用器2、第一导体3和第二导体4以及复用器5的结构使得第一信号路径和第二信号路径之间的电气差异仅取决于第一导体和第二导体之间的不同长度。
回到图1的方法,在第一步骤(步骤101)中,可配置环形振荡器操作于第一配置。第一振荡信号通过第一信号路径27从第一节点N1传递到第二节点N2。由于传输门24和传输门26不导通,所以第二导体4既没有耦合至节点N1也没有耦合至节点N2。
在第二步骤(步骤102)中,进行可配置环形振荡器的操作特性的第一测量。例如,反相器11可以向频率测量装置输出第一振荡信号。频率测量装置可以包含位于测试晶圆上的数字计数器,或者可以包含作为外部测试设备一部分的频率计数器。所测量的操作特性是第一振荡信号的频率。
在第三步骤(步骤103)中,可配置环形振荡器操作于第二配置。第二振荡信号通过第二信号路径28从第一节点N1传递到第二节点N2。由于传输门23和传输门25不导通,所以第一导体3既没有耦合至节点N1也没有耦合至节点N2。
在第四步骤(步骤104)中,进行可配置环形振荡器的操作特性的第二测量。与在步骤102中相同,该实例中所测量的操作特性是第二振荡信号的频率。
在第五步骤(步骤105)中,使用第一测量值和第二测量值来确定电路仿真器参数。在图1的方法100的一个实例中,第一测量值和第二测量值用于通过仿真第一配置中的可配置环形振荡器来校准电路仿真器参数。使用SPICE电路仿真器对可配置环形振荡器进行仿真。SPICE电路仿真器输出第一振荡信号的仿真频率。随后调整基于晶体管的SPICE参数并且再次仿真处于第一配置的可配置环形振荡器,并且重复该调整和再次仿真处理,直到仿真的振荡频率基本上与对实际的可配置环形振荡器所测量的频率(第一测量值)匹配。例如,基于晶体管的SPICE参数可以是栅极长度参数、栅极宽度参数、栅极绝缘体厚度参数或电荷载流子迁移率参数。该示例中基于晶体管的SPICE参数涉及反相器6的P沟道场效应晶体管27和N沟道场效应晶体管28。
此时,在该方法中,固定先前调整的基于晶体管的SPICE参数(以及所有其它基于晶体管的SPICE参数)。随后以第二配置仿真可配置振荡器。调整基于互连的SPICE参数并且再次仿真可配置环形振荡器,并且重复该调整和再次仿真处理,直到仿真的振荡频率基本上与对实际的可配置环形振荡器所测量的频率(第二测量值)匹配。例如,在所述导体是导体3和导体4类型的金属互连导体时,基于互连的SPICE参数可以是导体宽度参数或导体高度参数。例如,如果第二导体4是集成电路“金属2”层中的金属长度,则所调整的基于互连的SPICE参数可以是指定金属2层导体宽度的宽度参数或指定金属2层导体高度的高度参数。除了尺寸之外,基于互连的SPICE参数可以是电特性参数(例如,电阻率参数)。
在一些常规类型的测试晶圆中,制造了一系列环形振荡器,其中每个环形振荡器在振荡信号路径中具有不同数量的互连。不同环形振荡器之间的操作差异归因于不同环形振荡器中互连的差异。然而,由于不同的环形振荡器具有不同的反相器晶体管,所以该常规假设不完全正确。不同的反相器彼此之间的差异很小。这些差异可能会影响不同环形振荡器的测量。另一方面,在图1的方法100中,非常相同的可配置环形振荡器反相器6-10用于在第一配置的轻互连有载条件下的振荡频率的测量和在第二配置的重互连有载条件下的振荡频率的测量。因此,较好地将互连的不同数量对振荡操作的影响与环形振荡器其它部件的影响隔离出来。
在图1的方法100的第二实例中,步骤102和步骤104的第一测量值和第二测量值用于确定电路仿真器参数的不同类型,有时将该参数的不同类型称为“失配参数”。例如,失配参数是10%,其中10%的数值表示另一参数(例如,导体宽度)可以通过加上或减去标称值的10%进行变化。电路仿真器模型可以具有多个这样的操作于其它标称参数值的失配参数。电路仿真器可以使用这些失配参数来执行所谓的“统计分析”。在这样的分析中,电路仿真器执行许多电路仿真,但是在每一次不同的仿真中,仿真器随机且独立地改变具有相关的失配参数的参数。电路仿真器将通过其来改变给定参数的三个西格玛变量由其相关的失配参数进行定义。通常,在大多数情况下,使用电路仿真器设计的电路都能正常操作,在所述大多数情况下,一个参数相对于其它参数进行变化。如果仿真表明电路不能在失配参数值的各种变化下正确工作,则可能已经发现了电路的问题。
在图1的方法的第二实例中,将第一导体3和第二导体4设计和制造得尽可能相同。将导体3和导体4设计为具有相同的长度和截面结构。将它们设计为在集成电路上位于相同类型的材料的上方、中间和下方。将导体3和导体4都制成为相对长的导体,使得导体的电阻值高于传输门的导通阻抗。如图1中所设计的,在第一配置和第二配置中对可配置环形振荡器进行仿真,并且对于每一配置进行操作特性的测量(例如,振荡频率)。由于可配置环形振荡器电路的其余部分都相同,所以这两个测量值之间的差异归因于路径27和路径28之间的电气差异。因此,可配置环形振荡器可用于测量两个金属导体路径之间的失配。在图1的方法的第二实例中,当第一配置的仿真结果与第一测量值匹配时,基于互连的参数具有第一值,但是当第二配置的仿真结果与第二测量值匹配时,基于互连的参数具有第二值。使用必须调整互连参数以获得第二匹配的程度来确定失配参数。在一个实例中,如果互连参数的两个值相差10%,则确定该互连参数的失配参数是10%。
在另一实施例中,所测量的路径27和路径28之间的失配数量用于确定集成电路设计中布置触发器的设计规则。触发器具有用于定义在触发器的数据输入引线上接收的信号与在触发器的时钟输入引线上接收的时钟信号之间的允许相对时序的建立和保持时序要求。可以通过相同的时钟信号对多个触发器进行同步定时,其中第一触发器的数据输出经过多个逻辑并且随后被提供给第二触发器的数据输入引线。随着两个这样的触发器之间的距离增加,时钟信号时序相对于第二触发器的数据输入信号的变化也增加。如果时钟信号时序的该变化太大,则时钟信号可能实际上过早或过晚地到达第二触发器,使得违反了第二触发器的建立或保持时序要求。因此,应该限制触发器之间的时钟信号导体的长度,以使得时钟信号时序中的变化得到减少。图1的方法的第二实例可用于确定该时序变化的数量与承载该时钟信号的导体长度之间的关系。基于触发器的建立和保持时间以及向触发器的数据输入引线提供信号的其它电路来确定可接受的时钟信号变化的最大量。接下来,根据图2的可配置环形振荡器来确定使第一信号路径和第二信号路径之间的时序差异位于信号变化的可接收的量处或者位于该信号变化的可接受的量以下的导体长度。将用于触发器之间的最大距离的设计规则设置为该导体长度。
图1的方法的第一实例和第二实例只是图2的新颖的可配置环形振荡器如何用于确定或校准电路仿真器参数的实例。还存在许多图1的方法的其它实例。例如,可以调整多个基于晶体管的参数以使得仿真结果基本上与第一测量值匹配,并且随后可以调整多个基于互连的参数以使得仿真结果基本上与第二测量值匹配。
在图1的方法100的第三特定实例中,对操作于第一配置的可配置环形振荡器进行频率测量和电流消耗测量。调整第一基于晶体管的参数(例如,栅极长度参数)并且再次仿真该环形振荡器,直到仿真的振荡频率与测量的振荡频率匹配。然后,调整第二基于晶体管的参数(例如,晶体管栅极宽度)并且再次仿真该电路,直到仿真的电流消耗与测量的电流消耗匹配。如果栅极宽度参数的调整改变了仿真的振荡频率,则可以调整第三基于晶体管的参数(例如,晶体管载流子迁移率),直到仿真的振荡频率再次与测量的频率匹配。由于各种基于晶体管的参数的相关性,可能存在导致所述频率和电流消耗测量值与仿真的频率和电流消耗值匹配到相似程度的多组参数值。可以使用得到多组参数值之一的任何方法。仿真的操作特性与测量的操作特性之间的匹配不一定要精确,但如果仿真的值和测量的值能够在预定范围内适当地彼此接近,则可以认为该匹配是精确的。注意,在图1的方法的第三特定实例中,调整多个基于晶体管的参数以获得与第一测量值(在步骤102中进行第一测量)的匹配。
在步骤104中进行第二测量之后,以第二配置来仿真可配置环形振荡器。调整第一基于互连的参数(例如,导体宽度W)以使仿真的振荡频率与测量的振荡频率匹配。然而,在此范围内不调整第一基于互连的参数直到其移动到预定限制范围的外侧。在一个实例中,使用已知为“散射测量术”的技术来测量与导体3和导体4位于相同的金属层中的导体的宽度。散射测量术的测量结果是一种确定,即导体3和导体4的宽度与标称值相比改变加上或减去确定的百分数那么多。该百分数定义了上述实例中第一基于互连的参数的限制范围的边界,其中第一基于互连的参数是导体宽度W。如果调整导体宽度参数以将仿真的振荡频率与在此范围内测量的振荡频率匹配以至于导体宽度W到达该范围的界限,则将导体宽度参数设置为该边界值并且调整第二基于互连的参数(例如,导体高度H),直到匹配发生。注意,在图1的方法的第三特定实例中,调整多个基于互连的参数以获得与第二测量值的匹配(在步骤104中进行第二测量)。所调整的多个基于互连的参数中的任意一个可以是图1的流程图的步骤105中提到的电路仿真器参数。
尽管前面描述的一些特定实施例是为了指导目的,但是本专利文献的教导的具有普遍适用性并且不局限于前述特定实施例。可以使用接收和输出差动信号的电路,而不是在可配置环形振荡器中使用单端电路。尽管将可配置环形振荡器描述为仅具有两个不同的可选信号路径,但是该可配置环形振荡器可以具有三个或更多不同的可选信号路径。两个不同的信号路径可以具有仅在已知的尺寸方面彼此不同的无源结构,以使得可以使用可配置环形振荡器和相关方法测量改变尺寸对电路性能的影响。可以使两个不同的信号路径在电容值上彼此不同,以使得被校准的电路仿真器参数是介电常数参数或导体之间的间距。可以使用由逻辑门而不是传输门制成的解复用器和复用器结构。简单的导通门(例如,N沟道晶体管)可以用于解复用器和复用器结构以将第一节点和第二节点耦合至第一导体和第二导体,而不是使用传输门来形成该解复用器和路复用器结构。尽管在第一测量和第二测量是频率测量,但是该第一测量和第二测量也可以是时间测量。因此,只要不偏离下述权利要求书的范围,可以实施对所述具体实施例的各种特征进行各种修改、更改以及组合。

Claims (21)

1.一种用于电路仿真器参数提取的方法,包括如下步骤:
(a)使可配置环形振荡器操作于第一配置中,其中所述环形振荡器可配置为具有位于所述环形振荡器的第一节点和所述环形振荡器的第二节点之间的多条信号路径中可选的一条信号路径,其中在所述第一配置中,第一振荡信号通过所述多条信号路径中的第一信号路径从所述第一节点传递到所述第二节点;
(b)对配置于所述第一配置中的所述环形振荡器的操作特性进行第一测量;
(c)使所述可配置环形振荡器操作于第二配置中,其中在所述第二配置中,第二振荡信号通过所述多条信号路径中的第二信号路径从所述第一节点传递到所述第二节点;
(d)对配置于所述第二配置中的所述环形振荡器的操作特性进行第二测量;以及
(e)使用所述第一测量和所述第二测量来确定集成电路仿真程序SPICE参数。
2.根据权利要求1所述的方法,其中在步骤(b)中,当所述可配置环形振荡器处于所述第一配置中时,在所述第一节点和所述第二节点之间存在有第一电阻值,其中在步骤(d)中,当所述可配置环形振荡器处于所述第二配置中时,在所述第一节点和所述第二节点之间存在有第二电阻值,并且其中所述第二电阻值至少是所述第一电阻值的两倍。
3.根据权利要求2所述的方法,其中所述SPICE参数从由金属导体的尺寸、分布电阻值参数和电阻率参数组成的组中选取。
4.根据权利要求1所述的方法,其中在步骤(b)中,当所述可配置环形振荡器处于所述第一配置中时,在所述第一节点和所述第二节点之间存在有第一电容值,其中在步骤(d)中,当所述可配置环形振荡器处于所述第二配置中时,在所述第一节点和所述第二节点之间存在有第二电容值,并且其中所述第二电容值至少是所述第一电容值的两倍。
5.根据权利要求4所述的方法,其中所述SPICE参数从由金属导体的尺寸、金属导体之间的间距、分布电容值参数和介电常数参数组成的组中选取。
6.根据权利要求1所述的方法,其中在步骤(b)中,当所述可配置环形振荡器处于所述第一配置中时,在所述第一节点和所述第二节点之间存在有第一电阻值,其中在步骤(d)中,当所述可配置环形振荡器处于所述第二配置中时,在所述第一节点和所述第二节点之间存在有第二电阻值,并且其中所述第二电阻值与所述第一电阻值基本上相同。
7.根据权利要求6所述的方法,其中所述SPICE参数是失配参数。
8.根据权利要求1所述的方法,其中步骤(e)的使用包括如下步骤:
调整基于晶体管的参数值并且使用所调整的基于晶体管的参数值来仿真处于所述第一配置中的所述可配置环形振荡器,从而获得第一仿真结果,其中所述第一仿真结果基本上与所述第一测量匹配;以及
调整基于互连的参数值并且使用所调整的基于互连的参数值和所调整的基于晶体管的参数值来仿真处于所述第二配置中的所述可配置环形振荡器,从而获得第二仿真结果,其中所述第二仿真结果基本上与所述第二测量匹配。
9.根据权利要求1所述的方法,其中步骤(e)的使用包括如下步骤:
调整多个基于晶体管的参数值并且在电路仿真器上使用所调整的基于晶体管的参数值来仿真处于所述第一配置中的所述可配置环形振荡器,从而获得第一仿真结果,其中所述第一仿真结果基本上与所述第一测量匹配;以及
调整多个基于互连的参数值并且在所述电路仿真器上使用所调整的基于互连的参数值来仿真处于所述第二配置中的所述可配置环形振荡器,从而获得第二仿真结果,其中所述第二仿真结果基本上与所述第二测量匹配。
10.根据权利要求1所述的方法,进一步包括:
(f)对处于所述第一配置中的所述环形振荡器的操作特性进行第三测量;并且
(g)调整第二基于晶体管的参数值并且在电路仿真器上使用所调整的基于晶体管的参数值来仿真处于所述第一配置中的所述可配置环形振荡器,从而获得仿真结果,其中所述仿真结果基本上与所述第三测量匹配,并且其中在步骤(c)和步骤(d)之前执行步骤(f)和步骤(g)。
11.根据权利要求1所述的方法,其中当所述第一振荡信号通过所述第一信号路径从所述第一节点传递到所述第二节点时,所述第一振荡信号不穿过增益级,并且其中当所述第二振荡信号通过所述第二信号路径从所述第一节点传递到所述第二节点时,所述第二振荡信号不穿过增益级。
12.根据权利要求1所述的方法,其中所述可配置环形振荡器是专用的测试结构,其中所述可配置环形振荡器是集成电路的一部分。
13.一种用于电路仿真器参数提取的方法,包括如下步骤:
(a)使可配置环形振荡器操作于第一配置中,其中所述环形振荡器可配置为具有位于所述环形振荡器的第一节点和所述环形振荡器的第二节点之间的多条信号路径中可选的一条信号路径,其中在所述第一配置中,第一振荡信号通过所述多条信号路径中的第一信号路径从所述第一节点传递到所述第二节点;
(b)当所述可配置环形振荡器操作于所述第一配置中时,对所述振荡信号进行频率测量;
(c)当所述可配置环形振荡器操作于所述第一配置中时,进行功耗测量;
(d)调整第一集成电路仿真程序SPICE参数和第二SPICE参数,使得处于所述第一配置中的所述可配置环形振荡器的仿真频率基本上与在步骤(b)中测量的所述频率匹配,并且使得处于所述第一配置中的所述环形振荡器的仿真功耗基本上与在步骤(c)中测量的所述功耗匹配;
(e)使所述可配置环形振荡器操作于第二配置中,其中在所述第二配置中,第二振荡信号通过所述多条信号路径中的第二信号路径从所述第一节点传递到所述第二节点;
(f)当所述可配置环形振荡器操作于所述第二配置中时,对所述振荡信号进行频率测量;以及
(g)调整一个或多个附加的SPICE参数,使得处于所述第二配置中的所述可配置环形振荡器的仿真频率基本上与在步骤(f)中测量的所述频率匹配。
14.一种用于电路仿真器参数提取的方法,包括如下步骤:
(a)使可配置环形振荡器操作于第一配置中,其中所述环形振荡器可配置为具有位于所述环形振荡器的第一节点和所述环形振荡器的第二节点之间的多条信号路径中可选的一条信号路径,其中在所述第一配置中,第一振荡信号通过所述多条信号路径中的第一信号路径从所述第一节点传递到所述第二节点;
(b)当所述可配置环形振荡器操作于所述第一配置中时,对所述振荡信号进行频率测量;
(c)使所述可配置环形振荡器操作于第二配置中,其中在所述第二配置中,第二振荡信号通过所述多条信号路径中的第二信号路径从所述第一节点传递到所述第二节点;
(d)当所述可配置环形振荡器操作于所述第二配置中时,对所述振荡信号进行频率测量;以及
(e)至少部分地基于所述第一测量和所述第二测量来确定集成电路仿真程序SPICE失配参数。
15.一种集成电路,包括:
第一节点;
第二节点;
位于所述第一节点和所述第二节点之间的多条可选的信号路径,其中如果选择所述多条可选的信号路径中的第一信号路径,则第二信号路径基本上不导通并且所述第一节点通过所述第一信号路径耦合至所述第二节点,然而,如果选择所述多条可选的信号路径中的第二信号路径,则所述第一信号路径基本上不导通并且所述第一节点通过所述第二信号路径耦合至所述第二节点;以及
具有输入引线和输出引线的反馈电路,其中将所述输入引线耦合至所述第二节点,并且其中将所述输出引线耦合至所述第一节点,并且其中所述反馈电路、所述第一节点、所述多条可选的信号路径以及所述第二节点一起形成可配置环形振荡器;
其中所述多条可选的信号路径包括:
具有数据输入引线、第一数据输出引线、第二数据输出引线以及控制输入引线的解复用器;
具有第一数据输入引线、第二数据输入引线、数据输出引线以及控制输入引线的复用器;
将所述解复用器的第一数据输出引线耦合至所述复用器的第一数据输入引线的第一导体;以及
将所述解复用器的第二数据输出引线耦合至所述复用器的第二数据输入引线的第二导体。
16.根据权利要求15所述的集成电路,其中所述第一导体延伸从所述解复用器的第一数据输出引线到所述复用器的第一数据输入引线的第一距离,其中所述第二导体延伸从所述解复用器的第二数据输出引线到所述复用器的第二数据输入引线的第二距离,其中所述第二距离至少是所述第一距离的两倍。
17.根据权利要求15所述的集成电路,其中沿着从所述解复用器的第一数据输出引线到所述复用器的第一数据输入引线的所述第一导体具有基本一致的第一分布电容值,并且其中沿着从所述解复用器的第二数据输出引线到所述复用器的第二数据输入引线的所述第二导体具有基本一致的第二分布电容值,并且其中所述第一分布电容值和所述第二分布电容值基本上相同。
18.根据权利要求15所述的集成电路,其中如果选择所述第一信号路径,则在所述第一节点和所述第二节点之间存在有第一电阻值,然而,如果选择所述第二信号路径,则在所述第一节点和所述第二节点之间存在有第二电阻值,并且其中所述第二电阻值至少是所述第一电阻值的两倍。
19.根据权利要求15所述的集成电路,其中所述多条可选的信号路径是用于通过所述第一信号路径和所述第二信号路径中选择的一条信号路径将所述第一节点耦合至所述第二节点的装置。
20.一种用于电路仿真器参数提取的方法,包括如下步骤:
使用可配置环形振荡器来确定集成电路仿真程序SPICE参数,其中所述可配置环形振荡器是集成电路的一部分并且具有第一配置和第二配置,其中在所述第一配置中,振荡信号通过第一信号路径而不是通过第二信号路径从所述环形振荡器的第一节点传递到所述环形振荡器的第二节点并进行对电流消耗的第一测量,然而,在所述第二配置中,所述振荡信号通过所述第二信号路径而不是通过所述第一信号路径从所述第一节点传递到所述第二节点并进行对电流消耗的第二测量,并且其中,至少部分地基于所述第一测量和第二测量来确定所述集成电路仿真程序SPICE参数。
21.根据权利要求20所述的方法,其中当所述可配置环形振荡器处于所述第一配置中时,在所述振荡信号通过所述第一信号路径从所述第一节点传递到所述第二节点时,所述振荡信号不穿过增益级,并且其中当所述可配置环形振荡器处于所述第二配置中时,在所述振荡信号通过所述第二信号路径从所述第一节点传递到所述第二节点时,所述振荡信号不穿过增益级。
CN2007800292417A 2006-08-09 2007-08-03 使用可配置环形振荡器的电路仿真器参数提取 Expired - Fee Related CN101501691B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US83678706P 2006-08-09 2006-08-09
US60/836,787 2006-08-09
US11/690,300 US7675372B2 (en) 2006-08-09 2007-03-23 Circuit simulator parameter extraction using a configurable ring oscillator
US11/690,300 2007-03-23
PCT/US2007/075144 WO2008021750A1 (en) 2006-08-09 2007-08-03 Circuit simulator parameter extraction using a configurable ring oscillator

Publications (2)

Publication Number Publication Date
CN101501691A CN101501691A (zh) 2009-08-05
CN101501691B true CN101501691B (zh) 2012-09-12

Family

ID=38753531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800292417A Expired - Fee Related CN101501691B (zh) 2006-08-09 2007-08-03 使用可配置环形振荡器的电路仿真器参数提取

Country Status (7)

Country Link
US (1) US7675372B2 (zh)
EP (1) EP2057566A1 (zh)
JP (1) JP5490534B2 (zh)
KR (3) KR101267417B1 (zh)
CN (1) CN101501691B (zh)
TW (1) TW200826475A (zh)
WO (1) WO2008021750A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258883B2 (en) * 2009-01-14 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for characterizing process variations
US8547131B2 (en) * 2009-04-03 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for observing threshold voltage variations
US8959251B2 (en) * 2010-02-15 2015-02-17 Alcatel Lucent Implementation of switches in a communication network
EP2456152B1 (en) * 2010-11-17 2017-01-11 Nxp B.V. Integrated circuit for emulating a resistor
US8655635B2 (en) 2011-09-09 2014-02-18 National Instruments Corporation Creating and controlling a model of a sensor device for a computer simulation
US8841974B2 (en) * 2012-09-06 2014-09-23 Silicon Image, Inc. Test solution for ring oscillators
US9231567B2 (en) 2012-09-06 2016-01-05 Lattice Semiconductor Corporation Test solution for a random number generator
US9178498B2 (en) * 2013-10-03 2015-11-03 Futurwei Technologies, Inc. Reconfigurable multi-path injection locked oscillator
CN108027845B (zh) 2015-08-03 2021-07-02 美商新思科技有限公司 硅前设计规则评估
US10964649B2 (en) * 2018-08-03 2021-03-30 Arm Limited Tamper detection in integrated circuits
US11099224B2 (en) * 2019-05-24 2021-08-24 Marvell Israel (M.I.S.L) Ltd. Method and circuitry for semiconductor device performance characterization
TWI761981B (zh) * 2020-10-05 2022-04-21 新唐科技股份有限公司 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體
CN117060921B (zh) * 2023-08-15 2024-06-11 合芯科技(苏州)有限公司 差分压控环路振荡器及频率调节方法、电子电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825673A (en) * 1995-11-28 1998-10-20 Ricoh Company, Ltd. Device, method, and software products for extracting circuit-simulation parameters
US6055829A (en) * 1997-07-07 2000-05-02 Schott Glas Process for producing a desired breaking point on a glass body

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59409758D1 (de) 1993-10-01 2001-06-28 Infineon Technologies Ag Simulationsverfahren für MOS-Schaltkreise
US5790436A (en) * 1995-04-28 1998-08-04 Bta Technology, Inc. Realistic worst-case circuit simulation system and method
US6466520B1 (en) * 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
KR100335492B1 (ko) * 1999-10-26 2002-05-04 윤종용 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
GB2361077B (en) 2000-04-04 2004-08-11 Seiko Epson Corp Transistor model for circuit simulator
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
US6493851B1 (en) 2001-05-03 2002-12-10 Lsi Logic Corporation Method and apparatus for indentifying causes of poor silicon-to-simulation correlation
US6934671B2 (en) * 2001-05-29 2005-08-23 International Business Machines Corporation Method and system for including parametric in-line test data in simulations for improved model to hardware correlation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825673A (en) * 1995-11-28 1998-10-20 Ricoh Company, Ltd. Device, method, and software products for extracting circuit-simulation parameters
US6055829A (en) * 1997-07-07 2000-05-02 Schott Glas Process for producing a desired breaking point on a glass body

Also Published As

Publication number Publication date
KR20110043777A (ko) 2011-04-27
JP5490534B2 (ja) 2014-05-14
JP2010500823A (ja) 2010-01-07
KR20130025950A (ko) 2013-03-12
KR101267417B1 (ko) 2013-05-30
TW200826475A (en) 2008-06-16
WO2008021750A1 (en) 2008-02-21
KR20090053902A (ko) 2009-05-28
CN101501691A (zh) 2009-08-05
EP2057566A1 (en) 2009-05-13
US20080048790A1 (en) 2008-02-28
US7675372B2 (en) 2010-03-09
KR101149178B1 (ko) 2012-05-29

Similar Documents

Publication Publication Date Title
CN101501691B (zh) 使用可配置环形振荡器的电路仿真器参数提取
Goyal et al. A new self-healing methodology for RF amplifier circuits based on oscillation principles
Cuviello et al. Fault modeling and simulation for crosstalk in system-on-chip interconnects
CN109581184A (zh) 一种用于集成电路老化可靠性的筛选方法及片上测量系统
Tripathi et al. A review on power supply induced jitter
US7480879B2 (en) Substrate noise tool
US6253359B1 (en) Method for analyzing circuit delays caused by capacitive coupling in digital circuits
US20060036980A1 (en) Method and apparatus for jitter analysis and program therefor
US7240304B2 (en) Method for voltage drop analysis in integreted circuits
CN102017008B (zh) 可编程数字逻辑单元的本地校准
JP6544923B2 (ja) 基本セルの小集合によって構築された可変駆動能力クロックドライバを備えた可変駆動能力クロックインバータを用いて構成されたクロックネットワークをチューニングするシステムおよび方法
US20080129362A1 (en) Semiconductor device and method of designing semiconductor device
US6687889B1 (en) Method and apparatus for hierarchical clock tree analysis
US20090144677A1 (en) Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices
CN105226054B (zh) 一种通用失配模型及其提取方法
US8196088B2 (en) Method and structure for screening NFET-to-PFET device performance offsets within a CMOS process
US20110029298A1 (en) Method of modelling noise injected into an electronic system
CN108038322A (zh) 一种spice集中模型的建模方法及系统
CN105653805B (zh) 校正后道寄生互连线模型的方法
Je et al. Gate bias dependence of the substrate signal coupling effect in RF MOSFETs
US7707524B2 (en) Osculating models for predicting the operation of a circuit structure
US7293250B2 (en) Method of modeling physical layout of an electronic component in channel simulation
Khalid et al. Safe operation region characterization for quantifying the reliability of CMOS logic affected by process variations
US20090112558A1 (en) Method for simultaneous circuit board and integrated circuit switching noise analysis and mitigation
US8166445B1 (en) Estimating Icc current temperature scaling factor of an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120912

Termination date: 20180803

CF01 Termination of patent right due to non-payment of annual fee