TWI761981B - 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體 - Google Patents

傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體 Download PDF

Info

Publication number
TWI761981B
TWI761981B TW109134491A TW109134491A TWI761981B TW I761981 B TWI761981 B TW I761981B TW 109134491 A TW109134491 A TW 109134491A TW 109134491 A TW109134491 A TW 109134491A TW I761981 B TWI761981 B TW I761981B
Authority
TW
Taiwan
Prior art keywords
delay
signal
path switching
switching element
output terminal
Prior art date
Application number
TW109134491A
Other languages
English (en)
Other versions
TW202215189A (zh
Inventor
許富盛
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109134491A priority Critical patent/TWI761981B/zh
Priority to US17/369,562 priority patent/US11418177B2/en
Publication of TW202215189A publication Critical patent/TW202215189A/zh
Application granted granted Critical
Publication of TWI761981B publication Critical patent/TWI761981B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

揭露一種傳播延遲平衡電路，包含訊號產生電路、路徑切換元件及訊號變化偵測元件。訊號產生電路包含複數個延遲鏈，用以分別輸出延遲訊號。路徑切換元件具有複數個輸入端及複數個輸出端。路徑切換元件之各輸出端一對一電性連接各延遲鏈之輸入端，且路徑切換元件之各輸入端一對一電性連接各延遲鏈之輸出端，其中路徑切換元件受控於路徑切換控制訊號，以改變路徑切換元件各輸入端及各輸出端之間之一對一的內部電性連接方式。訊號變化偵測元件電性連接路徑切換元件，且根據路徑切換元件之各延遲訊號產生路徑切換控制訊號。

Description

傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非 揮發性儲存媒體
本發明是有關於一種傳播延遲平衡方法，特別是有關於一種應用至隨機數產生電路的傳播延遲平衡方法。
在全數位電路中，經常使用真隨機數產生器(True-Random-Number-Generator,TRNG)建立一個參考時脈訊號，通常使用由反向器(inverter)實現的環式振盪器(ring oscillator)達成。然而在互補式金氧半導體(complementary Metal-Oxide-Semiconductor,CMOS)製程中，因為製程及環境變異的影響，使得環式振盪器因為元件的不匹配(mismatch)，造成系統性的的誤差，這會讓參考時脈訊號的隨機性降低。
由上述描述可以理解，需要解決的技術問題是隨機數產生電路因為半導體製程的製程差異，造成參考時脈訊號的隨機性降低的問題。
為解決上述的習知問題，需要透過一種傳播延遲平衡電路或與方法，來使得延遲信號不受半導體製程的製程差異而有延遲差異。本發明的實施例揭露一種隨機數產生電路，其包含訊號產生電路、路徑切換元件、訊號變化偵測元件及訊號判斷單元，其中訊號產生電路、路徑切換元件與訊號變化偵測元件構成上述傳播延遲平衡電路。訊號產生電路包含第一延遲鏈及第二延遲鏈，第一延遲鏈及第二延遲鏈分別輸出第一延遲訊號及第二延遲訊號。
路徑切換元件具有第一輸出端及第二輸出端，其中路徑切換元件在平行狀態中，將第一延遲鏈之輸出端經由第一輸出端連接第一延遲鏈之輸入端，且將第二延遲鏈之輸出端經由第二輸出端連接第二延遲鏈之輸入端，其中路徑切換元件在交錯狀態中，將第一延遲鏈之輸出端經由第二輸出端連接第二延遲鏈之輸入端，且將第二延遲鏈之輸出端經由第一輸出端連接第一延遲鏈之輸入端。
訊號變化偵測元件連接路徑切換元件之第一輸出端及第二輸出端，且訊號變化偵測元件之輸出端連接路徑切換元件之時脈訊號端，其中訊號變化偵測元件控制路徑切換元件在平行狀態及交錯狀態之間循環切換，其中訊號變化偵測元件根據該路徑切換元件之切換次數產生觸發訊號。
訊號判斷單元具有第一輸入端連接路徑切換元件之第一輸出端，以及第二輸入端連接路徑切換元件之第二輸出端，其中訊號判斷單元根據觸發訊號將路徑切換元件之第一輸出端與第二輸出端之中一者的訊號輸出作為隨機數訊號。
根據本發明的實施例，其中訊號變化偵測元件根據第一延遲訊號及第二延遲訊號之變化，控制路徑切換元件在平行狀態及交錯狀態之間循環切換。
根據本發明的實施例，其中訊號判斷單元包含第一正反器及第二正反器。第一正反器之輸入端連接路徑切換元件之第一輸出端，第一正反器之時脈訊號端連接路徑切換元件之第二輸出端。第二正反器之輸入端連接第一正反器之輸出端，第二正反器之時脈訊號端接收觸發訊號，且第二正反器之輸出端產生隨機數訊號。
根據本發明的實施例，隨機數產生電路進一步包含校正電路，用以根據隨機數訊號的變化調整第一延遲鏈及第二延遲鏈之啟動時間。
本發明的實施例提供一種傳播延遲平衡電路，包含訊號產生電路、路徑切換元件及訊號變化偵測元件。
訊號產生電路包含複數個延遲鏈，用以分別輸出延遲訊號。
路徑切換元件具有複數個輸入端及複數個輸出端，其中路徑切換元件之複數個輸出端分別一對一地電性連接複數個延遲鏈之各輸入端，其中路徑切換元件的複數個輸入端分別一對一地電性連接複數個延遲鏈之各輸出端，以分別接收各延遲訊號，其中路徑切換元件受控於路徑切換控制訊號，以改變路徑切換元件之複數個輸入端及複數個輸出端之間的內部電性連接方式，其中內部電性連接方式為一對一連接。
訊號變化偵測元件電性連接路徑切換元件，且根據路徑切換元件之複數個輸出端之複數個延遲訊號，產生路徑切換控制訊號，其中當路徑切換元件之內部電性連接方式之切換次數為特定值的倍數時，路徑切換元件之複數個輸出端之各延遲訊號之間的延遲時間實質上均等。
根據本發明的實施例，其中各延遲鏈包含環式振盪器。
根據本發明的實施例，其中各延遲訊號在複數個延遲鏈中的至少二個之中傳播。
根據本發明的實施例，其中環式振盪器包含奇數個反相器。
本發明的實施例也提供一種非揮發性儲存媒體，包含多段程式碼，以供一電路自動化設計軟體讀取，其中該多段程式碼為用以記載及形成傳播延遲平衡電路。
本發明的實施例也提供一種傳播延遲平衡方法，至少包含以下步驟：使用第一延遲鏈及第二延遲鏈，以分別產生第一延遲訊號及第二延遲訊號；分別輸入第一延遲訊號及第二延遲訊號至路徑切換元件的第一輸入端及第二輸入端，其中路徑切換元件之第一輸入端、第二輸入端、第一輸出端及第二輸出端之間的一對一的內部電性連接方式由路徑切換控制訊號所決定；根據路徑切換元件之第一輸入端、第二輸入端、第一輸出端及第二輸出端之間的一對一的內部電性連接方式，反饋第一延遲訊號至第一延遲鏈之輸入端及第二延遲鏈之輸入端的其中一者，以即反饋第二延遲訊號至第一延遲鏈之輸入端及第二延遲鏈之輸入端的另一者；以及使用訊號變化偵測元件，根據第一延遲訊號及第二延遲訊號產生路徑切換控制訊號，其中在路徑切換元件之切換次數為特定值的倍數時，路徑切換元件輸出之第一延遲訊號及第二延遲訊號所經歷的延遲時間實質上均等。
承上所述，本發明之隨機數產生電路及平衡傳輸延遲差異方法具有以下優點：
(1)藉由路徑切換元件在平行狀態及交錯狀態之間循環切換，可以使得第一延遲鏈及第二延遲鏈的環形振盪器輸出的延遲訊號在經過平行狀態及交錯狀態各一次之後，都通過第一延遲鏈及第二延遲鏈兩次，產生相同延遲路徑，降低隨機數產生電路因為半導體製程的變異，造成的第一延遲訊號及第二延遲訊號不匹配情形。
(2)訊號變化偵測元件藉由偵測第一延遲訊號及第二延遲訊號的變化(例如，從低電位變成高電位，或是從高電位變成低電位)，控制路徑切換元件，且根據路徑切換元件切換的次數產生觸發訊號，再搭配第二正反器，可以使得第二正反器輸出的隨機數訊號由系統雜訊來決定，提高其隨機性。
100、200:隨機數產生電路
110、210、310:訊號產生電路
111、211、311:第一延遲鏈
112、212、312:第二延遲鏈
113、114、213、214、313、314:輸出端
116:反及閘
120、220、320:路徑切換元件
121、221、321:第一輸出端
122、222、322:第二輸出端
123、223:時脈訊號端
130、230、330:訊號變化偵測元件
131、231:觸發訊號
140、240:訊號判斷單元
141、241:隨機數訊號
142、242:第一正反器
143、243:時脈訊號端
144、244:輸出端
145、245:第二正反器
146、246:時脈訊號端
160、260:致能產生器
170:校正電路
180:延遲產生器
300:傳播延遲平衡電路
331:路徑切換控制訊號
S1~S4:步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本發明之實施例之隨機數產生電路示意圖。
第2圖為根據本發明之另一實施例之隨機數產生電路示意圖。
第3圖為根據本發明之實施例之傳播延遲平衡電路示意圖。
第4圖為根據本發明之實施例之傳播延遲平衡方法流程圖。
第5A圖至第5D圖為根據本發明之實施例之隨機數產生電路操作狀態圖。
以下根據第1圖至第5D圖，說明本發明的實施方式。所做說明並非為限制本發明的實施方式，而僅為本發明之實施例。
參閱第1圖，其為根據本發明之實施例之隨機數產生電路示意圖， 且搭配參閱第5A圖至第5D圖，其為根據本發明之實施例之隨機數產生電路操作狀態圖。如圖所示，隨機數產生電路100包含訊號產生電路110、路徑切換元件120、訊號變化偵測元件130及訊號判斷單元140，其中訊號產生電路110、路徑切換元件120、訊號變化偵測元件130構成傳播延遲平衡電路。
訊號產生電路110包含第一延遲鏈111及第二延遲鏈112，第一延遲鏈111及第二延遲鏈112分別輸出第一延遲訊號及第二延遲訊號。
路徑切換元件120具有第一輸出端121及第二輸出端122。路徑切換元件120在平行狀態中的時候，第一延遲鏈111的輸出端113經由第一輸出端121連接第一延遲鏈111的輸入端，且將第二延遲鏈112的輸出端114經由第二輸出端122連接第二延遲鏈112的輸入端。
路徑切換元件120在交錯狀態中的時候，第一延遲鏈111的輸出端113經由第二輸出端122連接第二延遲鏈112的輸入端，且將第二延遲鏈112的輸出端114經由第一輸出端121連接第一延遲鏈111的輸入端。
訊號變化偵測元件130連接路徑切換元件120的第一輸出端121及第二輸出端122，且訊號變化偵測元件130之輸出端連接路徑切換元件120的時脈訊號端123。其中訊號變化偵測元件130控制路徑切換元件120在平行狀態及交錯狀態之間循環切換。其中訊號變化偵測元件130根據路徑切換元件120的切換次數產生觸發訊號131。
訊號判斷單元140具有第一輸入端連接路徑切換元件120之第一輸出端121，以及第二輸入端連接路徑切換元件120之第二輸出端122，其中訊號判斷單元140根據觸發訊號將路徑切換元件120之第一輸出端121與第二輸出端122之中的一者輸出作為隨機數訊號141。
根據本發明的實施例，其中訊號變化偵測元件130根據第一延遲訊號及第二延遲訊號之變化，控制路徑切換元件120在平行狀態及交錯狀態之 間循環切換。
根據本發明的實施例，其中路徑切換元件120為多工器。
根據本發明的實施例，其中訊號判斷單元140包含第一正反器142及第二正反器145。第一正反器142之輸入端連接路徑切換元件120的第一輸出端121，第一正反器142的時脈訊號端143連接路徑切換元件120的第二輸出端122。
第二正反器145之輸入端連接第一正反器142的時脈訊號端143，第二正反器145的時脈訊號端146接收觸發訊號131，且第二正反器145的輸出端產生隨機數訊號141。
藉由以上的描述，搭配第5A圖至第5D圖之操作狀態圖可以理解，訊號產生電路110藉由路徑切換元件120在平行狀態及交錯狀態中循環切換，每經過一個循環，第一延遲訊號及第二延遲訊號分別經過第一延遲鏈111及第二延遲鏈112兩次。由於經過相同的路徑，第一延遲訊號及第二延遲訊號造成的延遲可以高度接近，第一正反器142接收的訊號由於其延遲高度接近，其輸出的訊號藉由系統的隨機雜訊來決定，且搭配訊號變化偵測元件130的控制，可以在路徑切換元件120經過一個平行狀態及交錯狀態的切換週期之後，產生一個觸發訊號131，再藉由第二正反器145輸出最終的隨機數訊號141。
根據本發明的實施例，其中第一正反器142可以由比較器取代。
根據本發明的實施例，第一延遲鏈111及第二延遲鏈112可以是一個環式振盪器，且環式振盪器的輸入端可以是一個反及閘116的其中一個輸入端，或是反或閘(第1圖中未示出)的一個輸入端。
上述的環式振盪器，一般藉由奇數個數量的反相器組成，且其輸出端再連接其輸入端，因此環式振盪器的輸出訊號及輸入訊號會在高電位/低電位之間循環振盪。環式振盪器的輸入端，也可以利用反及閘，或反或閘等等可 以產生反向訊號的元件，再結合致能訊號(enable signal)達成相同功能。
由於環式振盪器在接收的訊號為高電位或低電位時，其延遲訊號的來源並不相同，舉例來說，當輸入訊號為低電位時，其延遲訊號的來源為經過P型電晶體的數量會比經過N型電晶體的數量多一個，而當輸入訊號為高電位時，其延遲訊號的來源為經過P型電晶體的數量比經過N型電晶體的數量少一個。
路徑切換元件120切換的時間點，可以藉由訊號變化偵測元件130偵測路徑切換元件120的第一輸出端121及第二輸出端122的訊號變化來達成，例如訊號由低電位變化成高電位時，訊號變化偵測元件130產生對應的訊號至路徑切換元件120的時脈訊號端123，以將路徑切換元件120的狀態做切換。
因此，當上述的第一延遲訊號經過路徑切換元件120的一個平行狀態及交錯狀態的切換週期之後，其延遲訊號的延遲總和為：第一延遲鏈111的低電位輸出訊號(如第5A圖所示)的延遲+第一延遲鏈111的高電位輸出訊號為(如第5B圖所示)的延遲+第二延遲鏈112的低電位輸出訊號為(如第5C圖所示)的延遲+第二延遲鏈112的高電位輸出訊號為(如第5D圖所示)的延遲。
簡單地說，第一延遲鏈111產生的第一延遲訊號經過第一延遲鏈111兩次後，再經過第二延遲鏈112兩次，因此經過P型跟N型電晶體的數量為相同的。另外，同理可知，第二延遲鏈112產生的第二延遲訊號經過第二延遲鏈112兩次後，再經過第一延遲鏈111兩次，因此經過P型跟N型電晶體的數量為相同的，亦即，第二延遲訊號經過路徑切換元件120的一個平行狀態及交錯狀態的切換週期之後，其延遲訊號的總和與第一延遲訊號相同。再者，第一延遲鏈111產生的第一延遲訊號與第二延遲鏈112產生的第二延遲訊號在經過路徑切換元件120的一個平行狀態及交錯狀態的切換週期之後，兩者的延遲總 和相同。
根據本發明的實施例，隨機數產生電路100進一步包含致能產生器160(enable generator)，致能產生器160連接在訊號變化偵測元件130的輸出端及第二正反器145的時脈訊號端146，且產生上述的觸發訊號131。致能產生器160連接第二延遲鏈112的反及閘116的另一個輸入端，或者連接反或閘的另一個輸入端。
根據本發明的實施例，隨機數產生電路100進一步包含校正電路170(calibration circuit)及延遲產生器180(delay generator)。
校正電路170的輸入端連接第二正反器145的輸出端。
延遲產生器180的輸入端連接校正電路170的輸出端，且連接致能產生器160的輸出端，其中延遲產生器180的輸出端連接第一延遲鏈111的反及閘116的另一輸入端，或者連接反或閘的另一個輸入端。
上述校正電路170用於判斷訊號隨機數訊號141是否足夠隨機，如果發現高電位訊號或低電位訊號其中一者出現較多次，則校正電路170會控制延遲產生器180的延遲值，藉此控制第一延遲鏈111及第二延遲鏈112的啟動時間。
上述致能產生器160的功能，在於可以對應訊號變化偵測元件130控制路徑切換元件120的切換次數(例如2、4、6、8次)，產生觸發訊號131，藉此觸發訊號131達成延遲產生器180控制第一延遲鏈111及第二延遲鏈112的啟動時間。
參閱第2圖，其為根據本發明之另一實施例之隨機數產生電路示意圖，且搭配參閱第5A圖至第5D圖。如圖所示，隨機數產生電路200包含訊號產生電路210、路徑切換元件220、訊號變化偵測元件230及訊號判斷單元240。
訊號產生電路210包含第一延遲鏈211及第二延遲鏈212，且第一延遲鏈211及第二延遲鏈212為相同奇數個反相器構成之環式振盪器，其中第一延遲鏈211及第二延遲鏈212分別輸出第一延遲訊號及第二延遲訊號。
路徑切換元件220具有第一輸出端221及第二輸出端222。路徑切換元件220在平行狀態中的時候，第一延遲鏈211的輸出端213經由第一輸出端221連接第一延遲鏈211的輸入端，且將第二延遲鏈212的輸出端214經由第二輸出端222連接第二延遲鏈212的輸入端。
路徑切換元件220在交錯狀態中的時候，第一延遲鏈211的輸出端213經由第二輸出端222連接第二延遲鏈212的輸入端，且將第二延遲鏈212的輸出端214經由第一輸出端221連接第一延遲鏈211的輸入端。
訊號變化偵測元件230連接路徑切換元件220的第一輸出端221及第二輸出端222，且訊號變化偵測元件230之輸出端連接路徑切換元件220的時脈訊號端223。其中訊號變化偵測元件230控制路徑切換元件220在平行狀態及交錯狀態之間循環切換。其中訊號變化偵測元件230根據路徑切換元件220的切換次數產生觸發訊號231。
訊號判斷單元240具有第一輸入端連接第一延遲鏈211輸出端213，以及第二輸入端連接第二延遲鏈212之輸出端214，其中訊號判斷單元240根據觸發訊號將第一延遲訊號與第二延遲訊號之中的一者輸出作為隨機數訊號241。
根據本發明的實施例，其中訊號變化偵測元件230根據第一延遲訊號及第二延遲訊號之變化，控制路徑切換元件220在平行狀態及交錯狀態之間循環切換。
根據本發明的實施例，其中路徑切換元件220為多工器。
根據本發明的實施例，其中訊號判斷單元240包含第一正反器242 及第二正反器245。第一正反器242之輸入端連接路徑切換元件220的第一輸出端221，第一正反器242的時脈訊號端243連接路徑切換元件220的第二輸出端222。
第二正反器245之輸入端連接第一正反器242的輸出端244，第二正反器245的時脈訊號端246接收觸發訊號231，且第二正反器245的輸出端產生隨機數訊號241。
第2圖所揭露的實施例與第1圖不同的是：第一延遲鏈211的輸出端213，以及第二延遲鏈212的輸出端214不經由路徑切換元件220，而是直接連接至第一正反器242，其達成的效果與第1圖揭露的實施例相同。
根據本發明的實施例，其中第一正反器242可以由比較器取代。
根據本發明的實施例，隨機數產生電路200進一步包含致能產生電路260。
致能產生器260連接在訊號變化偵測元件230之輸出端及第二正反器245之時脈訊號端246之間，且產生觸發訊號231。
校正電路(未繪示)之輸入端連接第二正反器245之輸出端，且連接致能產生器260之輸出端，且校正電路(未繪示)之輸出端連接路徑切換元件220之時脈訊號端223。
第2圖所揭露的實施例與第1圖的另一個不同點是：當訊號產生電路210的輸入端不使用如第1圖所揭露的反及閘116，或者是反或閘時，不需要如第1圖所揭露的延遲產生器180。
在上述實施例中，延遲鏈、路徑切換元件的輸入端與輸出端的數量以兩個為例進行說明，在其他實施例中，延遲鏈、路徑切換元件的輸入端與輸出端的數量可以大於兩個。當遲鏈、路徑切換元件的輸入端與輸出端的數量為大於兩個時，訊號變化偵測元件偵測路徑切換元件的輸出端的訊號變化次數 來達成，且訊號變化偵測元件根據上述變化次數來決定路徑切換控制訊號。
參閱第3圖，其為根據本發明之實施例之傳播延遲平衡電路示意圖。如圖所示，傳播延遲平衡電路300包含訊號產生電路310、路徑切換元件320及訊號變化偵測元件330。
訊號產生電路310包含複數個延遲鏈(舉例來說，311及312)，用以分別輸出延遲訊號。
路徑切換元件320具有複數個輸入端及複數個輸出端(舉例來說，321及322)，其中路徑切換元件320之複數個輸出端分別一對一地電性連接複數個延遲鏈之各輸入端，其中路徑切換元件320的複數個輸入端分別一對一地電性連接複數個延遲鏈之各輸出端(舉例來說，313及314)，以分別接收各延遲訊號，其中路徑切換元件320受控於路徑切換控制訊號331，以改變路徑切換元件之複數個輸入端及複數個輸出端之間的內部電性連接方式，其中內部電性連接方式為一對一連接。
訊號變化偵測元件330電性連接路徑切換元件320，且根據路徑切換元件320之複數個輸出端之複數個延遲訊號產生路徑切換控制訊號331，其中當路徑切換元件之內部電性連接方式之切換次數為特定值的倍數時，路徑切換元件之複數個輸出端之各延遲訊號之間的延遲時間實質上均等。
上述路徑切換元件320及訊號變化偵測元件330可以由不同方式實施，舉例來說，路徑切換元件320可以用多個切換電晶體來實施，訊號變化偵測元件330可以由簡單邏輯閘來實施。
根據本發明的實施例，其中各延遲訊號在複數個延遲鏈中的至少二個之中傳播。
由上述描述可以理解，傳播延遲平衡電路300中的兩個延遲訊號要達到延遲平衡的方式，可以不僅僅在兩個延遲鏈中傳播，還可以在三個延遲 鏈，或更多個延遲鏈當中傳播。舉例來說，第一延遲訊號可以在經過兩次第一延遲鏈311之後，藉由路徑切換元件320切換至第二延遲鏈312，第一延遲訊號經過兩次第二延遲鏈312之後，再切換到第三延遲鏈(圖中未示出)，最後再切換回第一延遲鏈311。
同理，第二延遲訊號的傳播方式，可以是先經過第二延遲鏈312兩次，再經過第三延遲鏈兩次，最後經過第一延遲鏈311兩次。如此一來，第一延遲訊號及第二延遲訊號均經過相同的延遲路徑，達到傳播延遲平衡的結果，且由此可知路徑切換元件320切換內部電性連接方式的切換次數以三次為特定值。
同理可證，兩個延遲訊號可以在更多個延遲鏈當中傳播，藉由路徑切換元件320的特定切換次數，以更多不同的傳播方式達成傳播延遲平衡的結果。
本發明的實施例也提供一種非揮發性儲存媒體，包含多段程式碼，以供電路自動化設計軟體讀取，其中多段程式碼為用以記載及形成上述傳播延遲平衡電路300。
參閱第4圖，其為根據本發明之實施例之傳播延遲平衡方法流程圖，其應用於上述的隨機數產生電路100、隨機數產生電路200及傳播延遲平衡電路300。如圖所示，其至少包含以下步驟(S1至S4)：
步驟S1：使用第一延遲鏈311及第二延遲鏈312，以分別產生第一延遲訊號及第二延遲訊號。
步驟S2：使用訊號變化偵測元件330，根據第一延遲訊號及第二延遲訊號，產生路徑切換控制訊號331，其中在路徑切換元件320之切換次數為特定值的倍數時，路徑切換元件320輸出之第一延遲訊號及第二延遲訊號所經歷的延遲時間實質上均等。步驟S4執行完之後，回到步驟S1繼續執行。在其 他實施例中，亦可以是，內部電性連接方式有初始值，而步驟S4是在步驟S2之後與在步驟S3之前。
步驟S3：分別輸入第一延遲訊號及第二延遲訊號至路徑切換元件320的第一輸入端及第二輸入端，其中路徑切換元件320之第一輸入端、第二輸入端、第一輸出端321及第二輸出端322之間的一對一的內部電性連接方式由路徑切換控制訊號331所決定。
步驟S4：依據路徑切換元件320之第一輸入端、第二輸入端、第一輸出端321及第二輸出端322之間的一對一的內部電性連接方式，反饋第一延遲訊號的其中一者，以及反饋第二延遲訊號至第一延遲鏈之輸入端及第二延遲鏈之輸入端的其中另一者。
藉由以上的傳播延遲平衡方法，兩個延遲訊號還可以在更多個延遲訊號鏈當中傳播，只需利用路徑切換元件320切換特定值的倍數，即可讓兩個延遲訊號經過相同的延遲路徑而達成相同的延遲時間。
舉例來說，路徑切換元件320切換的特定值可以是3，將內部電性連接方式從1-1、2-2、3-3(代表第一輸入端連接至第一輸出端、第二輸入端連接至第二輸出端、第三輸入端連接至第三輸出端，以此類推)，依序切換成1-2、2-3、3-1，以及1-3、2-1、3-2，也可以是從1-1、2-2、3-3，依序切換成1-3、2-1、3-2，以及1-2、2-3、3-1。由此可以理解，兩個延遲訊號經過的延遲路徑相同，進而達成相同延遲時間。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
300:傳播延遲平衡電路
310:訊號產生電路
311:第一延遲鏈
312:第二延遲鏈
313、314:輸出端
320:路徑切換元件
321:第一輸出端
322:第二輸出端
330:訊號變化偵測元件
331:路徑切換控制訊號

Claims (10)

  1. 一種隨機數產生電路，其包含：一訊號產生電路，其包含一第一延遲鏈及一第二延遲鏈，該第一延遲鏈及該第二延遲鏈分別輸出一第一延遲訊號及一第二延遲訊號；一路徑切換元件，其具有一第一輸出端及一第二輸出端，其中該路徑切換元件在一平行狀態中，將該第一延遲鏈之輸出端經由該第一輸出端連接該第一延遲鏈之一輸入端，且將該第二延遲鏈之輸出端經由該第二輸出端連接該第二延遲鏈之一輸入端，其中該路徑切換元件在一交錯狀態中，將該第一延遲鏈之輸出端經由該第二輸出端連接該第二延遲鏈之該輸入端，且將該第二延遲鏈之輸出端經由該第一輸出端連接該第一延遲鏈之該輸入端；一訊號變化偵測元件，其連接該路徑切換元件之該第一輸出端及該第二輸出端，其中該訊號變化偵測元件控制該路徑切換元件在該平行狀態及該交錯狀態之間循環切換，並根據該路徑切換元件之切換次數產生一觸發訊號；以及一訊號判斷單元，其具有一第一輸入端連接該路徑切換元件之該第一輸出端，以及一第二輸入端連接該路徑切換元件之該第二輸出端，其中該訊號判斷單元根據該觸發訊號將該路徑切換元件之該第一輸出端與該第二輸出端之中一者的訊號輸出作為一隨機數訊號。
  2. 如請求項1所述之隨機數產生電路，其中該訊號變化偵測元件根據該第一延遲訊號及該第二延遲訊號之變化，控制該路徑切換元件在該平行狀態及該交錯狀態之間循環切換。
  3. 如請求項1所述之隨機數產生電路，其中該訊號判斷單元包含： 一第一正反器，該第一正反器之一輸入端連接該路徑切換元件之該第一輸出端，該第一正反器之一時脈訊號端連接該路徑切換元件之該第二輸出端；以及一第二正反器，該第二正反器之一輸入端連接該第一正反器之一輸出端，該第二正反器之一時脈訊號端接收該觸發訊號，且該第二正反器之一輸出端產生該隨機數訊號。
  4. 如請求項3所述之隨機數產生電路，其進一步包含：一校正電路，用以根據該隨機數訊號的變化調整該第一延遲鏈及該第二延遲鏈之啟動時間。
  5. 一種傳播延遲平衡電路，其包含：一訊號產生電路，包含複數個延遲鏈，該複數個延遲鏈用以分別輸出一延遲訊號；一路徑切換元件，具有複數個輸入端及複數個輸出端，其中該路徑切換元件之該複數個輸出端分別一對一地電性連接該複數個延遲鏈之各該輸入端，其中該路徑切換元件的該複數個輸入端分別一對一地電性連接該複數個延遲鏈之各該輸出端，以分別接收各該延遲訊號，其中該路徑切換元件受控於一路徑切換控制訊號，以改變該路徑切換元件之該複數個輸入端及該複數個輸出端之間之一內部電性連接方式，其中該內部電性連接方式為一對一連接；一訊號變化偵測元件，電性連接該路徑切換元件，且根據該路徑切換元件之該複數個輸出端之該複數個延遲訊號，產生該路徑切換控制訊號，其中當該路徑切換元件之該內部電性連接方式之切換次數為一特定值的倍數時，該路徑切換元件之該複數個輸出端之各該延遲訊號之間的延遲時間實質上均等。
  6. 如請求項5所述之傳播延遲平衡電路，其中各該延遲鏈包含一環式振盪器。
  7. 如請求項5所述之傳播延遲平衡電路，其中各該延遲訊號在該複數個延遲鏈中的至少二個之中傳播。
  8. 如請求項6所述之傳播延遲平衡電路，其中該環式振盪器包含奇數個反向器。
  9. 一種非揮發性儲存媒體，包含多段程式碼，以供一電路自動化設計軟體讀取，其中該多段程式碼為用以記載及形成如請求項5至請求項8之中任一項所述之傳播延遲平衡電路。
  10. 一種傳播延遲平衡方法，至少包含以下步驟：使用一第一延遲鏈及一第二延遲鏈，以分別產生一第一延遲訊號及一第二延遲訊號；使用一訊號變化偵測元件，根據該第一延遲訊號及該第二延遲訊號產生一路徑切換控制訊號，其中在一路徑切換元件之切換次數為一特定值的倍數時，該路徑切換元件輸出之該第一延遲訊號及該第二延遲訊號所經歷的延遲時間實質上均等；分別輸入該第一延遲訊號及該第二延遲訊號至該路徑切換元件的一第一輸入端及一第二輸入端，其中該路徑切換元件之該第一輸入端、該第二輸入端、一第一輸出端及一第二輸出端之間的一對一的一內部電性連接方式由該路徑切換控制訊號所決定；以及根據該路徑切換元件的該內部電性連接方式，反饋該第一延遲訊號至該第一延遲鏈之輸入端及該第二延遲鏈之輸入端的其中一者，以及反饋該第二延遲訊號至該第一延遲鏈之輸入端及該第二延遲鏈之輸入端的其中另一者。
TW109134491A 2020-10-05 2020-10-05 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體 TWI761981B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109134491A TWI761981B (zh) 2020-10-05 2020-10-05 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體
US17/369,562 US11418177B2 (en) 2020-10-05 2021-07-07 Propagation delay balancing circuit, method and random number generating circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109134491A TWI761981B (zh) 2020-10-05 2020-10-05 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體

Publications (2)

Publication Number Publication Date
TW202215189A TW202215189A (zh) 2022-04-16
TWI761981B true TWI761981B (zh) 2022-04-21

Family

ID=80932621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134491A TWI761981B (zh) 2020-10-05 2020-10-05 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體

Country Status (2)

Country Link
US (1) US11418177B2 (zh)
TW (1) TWI761981B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115987275A (zh) * 2021-10-14 2023-04-18 澜起科技股份有限公司 校准方法、校准装置及多相时钟电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501691A (zh) * 2006-08-09 2009-08-05 高通股份有限公司 使用可配置环形振荡器的电路仿真器参数提取
US20120242490A1 (en) * 2011-03-25 2012-09-27 Ramaswami Ravi K Voltage Supply Droop Detector
TWI430078B (zh) * 2007-11-05 2014-03-11 Advanced Risc Mach Ltd 功率控制電路，切換電軌分析電路以及電源連接至切換電軌之控制方法
TWI547094B (zh) * 2012-08-01 2016-08-21 英特爾公司 整合式非依電性單調計數器及操作一計數器之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11293891B2 (en) * 2017-10-16 2022-04-05 Analog Devices International Unlimited Company Methods and systems for readout of nanogap sensors
US10841107B2 (en) * 2017-11-20 2020-11-17 Analog Devices, Inc. Efficient delay-based PUF implementation using optimal racing strategy
EP3743784B1 (en) * 2018-01-25 2022-01-12 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Electronic device
US11312146B2 (en) * 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
KR102662555B1 (ko) * 2019-07-05 2024-05-03 삼성전자주식회사 지연 동기 루프 회로 및 이를 구비하는 반도체 메모리 장치
KR20210054651A (ko) * 2019-11-05 2021-05-14 삼성전자주식회사 타이밍 데이터 수집 장치
US11411569B2 (en) * 2020-06-30 2022-08-09 Qualcomm Incorporated Calibration of sampling-based multiplying delay-locked loop (MDLL)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501691A (zh) * 2006-08-09 2009-08-05 高通股份有限公司 使用可配置环形振荡器的电路仿真器参数提取
TWI430078B (zh) * 2007-11-05 2014-03-11 Advanced Risc Mach Ltd 功率控制電路，切換電軌分析電路以及電源連接至切換電軌之控制方法
US20120242490A1 (en) * 2011-03-25 2012-09-27 Ramaswami Ravi K Voltage Supply Droop Detector
TWI547094B (zh) * 2012-08-01 2016-08-21 英特爾公司 整合式非依電性單調計數器及操作一計數器之方法

Also Published As

Publication number Publication date
US11418177B2 (en) 2022-08-16
US20220109436A1 (en) 2022-04-07
TW202215189A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
US8294502B2 (en) Delay circuitry
US7808271B2 (en) Time-balanced multiplexer switching methods and apparatus
US9048823B2 (en) Duty cycle distortion correction circuitry
TW201840132A (zh) 數位控制延遲線
JP2009296548A (ja) 半導体集積回路装置
TWI761981B (zh) 傳播延遲平衡電路、方法與使用其的隨機數產生電路以及非揮發性儲存媒體
US7932748B1 (en) 2×VDD-tolerant logic circuits and a related 2×VDD-tolerant I/O buffer with PVT compensation
WO2009133658A1 (ja) 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型ｄａｃ、及び半導体集積回路、映像機器、通信機器
WO2022059068A1 (ja) 比較回路およびａｄコンバータ
US11073862B2 (en) Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal
KR100735017B1 (ko) 반도체 장치 및 이 장치의 테스트 방법
TW201817166A (zh) 可選擇延遲緩衝器
JP2008172779A (ja) 高速動作のためのフリップフロップ
JP6098342B2 (ja) コンパレータ
CN116136754A (zh) 传播延迟平衡电路、方法、随机数产生电路及存储介质
JP3851906B2 (ja) パルス生成回路
US20120112813A1 (en) Latch Circuits with Synchronous Data Loading and Self-Timed Asynchronous Data Capture
JP2016201623A (ja) フリップフロップ回路および半導体集積回路装置
US8270557B2 (en) Integrated circuit and method for driving the same
KR100551898B1 (ko) 시프트 레지스터 및 ｄ플립플롭
Govindaswamy et al. A 2^ 7-1 Low-Power Half-Rate 16-Gb/s Charge-Mode PRBS Generator in 1.2 V, 65nm CMOS
KR20210017209A (ko) 레벨 쉬프터
KR20020053537A (ko) 펄스 발생 회로
JP2006129028A (ja) 差動信号生成回路および差動信号送信回路
KR19990081404A (ko) 클럭 발생회로