KR100529615B1 - 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 - Google Patents

트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 Download PDF

Info

Publication number
KR100529615B1
KR100529615B1 KR10-2003-0096992A KR20030096992A KR100529615B1 KR 100529615 B1 KR100529615 B1 KR 100529615B1 KR 20030096992 A KR20030096992 A KR 20030096992A KR 100529615 B1 KR100529615 B1 KR 100529615B1
Authority
KR
South Korea
Prior art keywords
transistors
transistor
gate
voltage
drain
Prior art date
Application number
KR10-2003-0096992A
Other languages
English (en)
Other versions
KR20050065222A (ko
Inventor
이상기
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0096992A priority Critical patent/KR100529615B1/ko
Priority to US11/021,451 priority patent/US7145356B2/en
Publication of KR20050065222A publication Critical patent/KR20050065222A/ko
Application granted granted Critical
Publication of KR100529615B1 publication Critical patent/KR100529615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 상기와 같은 문제점을 해결하기 위하여 창출한 것으로, 동시에 여러 트랜지스터 소자에 각기 다른 조건의 전기적인 스트레스를 인가할 수 있는 테스트 회로를 제공한다.
본 발명에 따른 복수의 트랜지스터의 열화정도를 측정할 수 있는 테스트회로는, 복수의 트랜지스터의 각 단자에 연결할 수 있는 복수개의 접촉패드가 마련되고, 테스트를 위하여 인가되는 전압을 저항비에 의해 분배하여 복수의 트랜지스터의 게이트에 각각 인가되도록 각 트랜지스터의 게이트 사이에 연결된 복수개의 제1저항소자들을 포함한다. 또한, 트랜지스터의 게이트에 인가되는 전압이 전압강하되어 해당 트랜지스터의 드레인에 인가되도록 복수의 트랜지스터의 게이트전극과 드레인전극 사이에 각각 연결된 복수의 제2저항소자들을 포함한다.

Description

트랜지스터들의 열화정도를 측정할 수 있는 테스트회로{Test circuit for measuring degradation of transistors}
본 발명은 여러 트랜지스터의 열화정도를 동시에 측정하기 위한 테스트 회로에 관한 것으로, 특히 각각의 트랜지스터의 게이트와 드레인에 전압이 다르게 인가되도록 하여 짧은 시간에 여러개의 트랜지스터의 열화정도를 측정할 수 있는 테스트 회로에 관한 것이다.
일반적으로, 트랜지스터의 열화 정도는 게이트와 드레인에 가해주는 전압에 따라 발생되는 열화정도를 측정함으로써 알 수가 있다.
도 1은 트랜지스터의 열화정도를 측정하기 위하여 일반적으로 사용되는 테스트회로의 등가회로도이다.
도 1에서와 같이, 트랜지스터의 열화정도를 측정하기 위한 테스트 회로는 트랜지스터의 게이트전극에 소정의 전압(예컨대 2V)을, 드레인전극에는 소정의 전압(예컨대, 4.5V)을 인가하도록 구성된다. 트랜지스터에 전기적인 스트레스를 가한 후, 트랜지스터의 소자파라미터인 드레인전류를 검출하여 소자가 열화하는 정도를 측정한다.
하나의 전기적 스트레스조건에 대한 트랜지스터의 소자파라미터의 측정이 완료된 후, 다른 트랜지스터 소자에 다른 전기적 스트레스 조건(예 : 5V의 드레인 전압과 2.5V의 게이트 전압)을 인가하고 프로브카드(probe card)를 이용하여 드레인전류를 검출하여 열화정도를 측정한다.
이와 같이, 순차적으로 측정하고자 하는 모든 전기적 스트레스 조건에 대하여 트랜지스터의 드레인전류를 각각 검출함으로써 트랜지스터의 열화정도 및 수명(lifetime)을 측정하였다.
그러나, 도 1과 같은 테스트회로에 의해 트랜지스터의 수명(lifetime)을 측정하기 위하여, 하나의 트랜지스터에 한가지 조건의 전기적 스트레스를 인가하여 열화 정도를 측정하여야 한다. 따라서 각각의 스트레스 조건에 대하여 10%의 드레인 포화전류(IDSAT)가 되는 시간을 구하는 데는 상당한 시간(최소 3시간)이 소요된다.
또한, 정확한 트랜지스터의 수명(lifetime)을 측정하기 위해서는 여러 가지 조건에서 트랜지스터 소자의 열화를 측정해야 되기 때문에 그 소자의 개수만큼 많은 시간이 소요되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 상기와 같은 문제점을 해결하기 위하여 창출한 것으로, 동시에 여러 트랜지스터 소자에 각기 다른 조건의 전기적인 스트레스를 인가할 수 있는 테스트 회로를 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명의 첫째 특징에 따른 테스트회로는, 복수의 트랜지스터의 열화정도를 측정하는 테스트회로로서,
상기 복수의 트랜지스터의 각 단자에 연결할 수 있는 복수개의 접촉패드;
인가되는 전압을 저항비에 의해 분배하여 상기 복수의 트랜지스터의 게이트에 각각 인가되도록 연결된 복수개의 제1저항소자들; 및
트랜지스터의 게이트에 인가되는 전압이 전압강하되어 해당 트랜지스터의 드레인에 인가되도록 복수의 트랜지스터의 게이트전극과 드레인전극 사이에 각각 연결된 복수의 제2저항소자들을 포함한다.
상기 접촉패드는 각 트랜지스터의 게이트에 인가될 최고 전압을 인가하기 위한 게이트펄스패드 및 게이트 벌크패드를 포함할 수 있다.
상기 복수의 트랜지스터의 게이트에 인가되는 전압들 상호간의 전압차는 모두 동일할 수 있다.
상기 복수의 트랜지스터의 드레인에 인가되는 전압들 상호간의 전압차는 모두 동일할 수 있다.
본 발명의 첫째 특징에 따른 집적회로는, 복수의 트랜지스터 및 상기 복수의 트랜지스터의 열화정도 테스트하는 테스트회로가 집적된 집적회로로서,
상기 테스트회로는,
상기 복수의 트랜지스터의 각 단자에 연결할 수 있는 복수개의 접촉패드;
인가되는 전압을 저항비에 의해 분배하여 상기 복수의 트랜지스터의 게이트에 각각 인가되도록 연결된 복수개의 제1저항소자들; 및
트랜지스터의 게이트에 인가되는 전압이 전압강하되어 해당 트랜지스터의 드레인에 인가되도록 복수의 트랜지스터의 게이트전극과 드레인전극 사이에 각각 연결된 복수의 제2저항소자들을 포함한다.
상기 접촉패드는 각 트랜지스터의 게이트에 인가될 최고 전압을 인가하기 위한 게이트펄스패드 및 게이트벌크패드를 포함할 수 있다.
상기 복수의 트랜지스터의 게이트에 인가되는 전압들 상호간의 전압차는 모두 동일할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 도 2를 참조하여 본 발명에 따른 테스트회로에 대하여 보다 상세하게 설명한다.
도 2는 본 발명에 의해 동시에 복수개의 트랜지스터의 열화 정도를 측정할 수 있는 테스트 회로(100)의 등가회로도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 테스트회로(100)은, 4개의 트랜지스터(DUT1 ~ DUT4)의 각 전극들(게이트, 소스, 드레인 및 기판)을 연결하는 패드들(G1~G4, S1~S4, D1~D4, B1~B4); 각 트랜지스터의 게이트전극 및 드레인전극에 특정 전압을 인가하기 위한 패드(Gp, Bp); 패드(Gp)와 패드(Bp)를 연결하며 각 트랜지스터의 게이트 사이에 저항소자(R1~R3)가 마련된 연결선(L1); 및 연결선(L1)과 각 드레인전극 사이에 개재된 저항소자(R4~R7)를 포함한다.
구체적으로, 테스트회로(100)은 각 트랜지스터(DUT1 ~ DUT4)의 소스전극패드(S1~S4), 각 트랜지스터의 드레인패드(D1~D4), 각 트랜지스터의 게이트패드(G1~G4) 및 각 트랜지스터의 기판패드(B1~B4)를 포함한다.
게이트펄스패드(Gp) 및 게이트벌크패드(Bp)는 연결선(L1)에 의해 접속된다. 연결선(L1)은 각 트랜지스터의 게이트전극에 접속되는 노드(N1~N4)를 포함하며, 노드(N1)와 노드(N2) 사이에 접속되는 저항소자(R1), 노드(N2)와 노드(N3) 사이에 접속되는 저항소자(R2), 노드(N3)와 노드(N4) 사이에 접속되는 저항소자(R3)를 포함한다.
또한 연결선(L1)은, 저항소자(R4)를 개재하여 트랜지스터(DUT1)의 드레인에, 저항소자(R5)를 개재하여 트랜지스터(DUT2)의 드레인에, 저항소자(R6)를 개재하여 트랜지스터(DUT3)의 드레인에, 저항소자(R7)를 개재하여 트랜지스터(DUT4)의 드레인에 접속된다. 따라서, 패드(Gp)와 패드(Bp)에 특정 전압차를 인가함으로써 각 트랜지스터의 게이트 및 드레인전극에 소정의 전압이 인가된다.
다음으로, 본 발명에 테스트회로의 동작상태를 설명한다.
먼저, 저항소자(R1~R3)에 의해 각 노드(N1~N4) 사이에는 소정의 전압차가 발생되어 각 트랜지스터의 게이트단자에 각각 다른 전압이 인가된다. 예컨대, 패드(Gp)에 4.0V의 전압을 인가하고 각 노드(N1~N4) 사이에 0.2V의 전압차가 발생하도록 하면, 트랜지스터(DUT1)의 게이트에는 4.0V의 전압이 인가되고, 트랜지스터(DUT2)의 게이트에는 3.8V의 전압이 인가되고, 트랜지스터(DUT3)의 게이트에는 3.6V의 전압이 인가되며, 트랜지스터(DUT4)의 게이트에는 3.4V의 전압이 인가된다.
또한, 저항소자(R4~R7)에 의해 각 노드(N1~N4)와 각 트랜지스터의 드레인단자 사이에 소정의 전압차가 발생되어 각 트랜지스터의 드레인단자에도 각각 다른 전압이 인가된다. 예컨대, 패드(Gp)에 4.0V의 전압을 인가하고, 각 노드와 트랜지스터의 드레인 사이의 전압차를 2.0V로 하면, 각 노드(N1)의 전압은 4.0V이고, 트랜지스터(DUT1)의 드레인의 전압은 저항소자(R4)에 의해 2.0V가 된다. 그리고, 트랜지스터(DUT2)의 드레인에는 1.8V의 전압이 인가되고, 트랜지스터(DUT3)의 드레인에는 1.6V의 전압이 인가되며, 트랜지스터(DUT4)의 드레인에는 1.4V의 전압이 인가된다. 이 때, 기판패드(B1, B2, B3, B4)와 소스패드(S1, S2, S3, S4)는 접지(ground)된다.
이와 같이 각 트랜지스터의 게이트 및 드레인전극에 스트레스를 인가한 후에 소자파라미터인 드레인전류를 측정한다. 즉, 각 트랜지스터(DUT1, DUT2, DUT3, DUT4)마다 포화전류(Idsat) 및 문턱전압(Vth) 등 소자특성을 나타내는 변수들을 측정하면 된다.
구체적으로, 트랜지스터의 열화정도는 포화드레인전류를 검출함으로써 측정될 수 있다. 이 전류는 동작전압(operation voltage, Vop)에서 측정해야 하며, 측정조건은 드레인전압(Vd)과 게이트전압(Vg)이 동작전압(Vop)과 동일하고, 소스전압(Vs)과 기판벌크전압(Vb)이 0V이다. 예컨대, 트랜지스터(DUT1)의 소스패드(S1), 기판패드(B1)는 0V이고, 게이트패드(D1)와 드레인패드(D1)에 동작전압(Vop)을 인가한 후, 드레인전류를 측정한다.
같은 방법으로, 트랜지스터들(DUT2~4)에서도 드레인전류를 시간의 함수로 측정하여 초기값과 대비하여 감소되는 정도를 비율로 나타내어 수명을 측정한다.
열하정도를 측정하는 척도는 트랜지스터의 드레인전류 및 문턱전압의 초기값에 대하여 시간에 따라 변화하는 정도를 %로 나타내어 분석하는 것이다. 각 스트레스 조건에 대하여 10%열화되는 값(시간)을 기준(criterion)으로 설정하여 수명을 측정하게 된다. 포화전류는 문턱전압의 함수로 나타나며, 문턱전압은 강한 역전이 발생하는 전압을 의미하며 이 값은 드레인전류-게이트전압 곡선에서 측정할 수 있다.
이와 같이, 하나의 테스트회로를 이용하여 복수의 트랜지스터의 열화정도를 동시에 측정할 수 있어, 짧은 시간에 효율적으로 트랜지스터의 열화정도에 의한 열화정도 및 수명평가가 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
이상에서 설명한 바와 같이 본 발명 열화정도 측정을 위한 테스트 회로는 한가지 조건(최고 게이트 전압과 최고 드레인 전압)의 스트레스를 인가하면, 여러 개의 트랜지스터 소자에 각각 다른 스트레스조건이 인가되어 모든 조건에 대한 트랜지스터 소자의 열화 정도를 동시에 측정할 수 있다.
따라서, 종래의 트랜지스터 소자 하나를 측정하는 시간으로 여러 개의 소자를 동시에 측정할 수 있게 되어 시간적인 손실을 줄여 작업 효율을 높힐 수 있다.
또한, 각 트랜지스터의 게이트전극이나 드레인전극에 특정 전압강하가 발생하도록 저항을 연결함으로써, 용이하게 테스트회로를 구현할 수 있다.
도 1은 트랜지스터의 열화정도를 측정하기 위하여 일반적으로 사용되는 테스트회로의 등가회로도이다.
도 2는 본 발명에 의해 동시에 복수개의 트랜지스터의 열화 정도를 측정할 수 있는 테스트 회로(100)의 등가회로도이다.

Claims (7)

  1. 복수의 트랜지스터의 열화정도를 측정하는 테스트회로에 있어서,
    상기 복수의 트랜지스터의 각 단자에 연결할 수 있는 복수개의 접촉패드;
    인가되는 전압을 저항비에 의해 분배하여 상기 복수의 트랜지스터의 게이트에 각각 인가되도록 연결된 복수개의 제1저항소자들; 및
    트랜지스터의 게이트에 인가되는 전압이 전압강하되어 해당 트랜지스터의 드레인에 인가되도록 복수의 트랜지스터의 게이트전극과 드레인전극 사이에 각각 연결된 복수의 제2저항소자들
    을 포함하는 테스트 회로.
  2. 제1항에 있어서,
    상기 접촉패드는 각 트랜지스터의 게이트에 인가될 최고 전압을 인가하기 위한 게이트펄스패드 및 게이트벌크패드를 포함하는 테스트회로.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 트랜지스터의 게이트에 인가되는 전압들 상호간의 전압차는 모두 동일한 테스트회로.
  4. 제3항에 있어서,
    상기 복수의 트랜지스터의 드레인에 인가되는 전압들 상호간의 전압차는 모두 동일한 테스트회로.
  5. 복수의 트랜지스터 및 상기 복수의 트랜지스터의 열화정도를 측정할 수 있는 테스트회로가 집적된 집적회로에 있어서,
    상기 테스트회로는,
    상기 복수의 트랜지스터의 각 단자에 연결할 수 있는 복수개의 접촉패드;
    인가되는 전압을 저항비에 의해 분배하여 상기 복수의 트랜지스터의 게이트에 각각 인가되도록 연결된 복수개의 제1저항소자들; 및
    트랜지스터의 게이트에 인가되는 전압이 전압강하되어 해당 트랜지스터의 드레인에 인가되도록 복수의 트랜지스터의 게이트전극과 드레인전극 사이에 각각 연결된 복수의 제2저항소자들 을 포함하는 집적회로.
  6. 제5항에 있어서,
    상기 접촉패드는 각 트랜지스터의 게이트에 인가될 최고 전압을 인가하기 위한 게이트펄스패드 및 게이트벌크패드를 포함하는 집적회로.
  7. 제5항 또는 제6항에 있어서,
    상기 복수의 트랜지스터의 게이트에 인가되는 전압들 상호간의 전압차는 모두 동일한 집적회로.
KR10-2003-0096992A 2003-12-24 2003-12-24 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 KR100529615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0096992A KR100529615B1 (ko) 2003-12-24 2003-12-24 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
US11/021,451 US7145356B2 (en) 2003-12-24 2004-12-23 Circuits for transistor testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0096992A KR100529615B1 (ko) 2003-12-24 2003-12-24 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로

Publications (2)

Publication Number Publication Date
KR20050065222A KR20050065222A (ko) 2005-06-29
KR100529615B1 true KR100529615B1 (ko) 2005-11-17

Family

ID=34747731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0096992A KR100529615B1 (ko) 2003-12-24 2003-12-24 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로

Country Status (2)

Country Link
US (1) US7145356B2 (ko)
KR (1) KR100529615B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212023B2 (en) * 2004-09-07 2007-05-01 Texas Instruments Incorporated System and method for accurate negative bias temperature instability characterization
US7594149B2 (en) * 2005-02-22 2009-09-22 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7583087B2 (en) * 2005-02-22 2009-09-01 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7256605B2 (en) * 2005-11-14 2007-08-14 Semiconductor Components Industries, L.L.C. Diagnostic circuit and method therefor
CN100495057C (zh) * 2005-12-22 2009-06-03 中芯国际集成电路制造(上海)有限公司 利用阵列与解码器进行器件表征的方法与系统
US7541825B2 (en) * 2006-09-28 2009-06-02 Micron Technology, Inc. Isolation circuit
JP4274576B2 (ja) * 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
KR100941835B1 (ko) * 2008-05-14 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US8643539B2 (en) * 2008-11-19 2014-02-04 Nokomis, Inc. Advance manufacturing monitoring and diagnostic tool
KR101027338B1 (ko) * 2009-03-30 2011-04-11 주식회사 하이닉스반도체 번인 테스트 방법 및 집적회로
CN102928763B (zh) * 2012-11-28 2014-12-24 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
US20140354325A1 (en) * 2013-05-28 2014-12-04 United Microelectronics Corp. Semiconductor layout structure and testing method thereof
US9404960B2 (en) * 2013-09-30 2016-08-02 Globalfoundries Inc. On chip bias temperature instability characterization of a semiconductor device
CN104267329B (zh) * 2014-10-21 2017-03-15 京东方科技集团股份有限公司 晶体管测试电路以及测试方法
CN105095594B (zh) * 2015-08-19 2018-06-26 杭州广立微电子有限公司 基于不同测试目的而生成测试单元版图的方法
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
US10448864B1 (en) 2017-02-24 2019-10-22 Nokomis, Inc. Apparatus and method to identify and measure gas concentrations
EP3511986A1 (en) * 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistor arrangement with a load transistor and a sense transistor
US11489847B1 (en) 2018-02-14 2022-11-01 Nokomis, Inc. System and method for physically detecting, identifying, and diagnosing medical electronic devices connectable to a network

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2020437B (en) * 1978-04-14 1982-08-04 Seiko Instr & Electronics Voltage detecting circuit
US4808915A (en) * 1981-10-30 1989-02-28 Honeywell Bull, Inc. Assembly of electronic components testable by a reciprocal quiescent testing technique
US5561373A (en) * 1990-10-09 1996-10-01 Fujitsu Limited Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
FR2688952B1 (fr) * 1992-03-18 1994-04-29 Sgs Thomson Microelectronics Dispositif de generation de tension de reference.
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits

Also Published As

Publication number Publication date
KR20050065222A (ko) 2005-06-29
US7145356B2 (en) 2006-12-05
US20050156605A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
KR100529615B1 (ko) 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
TWI742329B (zh) 時間依賴介電擊穿測試結構及相關測試方法
US20100156454A1 (en) Hot-Electron Injection Testing of Transistors on a Wafer
US10571511B2 (en) Systems and methods for dynamic Rdson measurement
US7868640B2 (en) Array-based early threshold voltage recovery characterization measurement
US20130049779A1 (en) Integrated circuit
JPH03274478A (ja) テスト装置及び方法
US8779796B2 (en) Method and apparatus for device parameter measurement
CN113702824B (zh) 一种阈值电压为负的开关器件的阈值电压测试方法及系统
JP4811986B2 (ja) 半導体集積回路の検査方法
KR100562304B1 (ko) 반도체칩의 테스트패턴
JP7444071B2 (ja) 検査装置、検査方法、及び検査装置用プログラム
JP2014119379A (ja) 半導体トランジスタのテスト方法
TWI830414B (zh) 求值電路、半導體裝置以及求值方法
KR100284286B1 (ko) 핫 캐리어 측정을 위한 테스트 패턴
KR100314124B1 (ko) 배터리 측정장치
JP3515440B2 (ja) 出力トランジスタの測定方法
US7940059B2 (en) Method for testing H-bridge
KR100547040B1 (ko) 십진 검색 방법을 이용한 문턱전압 측정방법
CN116224008A (zh) 一种阈值电压的测量方法和测试设备
US7141984B2 (en) Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit
CN118033354A (zh) 求值电路、半导体装置以及求值方法
JP3251210B2 (ja) 半導体集積回路装置
JPS606520B2 (ja) 液晶表示装置駆動回路を有した集積回路装置
KR19990061319A (ko) 반도체 소자의 오픈 및 쇼트 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee