JP3515440B2 - 出力トランジスタの測定方法 - Google Patents
出力トランジスタの測定方法Info
- Publication number
- JP3515440B2 JP3515440B2 JP24336099A JP24336099A JP3515440B2 JP 3515440 B2 JP3515440 B2 JP 3515440B2 JP 24336099 A JP24336099 A JP 24336099A JP 24336099 A JP24336099 A JP 24336099A JP 3515440 B2 JP3515440 B2 JP 3515440B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- current
- output transistor
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、低インピーダンス
の出力トランジスタのオン抵抗を精度良く測定できるよ
うにした出力回路と出力トランジスタの測定方法に関す
る。 【０００２】 【従来の技術】有機ＥＬ（エレクトロルミネッセンス）
ような電流印加によって発光するデバイスがある。この
ような電流駆動の負荷デバイスを駆動する場合、駆動回
路の出力トランジスタのインピーダンスを１０Ω程度以
下に低く設定する必要がある。そこで、出力インピーダ
ンスを低くするために、例えばＤＭＯＳ（Diffused MO
S）のようなデバイス構造が採用されている。 【０００３】また、この駆動回路は、半導体プロセスに
よって製造されるため、良品か不良品かの判定は、ウエ
ーハプロービングによって行われている。図４は、ウエ
ハープロービングの方法を示す図であり、同図におい
て、５１は、低インピーダンスの出力トランジスタであ
り、５２，５３は、金属薄膜から成る出力パッド端子で
ある。この出力トランジスタ５１のオン抵抗を測定する
場合、出力パッド端子５２，５３上に、プローブカード
の２本のプローブ針５４、５５を立て、プローブ針５
４，５５をプローブカードを介してＬＳＩテスターに接
続して測定を行っていた。 【０００４】しかしながら、プローブ針５４，５５と出
力パッド端子５２，５３との接触抵抗ｒ1，ｒ2が存在す
る。接触抵抗ｒ1，ｒ2は、プローブ針の劣化状態や接触
状態等のばらつきを含めると、最大で１０Ω程度になる
ことが知られている。このため、この接触抵抗ｒ1，ｒ2
に比して、低インピーダンスの出力トランジスタのオン
抵抗Ｒを測定しようとする場合、精度良く測定すること
が困難であった。 【０００５】 【発明が解決しようとする課題】そこで、本発明は、低
インピーダンスの出力トランジスタのオン抵抗を精度良
く測定することができる機能を備えた出力回路を提供す
ることを目的とする。 【０００６】また、そのような出力回路を用いて出力ト
ランジスタのオン抵抗を高精度に測定する方法を提供す
ることを目的とする。 【０００７】 【課題を解決するための手段】本発明の出力トランジス
タの測定方法は、互いに並列接続され、等しいトランジ
スタサイズを有する第１及び第２の出力トランジスタ
と、前記第１及び第２の出力トランジスタのオン・オフ
状態を切換える切換回路を準備し、前記切換回路によっ
て前記第１の出力トランジスタをオン状態にして第１の
電流／電圧特性を測定するステップと、前記切換回路に
よって前記第２の出力トランジスタをオン状態にして第
２の電流／電圧特性を測定するステップと、前記第１及
び第２の電流／電圧特性が等しくない場合には、不良品
と判定し、前記第１及び第２の電流／電圧特性が等しい
場合には、さらに、前記切換回路によって前記第１及び
第２の出力トランジスタをオン状態にして第３の電流／
電圧特性を測定するステップと、前記第１及び第３の電
流／電圧特性に基づいてオン抵抗を算出するステップと
を有することを特徴としている。かかる構成によれば、
前記第１及び第２の出力トランジスタに欠陥がある場合
には、不良品と判定し、良品である場合にのみ、出力ト
ランジスタのオン抵抗を求めることとしているので、ト
ランジスタに欠陥がある場合に誤ったオン抵抗を測定し
てしまうことがない。したがって、この発明によれば、
出力トランジスタの不良判定も含めて、出力トランジス
タのオン抵抗を精度良く求めることができる。 【０００８】 【０００９】 【００１０】 【００１１】 【００１２】 【００１３】 【発明の実施の形態】本発明の一実施形態に係る出力回
路と出力トランジスタの測定方法について、図１乃至図
３を参照しながら説明する。 【００１４】図１は、出力回路を示す回路図である。こ
の出力回路は、有機ＥＬ駆動用の陰極ＩＣの出力回路を
示している。図において、第１の出力ＭＯＳトランジス
タ１及び第２の出力ＭＯＳトランジスタ２は、いずれも
Ｎチャネル型トランジスタであって、互いに並列接続さ
れており、その接続点から、出力パッド端子３、接地端
子４が取り出されている。第１の出力ＭＯＳトランジス
タ１及び第２の出力ＭＯＳトランジスタ２は、等しいト
ランジスタサイズ（チャネル幅／チャネル長）を有して
おり、同一のバイアス設定においては設計上、同一のオ
ン抵抗である。ここで、第１の出力ＭＯＳトランジスタ
１及び第２の出力ＭＯＳトランジスタ２は同一のセルを
用いて設計することが望ましい。また、図においては，
１ビット分の出力回路を示したが、実際の有機ＥＬ駆動
用の陰極ＩＣでは、多ビットの出力回路が内蔵されてい
る。 【００１５】５は、第１の出力ＭＯＳトランジスタ１及
び第２の出力ＭＯＳトランジスタ２のオン・オフ状態を
切換える切換回路である。６は、出力信号として、例え
ば印字データ等が入力される端子である。Ａ，Ｂは、切
換回路５に切換信号を与えるためのテスト端子である。
テスト端子Ａ，Ｂは抵抗Ｒによってプルアップされてい
る。 【００１６】図２は、上記の切換回路５によって設定さ
れるトランジスタの状態をしている。テスト端子ＡがＨ
レベルの場合は通常動作モードであり、アンドゲート
７、８、９はいずれも開くので、端子６からの印字デー
タがアンドゲート８，９を介して、第１及び第２の出力
ＭＯＳトランジスタ１，２のゲートに印加される。印字
データを設定することにより、第１及び第２の出力ＭＯ
Ｓトランジスタ１，２の両方をオン状態に設定すること
ができる。 【００１７】テスト端子ＡがＬレベル、テスト端子Ｂが
Ｈレベルの場合は、アンドゲート８の出力がＨレベル、
アンドゲート９の出力がＬレベルになり、第１のトラン
ジスタ１のみがオンする。逆に、テスト端子ＡがＬレベ
ル、テスト端子ＢがＬレベルの場合は、アンドゲート８
の出力がＬレベル、アンドゲート９の出力がＨレベルに
なり、第１のトランジスタ２のみがオンする。 【００１８】図３は、出力トランジスタの測定方法を示
す図である。図３（ａ）に示すように、プローブ針１
０，１１は、出力パッド端子３、接地端子４に立てられ
る。ｒ1，ｒ2は接触抵抗である。ここで、図３（ａ）の
測定回路において、ｒ1，ｒ2を１つの抵抗ｒにまとめる
と、図３（ｂ）に示すような等価回路と見ることができ
る。すなわち、ｒ＝ｒ1＋ｒ2である。 【００１９】いま、図２に示したテスト端子Ａ、Ｂの設
定によって、第１の出力トランジスタ１のみをオン状態
に設定し、ＬＳＩテスターによって、電流Ｉ1を流し、
出力パッド端子３と接地端子４との間の電圧Ｖ1を測定
する。そうすると、次の式が成り立つ。 【００２０】 Ｖ1＝Ｉ1・（ｒ＋Ｒ1） … （１） ここで、Ｒ1は、第１の出力トランジスタ１のオン抵抗
である。 【００２１】また、テスト端子Ａ、Ｂの設定によって、
第２の出力トランジスタ２のみをオン状態に設定し、Ｌ
ＳＩテスターによって、電流Ｉ1を流し、出力パッド端
子３と接地端子４との間の電圧Ｖ２を測定する。そうす
ると、次の式が成り立つ。 【００２２】 Ｖ2＝Ｉ1・（ｒ＋Ｒ2） … （２） さらに、テスト端子Ａ、Ｂの設定によって、第１の出力
ＭＯＳトランジスタ１と第２の出力トランジスタ２を両
方オン状態に設定し、ＬＳＩテスターによって、電流Ｉ
3を流し、出力パッド端子３と接地端子４との間の電圧
Ｖ3を測定する。そうすると、次の式が成り立つ。 【００２３】 Ｖ3＝Ｉ3・（ｒ＋Ｒ1・Ｒ2／（Ｒ1＋Ｒ2））… （３） Ｒ1＝Ｒ2と仮定すれば、式（１）及び式（３）から、Ｒ
1が次のように、求められる。 【００２４】 Ｒ1＝２・（Ｉ3・Ｖ1−Ｉ1・Ｖ3）／Ｉ1・Ｉ3 … （４） 実際の出力トランジスタの抵抗値は、第１の出力ＭＯＳ
トランジスタ１と第２の出力トランジスタ２の抵抗が合
成される結果、Ｒ１／２となる。 【００２５】ここで、Ｒ1＝Ｒ2であることを仮定した
が、実際の半導体プロセスを施した出力ＭＯＳトランジ
スタでは、ウエーハの欠陥やプロセスの不具合などの要
因のために、この関係が成り立たないこともある。この
ような場合にも、式（４）を適用すると誤ったオン抵抗
値を算出してしまう。そこで、式（１）（２）におい
て、Ｖ1≒Ｖ2であることが確認された場合には、（４）
式を用いてオン抵抗を算出し、Ｖ1≠Ｖ2の場合は、第１
のトランジスタ１、第２のトランジスタ２のいずれかに
何らかの欠陥があると判断し、その出力ＭＯＳトランジ
スタは不良と判定するようにした。 【００２６】なお、本実施形態は、有機ＥＬ駆動用の陰
極ＩＣとして、出力トランジスタがＮチャネル型のＭＯ
Ｓトランジスタである場合について説明したが、本発明
の思想はこれに限定されることなく、低インピーダンス
の出力トランジスタに広く適用することができる。 【００２７】 【発明の効果】本発明によれば、第１及び第２の出力ト
ランジスタに欠陥がある場合には、不良品と判定し、良
品である場合にのみ、出力トランジスタのオン抵抗を求
めることとしているので、トランジスタに欠陥がある場
合に誤ったオン抵抗を測定してしまうことがない。した
がって、この発明によれば、出力トランジスタの不良判
定も含めて、出力トランジスタのオン抵抗を精度良く求
めることができる。 【００２８】 【００２９】
の出力トランジスタのオン抵抗を精度良く測定できるよ
うにした出力回路と出力トランジスタの測定方法に関す
る。 【０００２】 【従来の技術】有機ＥＬ（エレクトロルミネッセンス）
ような電流印加によって発光するデバイスがある。この
ような電流駆動の負荷デバイスを駆動する場合、駆動回
路の出力トランジスタのインピーダンスを１０Ω程度以
下に低く設定する必要がある。そこで、出力インピーダ
ンスを低くするために、例えばＤＭＯＳ（Diffused MO
S）のようなデバイス構造が採用されている。 【０００３】また、この駆動回路は、半導体プロセスに
よって製造されるため、良品か不良品かの判定は、ウエ
ーハプロービングによって行われている。図４は、ウエ
ハープロービングの方法を示す図であり、同図におい
て、５１は、低インピーダンスの出力トランジスタであ
り、５２，５３は、金属薄膜から成る出力パッド端子で
ある。この出力トランジスタ５１のオン抵抗を測定する
場合、出力パッド端子５２，５３上に、プローブカード
の２本のプローブ針５４、５５を立て、プローブ針５
４，５５をプローブカードを介してＬＳＩテスターに接
続して測定を行っていた。 【０００４】しかしながら、プローブ針５４，５５と出
力パッド端子５２，５３との接触抵抗ｒ1，ｒ2が存在す
る。接触抵抗ｒ1，ｒ2は、プローブ針の劣化状態や接触
状態等のばらつきを含めると、最大で１０Ω程度になる
ことが知られている。このため、この接触抵抗ｒ1，ｒ2
に比して、低インピーダンスの出力トランジスタのオン
抵抗Ｒを測定しようとする場合、精度良く測定すること
が困難であった。 【０００５】 【発明が解決しようとする課題】そこで、本発明は、低
インピーダンスの出力トランジスタのオン抵抗を精度良
く測定することができる機能を備えた出力回路を提供す
ることを目的とする。 【０００６】また、そのような出力回路を用いて出力ト
ランジスタのオン抵抗を高精度に測定する方法を提供す
ることを目的とする。 【０００７】 【課題を解決するための手段】本発明の出力トランジス
タの測定方法は、互いに並列接続され、等しいトランジ
スタサイズを有する第１及び第２の出力トランジスタ
と、前記第１及び第２の出力トランジスタのオン・オフ
状態を切換える切換回路を準備し、前記切換回路によっ
て前記第１の出力トランジスタをオン状態にして第１の
電流／電圧特性を測定するステップと、前記切換回路に
よって前記第２の出力トランジスタをオン状態にして第
２の電流／電圧特性を測定するステップと、前記第１及
び第２の電流／電圧特性が等しくない場合には、不良品
と判定し、前記第１及び第２の電流／電圧特性が等しい
場合には、さらに、前記切換回路によって前記第１及び
第２の出力トランジスタをオン状態にして第３の電流／
電圧特性を測定するステップと、前記第１及び第３の電
流／電圧特性に基づいてオン抵抗を算出するステップと
を有することを特徴としている。かかる構成によれば、
前記第１及び第２の出力トランジスタに欠陥がある場合
には、不良品と判定し、良品である場合にのみ、出力ト
ランジスタのオン抵抗を求めることとしているので、ト
ランジスタに欠陥がある場合に誤ったオン抵抗を測定し
てしまうことがない。したがって、この発明によれば、
出力トランジスタの不良判定も含めて、出力トランジス
タのオン抵抗を精度良く求めることができる。 【０００８】 【０００９】 【００１０】 【００１１】 【００１２】 【００１３】 【発明の実施の形態】本発明の一実施形態に係る出力回
路と出力トランジスタの測定方法について、図１乃至図
３を参照しながら説明する。 【００１４】図１は、出力回路を示す回路図である。こ
の出力回路は、有機ＥＬ駆動用の陰極ＩＣの出力回路を
示している。図において、第１の出力ＭＯＳトランジス
タ１及び第２の出力ＭＯＳトランジスタ２は、いずれも
Ｎチャネル型トランジスタであって、互いに並列接続さ
れており、その接続点から、出力パッド端子３、接地端
子４が取り出されている。第１の出力ＭＯＳトランジス
タ１及び第２の出力ＭＯＳトランジスタ２は、等しいト
ランジスタサイズ（チャネル幅／チャネル長）を有して
おり、同一のバイアス設定においては設計上、同一のオ
ン抵抗である。ここで、第１の出力ＭＯＳトランジスタ
１及び第２の出力ＭＯＳトランジスタ２は同一のセルを
用いて設計することが望ましい。また、図においては，
１ビット分の出力回路を示したが、実際の有機ＥＬ駆動
用の陰極ＩＣでは、多ビットの出力回路が内蔵されてい
る。 【００１５】５は、第１の出力ＭＯＳトランジスタ１及
び第２の出力ＭＯＳトランジスタ２のオン・オフ状態を
切換える切換回路である。６は、出力信号として、例え
ば印字データ等が入力される端子である。Ａ，Ｂは、切
換回路５に切換信号を与えるためのテスト端子である。
テスト端子Ａ，Ｂは抵抗Ｒによってプルアップされてい
る。 【００１６】図２は、上記の切換回路５によって設定さ
れるトランジスタの状態をしている。テスト端子ＡがＨ
レベルの場合は通常動作モードであり、アンドゲート
７、８、９はいずれも開くので、端子６からの印字デー
タがアンドゲート８，９を介して、第１及び第２の出力
ＭＯＳトランジスタ１，２のゲートに印加される。印字
データを設定することにより、第１及び第２の出力ＭＯ
Ｓトランジスタ１，２の両方をオン状態に設定すること
ができる。 【００１７】テスト端子ＡがＬレベル、テスト端子Ｂが
Ｈレベルの場合は、アンドゲート８の出力がＨレベル、
アンドゲート９の出力がＬレベルになり、第１のトラン
ジスタ１のみがオンする。逆に、テスト端子ＡがＬレベ
ル、テスト端子ＢがＬレベルの場合は、アンドゲート８
の出力がＬレベル、アンドゲート９の出力がＨレベルに
なり、第１のトランジスタ２のみがオンする。 【００１８】図３は、出力トランジスタの測定方法を示
す図である。図３（ａ）に示すように、プローブ針１
０，１１は、出力パッド端子３、接地端子４に立てられ
る。ｒ1，ｒ2は接触抵抗である。ここで、図３（ａ）の
測定回路において、ｒ1，ｒ2を１つの抵抗ｒにまとめる
と、図３（ｂ）に示すような等価回路と見ることができ
る。すなわち、ｒ＝ｒ1＋ｒ2である。 【００１９】いま、図２に示したテスト端子Ａ、Ｂの設
定によって、第１の出力トランジスタ１のみをオン状態
に設定し、ＬＳＩテスターによって、電流Ｉ1を流し、
出力パッド端子３と接地端子４との間の電圧Ｖ1を測定
する。そうすると、次の式が成り立つ。 【００２０】 Ｖ1＝Ｉ1・（ｒ＋Ｒ1） … （１） ここで、Ｒ1は、第１の出力トランジスタ１のオン抵抗
である。 【００２１】また、テスト端子Ａ、Ｂの設定によって、
第２の出力トランジスタ２のみをオン状態に設定し、Ｌ
ＳＩテスターによって、電流Ｉ1を流し、出力パッド端
子３と接地端子４との間の電圧Ｖ２を測定する。そうす
ると、次の式が成り立つ。 【００２２】 Ｖ2＝Ｉ1・（ｒ＋Ｒ2） … （２） さらに、テスト端子Ａ、Ｂの設定によって、第１の出力
ＭＯＳトランジスタ１と第２の出力トランジスタ２を両
方オン状態に設定し、ＬＳＩテスターによって、電流Ｉ
3を流し、出力パッド端子３と接地端子４との間の電圧
Ｖ3を測定する。そうすると、次の式が成り立つ。 【００２３】 Ｖ3＝Ｉ3・（ｒ＋Ｒ1・Ｒ2／（Ｒ1＋Ｒ2））… （３） Ｒ1＝Ｒ2と仮定すれば、式（１）及び式（３）から、Ｒ
1が次のように、求められる。 【００２４】 Ｒ1＝２・（Ｉ3・Ｖ1−Ｉ1・Ｖ3）／Ｉ1・Ｉ3 … （４） 実際の出力トランジスタの抵抗値は、第１の出力ＭＯＳ
トランジスタ１と第２の出力トランジスタ２の抵抗が合
成される結果、Ｒ１／２となる。 【００２５】ここで、Ｒ1＝Ｒ2であることを仮定した
が、実際の半導体プロセスを施した出力ＭＯＳトランジ
スタでは、ウエーハの欠陥やプロセスの不具合などの要
因のために、この関係が成り立たないこともある。この
ような場合にも、式（４）を適用すると誤ったオン抵抗
値を算出してしまう。そこで、式（１）（２）におい
て、Ｖ1≒Ｖ2であることが確認された場合には、（４）
式を用いてオン抵抗を算出し、Ｖ1≠Ｖ2の場合は、第１
のトランジスタ１、第２のトランジスタ２のいずれかに
何らかの欠陥があると判断し、その出力ＭＯＳトランジ
スタは不良と判定するようにした。 【００２６】なお、本実施形態は、有機ＥＬ駆動用の陰
極ＩＣとして、出力トランジスタがＮチャネル型のＭＯ
Ｓトランジスタである場合について説明したが、本発明
の思想はこれに限定されることなく、低インピーダンス
の出力トランジスタに広く適用することができる。 【００２７】 【発明の効果】本発明によれば、第１及び第２の出力ト
ランジスタに欠陥がある場合には、不良品と判定し、良
品である場合にのみ、出力トランジスタのオン抵抗を求
めることとしているので、トランジスタに欠陥がある場
合に誤ったオン抵抗を測定してしまうことがない。した
がって、この発明によれば、出力トランジスタの不良判
定も含めて、出力トランジスタのオン抵抗を精度良く求
めることができる。 【００２８】 【００２９】
【図面の簡単な説明】
【図１】本発明の実施形態に係る出力回路を示す図であ
る。 【図２】テスト端子によるトランジスタの状態設定を示
す図である。 【図３】本発明の実施形態に係る出力トランジスタの測
定方法を示す図である。 【図４】従来例に係る出力トランジスタの測定方法を示
す図である。 【符号の説明】 １ … 第１の出力トランジスタ ２ … 第２の出力トランジスタ ３ … 出力パッド端子 ４ … 接地端子 ５ … 切換回路
る。 【図２】テスト端子によるトランジスタの状態設定を示
す図である。 【図３】本発明の実施形態に係る出力トランジスタの測
定方法を示す図である。 【図４】従来例に係る出力トランジスタの測定方法を示
す図である。 【符号の説明】 １ … 第１の出力トランジスタ ２ … 第２の出力トランジスタ ３ … 出力パッド端子 ４ … 接地端子 ５ … 切換回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 互いに並列接続され、等しいトランジス
タサイズを有する第１及び第２の出力トランジスタと、
前記第１及び第２の出力トランジスタのオン・オフ状態
を切換える切換回路を準備し、 前記切換回路によって前記第１の出力トランジスタをオ
ン状態にして第１の電流／電圧特性を測定するステップ
と、 前記切換回路によって前記第２の出力トランジスタをオ
ン状態にして第２の電流／電圧特性を測定するステップ
と、 前記第１及び第２の電流／電圧特性が等しくない場合に
は、不良品と判定し、前記第１及び第２の電流／電圧特
性が等しい場合には、さらに、前記切換回路によって前
記第１及び第２の出力トランジスタをオン状態にして第
３の電流／電圧特性を測定するステップと、 前記第１及び第３の電流／電圧特性に基づいてオン抵抗
を算出するステップと、を有することを特徴とする出力
トランジスタの測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24336099A JP3515440B2 (ja) | 1999-08-30 | 1999-08-30 | 出力トランジスタの測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24336099A JP3515440B2 (ja) | 1999-08-30 | 1999-08-30 | 出力トランジスタの測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068628A JP2001068628A (ja) | 2001-03-16 |
| JP3515440B2 true JP3515440B2 (ja) | 2004-04-05 |
Family
ID=17102691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24336099A Expired - Fee Related JP3515440B2 (ja) | 1999-08-30 | 1999-08-30 | 出力トランジスタの測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515440B2 (ja) |
-
1999
- 1999-08-30 JP JP24336099A patent/JP3515440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068628A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629502B2 (en) | Apparatus and methods for through substrate via test | |
| US6756804B2 (en) | Semiconductor integrated circuit device | |
| US7649376B2 (en) | Semiconductor device including test element group and method for testing therefor | |
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| US6806720B2 (en) | Method of reliability testing | |
| CN101473237A (zh) | 具有测试结构的半导体器件以及半导体器件测试方法 | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JP3515440B2 (ja) | 出力トランジスタの測定方法 | |
| US8932884B2 (en) | Process environment variation evaluation | |
| US20230029337A1 (en) | Test method and system for testing connectivity of semiconductor structure | |
| US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| US6175245B1 (en) | CMOS SOI contact integrity test method | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| US6831474B2 (en) | Apparatus and method for testing a plurality of electrical components that are coupled to one another | |
| US20050049812A1 (en) | Universal test platform and test method for latch-up | |
| US7705620B2 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JPH09152463A (ja) | 化合物半導体装置の劣化寿命試験方法および化合物半導体装置の信頼度評価方法 | |
| Chen et al. | Fault Localization on ICs by Function Based OBIRCH Method | |
| US7940059B2 (en) | Method for testing H-bridge | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 | |
| JP2894090B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |