CN101473237A - 具有测试结构的半导体器件以及半导体器件测试方法 - Google Patents
具有测试结构的半导体器件以及半导体器件测试方法 Download PDFInfo
- Publication number
- CN101473237A CN101473237A CNA2007800227808A CN200780022780A CN101473237A CN 101473237 A CN101473237 A CN 101473237A CN A2007800227808 A CNA2007800227808 A CN A2007800227808A CN 200780022780 A CN200780022780 A CN 200780022780A CN 101473237 A CN101473237 A CN 101473237A
- Authority
- CN
- China
- Prior art keywords
- ring oscillator
- array
- semiconductor devices
- transistor
- power rail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
本发明涉及一种半导体器件,包括用于对半导体器件的结构的变化进行检测的测试结构(100),测试结构(100)包括:第一供电轨(110);第二供电轨(120);环形振荡器(130),耦合在第一供电轨(110)与第二供电轨(120)之间,环形振荡器(130)具有用于提供测试结果信号的输出(130);以及单独可控制的晶体管(142)的阵列(140),单独可控制的晶体管并行耦合在第一供电轨(110)与环形振荡器(130)之间。阵列(140)中各个晶体管(142)的输出电流的变化引起环形振荡器(130)中相应输出频率的变化。这给出了对前述结构变化的定性指示。通过包含基准电流源(160)能够得到更精确的结果,基准电流源(160)用于在对单独晶体管(142)的电流输出进行测量之前校准环形振荡器(130)。
Description
技术领域
本发明涉及一种包括测试结构的半导体器件,所述测试结构用于对半导体器件的结构的变化进行检测,测试结构包括第一供电轨、第二供电轨、以及耦合在第一供电轨与第二供电轨之间的环形振荡器,环形振荡器具有用于提供测试结果信号的输出。
本发明还涉及一种对测试这种半导体器件的方法。
背景技术
诸如集成电路(IC)之类的半导体器件的特征尺寸小型化(miniaturization)使得容易对该器件上诸如晶体管之类的大量元件进行集成。然而,例如,这带来的代价是器件对(制造)过程变化的敏感性提高,这可以导致半导体器件的故障。即使在制造之后器件没有故障,然而在前述变化接近制造时容许的阈值的情况下,器件的老化仍然能够引起这样的故障。由于在未来半导体技术中特征尺寸的进一步减小,使得这将越来越成为问题。
这些问题之一是各个晶体管之间阈值电压(Vth)的变化。这样的变化可以具有各种原因,如掺杂水平的变化、不良退火、对晶片的过度再加工、封装引起的损伤等等。例如,阈值电平的变化能够使得无法将正确的二进制值分配给从晶体管提取的信号,这是由于Vth失配导致的晶体管输出电压与预期值的过度偏差引起的。
在美国专利6,272,666中公开了一种对该问题的解决方案,其中将集成电路描述为具有多个域的晶体管组。根据具有奇数个反相器级的环形振荡器为每个域(即,每个晶体管组)提供性能检测电路,以确定域中晶体管的平均速度。针对每个域从确定的平均速度得到偏置电压,以补偿域之间平均速度的变化。
然而,该解决方案仅对不同晶体管组之间的失配进行检测和补偿,不能检测相同域中晶体管(例如,相邻的晶体管)之间的局部Vth失配。这是一个缺点,因为这样的失配能够是严重的,例如,在现有CMOS技术中检测到了高达80mV的Vth失配。
发明内容
本发明旨在提供一种半导体器件,所述半导体器件具有能够检测这种局部失配的测试结构。
本发明还旨在提供一种对这种半导体器件进行测试的方法。
根据本发明的第一方面,提供了一种半导体器件,包括用于对半导体器件的结构的变化进行检测的测试结构,测试结构包括:第一供电轨;第二供电轨;环形振荡器,耦合在第一供电轨与第二供电轨(120)之间,环形振荡器具有用于提供测试结果信号的输出;以及单独可控制的晶体管的阵列,其中单独可控制的晶体管并行耦合在第一供电轨与环形振荡器之间。
通过将单独可控制的晶体管耦合在环形振荡器与电源轨之间,测试结构使得容易确定结构变化,该测试结构可以集成在IC中或放置在载有多个IC的晶片上。通过在预定的偏置条件下选择性地激活晶体管,能够确定每个晶体管的特性并且将与其相邻的晶体管相比较。这给出了阵列中Vth失配的大小(即,Vth变化)的指示。因为典型地该失配是由整个半导体器件受到的影响引起的,所以该失配表示半导体器件的局部变化(例如,相邻晶体管之间的变化)。包含本发明测试结构的其它优点是,能够确定制造后引起的失配(如对半导体器件的封装引起的失配),而不需要将器件从它的封装上去除。
测试结构可以包括单独可控制的晶体管的另外的阵列,其中单独可控制的晶体管并行耦合在第二供电轨与环形振荡器之间,可以按照与第一晶体管阵列不同的技术实现另外的阵列(例如,nMOS阵列和pMOS阵列)。这具有的优点是,能够利用单个测试结构来估计半导体器件上使用的、多于一种器件类型的变化。
优选地,该实施例还包括:第一开关,耦合在环形振荡器与第一供电轨之间,用于将单独可控制的晶体管的阵列旁路;以及第二开关,耦合在环形振荡器与第二供电轨之间,用于将单独可控制的晶体管的另外的阵列旁路,以使得容易隔离地测试每个阵列。
可以经由半导体器件的输出使得环形振荡器的输出可用于外界,使得容易外部取回测试结果。替代地,可以利用通过内部测量系统(如在WO 2006/056951-A1中公开的、转让给本申请的申请人的系统)来取回环形振荡器输出。
根据本发明的另一方面,提供了一种对本发明的半导体器件进行测试的方法,该方法包括:
(a)在预定的偏置条件下使能阵列中晶体管的子集;
(b)确定环形振荡器的第一频率;
(c)在预定的偏置条件下使能阵列中晶体管的另外的子集;
(d)确定环形振荡器的第二频率;以及
(e)将第一频率与第二频率相比较。
该方法提供了对这种半导体器件中局部失配的估计。
优选地,方法还包括:修改预定的偏置条件;以及重复步骤(a)-(e)。这样,能够确定阵列中晶体管的整个工作范围。此外,使用不同的偏置条件使得能够区分阈值与电流因子贡献。
附图说明
参照附图,以非限制性示例的方式详细描述了本发明,其中:
图1示出了本发明半导体器件的一方面;
图2示出了本发明另外的半导体器件的一方面;以及
图3示出了本发明方法实施例的流程图。
具体实施方式
应该理解,附图仅仅是示意性的并且不按比例绘制。还应该理解,相同的参考数字在图中始终用于指示相同或相似的部分。
在图1中,半导体器件(可以是IC或载有多个IC的晶片)具有测试结构100,所述测试结构100包括耦合在第一供电轨110与第二供电轨120之间的环形振荡器130。环形振荡器130具有输出132,在输出132处提供环形振荡器130的输出频率。输出130可以与半导体器件的输出管脚(未示出)相耦合。第一电源轨110与环形振荡器130之间的导电耦合包括晶体管142的阵列140。可以采用任何合适的技术(例如而不限于CMOS技术)来实现晶体管142。此外,晶体管142不一定要具有相同的尺寸。这将取决于测试结构打算测量的具体效果。可以单独地控制晶体管142,并将其布置成使得能够将偏置电压施加到这些晶体管142。在图1中,这是通过以下方式来实现的:经由控制线146将偏置电压提供给晶体管142的控制端子,以及包括单独可控制的开关144以选择单独的晶体管142,然而将理解,这仅仅是以示例的方式。其它实现(如,将偏置提供给例如晶体管142的衬底,以及经由晶体管142的控制端子选择单独的晶体管142,因而不需要分立的开关144)是同样可行的,对于本领域技术人员而言各种替代方案将是显而易见的。
这样,强调的是,阵列的晶体管142可以是更大半导体结构的一部分。例如,因为小的晶体管组可以出现在半导体器件的主要功能中,所以能够使用这些小的晶体管组。这种结构的示例是具有共射共基(cascode)器件(未示出)、短路的反相器(未示出)、以及存储单元(未示出)的晶体管142。其它示例对于本领域技术人员而言将是显而易见的。此外,应该理解,阵列140中将包含至少2个(然而更有可能是10-30个)晶体管142,使得能够获得具有充分可信度的统计评估。
可以利用测试使能信号来使能测试结构100,所述测试使能信号对第一供电轨110中的开关112加以控制。可以经由专用选择线(未示出)来选择晶体管142,其中所述专用选择线是可以经由响应于测试使能信号的内状态机器或经由外部提供的配置数据来配置的,其中所述配置数据是可以经由(边界扫描适应的)移位寄存器来提供的。可选地,测试结构100还可以包括校准电流源160,可以经由开关162来选择所述校准电流源160以校准环形振荡器130,使得容易对各个晶体管142的特性的变化进行更定量的分析。
图2示出了测试结构200,与测试结构100相比,所述测试结构200具有更多的附加特征。具体地,测试结构200包括例如经由开关244单独可控制的晶体管242的另外的阵列240,晶体管242可以例如经由控制线246提供有另外的偏置电压。前述用于选择和偏置晶体管142的替代布置同样可用于晶体管242。另外的阵列240导电地耦合在环形振荡器130与另外的供电轨120之间。测试结构200还包括旁路开关252和254,所述旁路开关252和254分别用于将阵列140以及另外的阵列240旁路或短路,使得容易隔离地从单个阵列选择晶体管。阵列140和另外的阵列240可以包括不同的晶体管142和242;例如,可以采用与晶体管242相比不同的技术来实现晶体管142。例如,晶体管142可以是nMOS晶体管,晶体管242可以是pMOS晶体管。其它示例也是可行的。
将借助图3更详细地说明测试结构100和测试结构200的操作和目的,所述图3示出了本发明方法实施例的流程图。测试结构100和测试结构200的目标是对于由制造或处理引起的变化进行检测,所述变化能够引起在彼此位置非常接近的晶体管之间特性的不同。典型地,如果出现这样的变化,则由此可以影响半导体器件的大量区域。半导体器件上测试结构100或200的放置用作对这种变化的出现的指示,这能够帮助识别不可靠的甚至故障的半导体器件。
能够引起这种变化的事件的示例包括而不限于以下基本机制,诸如半导体器件上掺杂浓度的起伏,这将引起变化的导电率,不良退火,技术的偏差(slip away),离子注入步骤引入的界面态、导致损伤的晶片过度再加工,等等。此外,在对由掺杂浓度起伏以及应力相关的迁移率退化引起的变化进行监控时,可以利用典型用于产生特定条件的结构(如,金属配线,或所谓的浅沟槽)来包围晶体管142。
如果仅半导体器件的一部分受到这样的变化,则可以在半导体器件的不同部分上放置多于一个的测试结构,以增大检测到这种变化的机会。
可以按照以下所述来检测变化。在第一步骤320中,将偏置电压施加到选择的晶体管阵列,例如晶体管142的阵列140,在第一步骤320之后,在步骤330中激活晶体管的子集(例如,单个晶体管)以将子集导电耦合至环形振荡器130的子集。这将使得环形振荡器130生成频率,所述频率取决于通过所选择的晶体管142流动的有效电流。有效电流取决于晶体管的阈值电压(Vth),其中Vth对于前述变化中的至少一些敏感。在步骤340中测量环形振荡器频率。
重复步骤330和340,直到为阵列的所有晶体管执行了频率测量为止,如步骤350中检查的那样。在步骤370中将频率相互比较。因为环形振荡器130的输出频率与所选择的晶体管的Vth相关,所以在相应步骤340中得到的频率的分散允许确定对如由前述变化引起的晶体管之间Vth失配的大小的定性指示。
对于更精确的测试结果,可以在对单独阵列晶体管进行频率确定之前,在可选步骤310中将环形振荡器130校准。为此,通过激活开关162,将配置为(选择性地)生成一个(或更多个)基准电流(Iref)的电流源160与环形振荡器导电耦合。在对从阵列晶体管得到的频率的评估中,将响应于Iref的环形振荡器的频率输出用作基准频率。
这样,强调的是,电流因子贡献也可以引起通过阵列晶体管的电流的变化。如在步骤360中设定的那样,为了区别Vth失配与电流因子贡献,可以在不同的预定偏置电压条件下多次测量单独晶体管的电流输出。
将显然的是,在测试结构200的情况下,可以分开测试阵列140和240。这样,如果对阵列140的晶体管142的电流输出进行测量,则激活旁路开关254以将阵列240旁路,如果对阵列240的晶体管242的电流输出进行测量,则激活旁路开关252以将阵列140旁路。这样,能够确定前述变化对不同技术(例如pMOS和nMOS技术)的影响。
应该注意,以上实施例示出而不是限制本发明,本领域技术人员将能够在不背离所附权利要求的范围的前提下设计出许多替代实施例。在权利要求中,圆括号之间的任何参考标记不应被解释为限制权利要求。词语“包括”不排除存在权利要求所列元件或步骤之外的其它元件或步骤。元件前面的词语“一”或“一个”不排除存在多个这样的元件。本发明可以用包括若干分立元件在内的硬件来予以实现。在列举了若干器件的设备权利要求中,这些器件中的若干器件可以用同一硬件予以实现。重要的事实是,在互不相同的从属权利要求中描述的特定措施并不表示不能有利地将这些措施结合使用。
Claims (10)
1、一种半导体器件,包括用于对半导体器件的结构的变化进行检测的测试结构(100,200),测试结构(100,200)包括:
第一供电轨(110);
第二供电轨(120);
环形振荡器(130),耦合在第一供电轨(110)与第二供电轨(120)之间,环形振荡器(130)具有用于提供测试结果信号的输出(130);以及
单独可控制的晶体管(142)的阵列(140),其中单独可控制的晶体管(142)并行耦合在第一供电轨(110)与环形振荡器(130)之间。
2、根据权利要求1所述的半导体器件,还包括单独可控制的晶体管(242)的另外的阵列(240),其中单独可控制的晶体管(242)并行耦合在第二供电轨(120)与环形振荡器(130)之间。
3、根据权利要求2所述的半导体器件,其中,分别以不同的技术实现阵列(140)和另外的阵列(240)的晶体管(142;242)。
4、根据权利要求2或3所述的半导体器件,还包括:
第一开关(252),耦合在环形振荡器(130)与第一供电轨(110)之间,用于将单独可控制的晶体管(142)的阵列(140)旁路;以及
第二开关(254),耦合在环形振荡器(130)与第二供电轨(120)之间,用于将单独可控制的晶体管(242)的另外的阵列(240)旁路。
5、根据权利要求1-4中任一所述的半导体器件,还包括测试输出,所述测试输出与环形振荡器(130)的输出(132)耦合。
6、根据权利要求1-5中任一所述的半导体器件,其中,半导体器件包括集成电路,所述集成电路包括测试结构(100,200)。
7、根据权利要求1-5中任一所述的半导体器件,其中,半导体器件包括载有多个集成电路的晶片。
8、一种对根据权利要求1的半导体器件进行测试的方法,包括:
(a)在预定的偏置条件下使能阵列(140,240)中晶体管(142,242)的子集;
(b)确定环形振荡器(130)的第一频率;
(c)在预定的偏置条件下使能阵列(140,240)中晶体管(142,242)的另外的子集;
(d)确定环形振荡器(130)的第二频率;以及
(e)将第一频率与第二频率相比较。
9、根据权利要求8所述的方法,还包括:
修改预定的偏置条件;以及
重复步骤(a)-(e)。
10、根据权利要求8或9所述的方法,还包括:在第一次执行步骤(a)之前校准环形振荡器(130)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06115740 | 2006-06-20 | ||
EP06115740.0 | 2006-06-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101473237A true CN101473237A (zh) | 2009-07-01 |
Family
ID=38694876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800227808A Pending CN101473237A (zh) | 2006-06-20 | 2007-06-14 | 具有测试结构的半导体器件以及半导体器件测试方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20100315114A1 (zh) |
EP (1) | EP2038668B1 (zh) |
CN (1) | CN101473237A (zh) |
AT (1) | ATE493669T1 (zh) |
DE (1) | DE602007011612D1 (zh) |
WO (1) | WO2007148268A2 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655410A (zh) * | 2011-03-02 | 2012-09-05 | 复旦大学 | 压控振荡器、用于检测工艺波动的测试系统及其测试方法 |
CN103337259A (zh) * | 2013-07-25 | 2013-10-02 | 上海华力微电子有限公司 | Sram失配晶体管检测方法 |
CN105097781A (zh) * | 2014-05-14 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘下装置的检测结构及检测方法 |
CN105093086A (zh) * | 2014-04-24 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种电迁移的检测结构及检测方法 |
CN107580755A (zh) * | 2015-05-13 | 2018-01-12 | 高通股份有限公司 | 具有对供电电压的受控灵敏度的环形振荡器架构 |
CN108155891A (zh) * | 2017-12-22 | 2018-06-12 | 中国电子科技集团公司第五十四研究所 | 一种时钟产生电路 |
CN108735136A (zh) * | 2018-06-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 一种显示基板、测试电路和测试方法 |
CN112067962A (zh) * | 2019-05-24 | 2020-12-11 | 马维尔以色列(M.I.S.L.)有限公司 | 用于半导体设备性能表征的方法和电路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120081141A1 (en) * | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | On-Chip Delay Measurement Through a Transistor Array |
CN105353288B (zh) * | 2014-08-19 | 2018-07-27 | 龙芯中科技术有限公司 | 晶体管工艺波动检测系统和检测方法 |
JP2017123422A (ja) * | 2016-01-08 | 2017-07-13 | ソニー株式会社 | 半導体装置、測定装置および測定方法、並びに半導体システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6324712A (ja) * | 1986-07-17 | 1988-02-02 | Toshiba Corp | Mos型半導体回路 |
US6272666B1 (en) | 1998-12-30 | 2001-08-07 | Intel Corporation | Transistor group mismatch detection and reduction |
KR100284293B1 (ko) * | 1999-02-12 | 2001-03-02 | 김영환 | 핫 캐리어 측정회로 |
JP2004096237A (ja) | 2002-08-29 | 2004-03-25 | Nec Electronics Corp | 発振回路及び半導体集積回路 |
US7109809B1 (en) * | 2003-09-11 | 2006-09-19 | Xilinx, Inc. | Method and circuit for reducing VCO noise |
US7205854B2 (en) * | 2003-12-23 | 2007-04-17 | Intel Corporation | On-chip transistor degradation monitoring |
US7208934B2 (en) * | 2004-01-21 | 2007-04-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus for identification of locations of a circuit within an integrated circuit having low speed performance |
US7532078B2 (en) * | 2007-02-09 | 2009-05-12 | International Business Machines Corporation | Scannable virtual rail method and ring oscillator circuit for measuring variations in device characteristics |
-
2007
- 2007-06-14 DE DE602007011612T patent/DE602007011612D1/de active Active
- 2007-06-14 AT AT07766752T patent/ATE493669T1/de not_active IP Right Cessation
- 2007-06-14 WO PCT/IB2007/052268 patent/WO2007148268A2/en active Application Filing
- 2007-06-14 EP EP07766752A patent/EP2038668B1/en not_active Not-in-force
- 2007-06-14 CN CNA2007800227808A patent/CN101473237A/zh active Pending
-
2009
- 2009-06-22 US US12/317,138 patent/US20100315114A1/en not_active Abandoned
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655410B (zh) * | 2011-03-02 | 2014-10-29 | 复旦大学 | 压控振荡器、用于检测工艺波动的测试系统及其测试方法 |
CN102655410A (zh) * | 2011-03-02 | 2012-09-05 | 复旦大学 | 压控振荡器、用于检测工艺波动的测试系统及其测试方法 |
CN103337259A (zh) * | 2013-07-25 | 2013-10-02 | 上海华力微电子有限公司 | Sram失配晶体管检测方法 |
CN103337259B (zh) * | 2013-07-25 | 2016-01-06 | 上海华力微电子有限公司 | Sram失配晶体管检测方法 |
CN105093086A (zh) * | 2014-04-24 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种电迁移的检测结构及检测方法 |
CN105093086B (zh) * | 2014-04-24 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种电迁移的检测结构及检测方法 |
CN105097781B (zh) * | 2014-05-14 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘下装置的检测结构及检测方法 |
CN105097781A (zh) * | 2014-05-14 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘下装置的检测结构及检测方法 |
CN107580755A (zh) * | 2015-05-13 | 2018-01-12 | 高通股份有限公司 | 具有对供电电压的受控灵敏度的环形振荡器架构 |
CN107580755B (zh) * | 2015-05-13 | 2021-02-12 | 高通股份有限公司 | 具有对供电电压的受控灵敏度的环形振荡器架构 |
CN108155891A (zh) * | 2017-12-22 | 2018-06-12 | 中国电子科技集团公司第五十四研究所 | 一种时钟产生电路 |
CN108735136A (zh) * | 2018-06-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 一种显示基板、测试电路和测试方法 |
CN108735136B (zh) * | 2018-06-13 | 2021-09-21 | 京东方科技集团股份有限公司 | 一种显示基板、测试电路和测试方法 |
CN112067962A (zh) * | 2019-05-24 | 2020-12-11 | 马维尔以色列(M.I.S.L.)有限公司 | 用于半导体设备性能表征的方法和电路 |
CN112067962B (zh) * | 2019-05-24 | 2023-10-03 | 马维尔以色列(M.I.S.L.)有限公司 | 用于半导体设备性能表征的方法和电路 |
Also Published As
Publication number | Publication date |
---|---|
EP2038668B1 (en) | 2010-12-29 |
ATE493669T1 (de) | 2011-01-15 |
EP2038668A2 (en) | 2009-03-25 |
US20100315114A1 (en) | 2010-12-16 |
WO2007148268A2 (en) | 2007-12-27 |
DE602007011612D1 (de) | 2011-02-10 |
WO2007148268A3 (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101473237A (zh) | 具有测试结构的半导体器件以及半导体器件测试方法 | |
US6762614B2 (en) | Systems and methods for facilitating driver strength testing of integrated circuits | |
CN101512361B (zh) | 可测试集成电路和ic测试方法 | |
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
US7043674B2 (en) | Systems and methods for facilitating testing of pads of integrated circuits | |
US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
KR100561557B1 (ko) | 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 | |
US9678140B2 (en) | Ultra fast transistor threshold voltage extraction | |
US8042404B2 (en) | Stress detection circuit and semiconductor chip including same | |
US20210302493A1 (en) | Integrated circuit with embedded testing circuitry | |
US7511527B1 (en) | Methods and apparatus to test power transistors | |
EP3290934B1 (en) | Scan circuitry with iddq verification | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
US20090322367A1 (en) | Integrated circuit and a method for measuring a quiescent current of a module | |
US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
US7902847B2 (en) | Semiconductor device and test method thereof | |
US7772875B2 (en) | Input/output circuit for evaluating delay | |
US7660175B2 (en) | Integrated circuit, method for acquiring data and measurement system | |
US6703854B2 (en) | Burn-in apparatus having average voltage calculating circuit | |
Randriamihaja et al. | Assessing intrinsic and extrinsic end-of-life risk using functional SRAM wafer level testing | |
KR20150073560A (ko) | 복수의 샘플들을 테스트하는 테스트 장치 및 그것의 동작 방법 | |
de Jong et al. | Power pin testing: making the test coverage complete | |
US20060156139A1 (en) | Systems and methods for facilitating testing of integrated circuits | |
JP3515440B2 (ja) | 出力トランジスタの測定方法 | |
US6341091B1 (en) | Method and system for testing a bit cell in a memory array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090701 |