CN105097781A - 一种焊盘下装置的检测结构及检测方法 - Google Patents
一种焊盘下装置的检测结构及检测方法 Download PDFInfo
- Publication number
- CN105097781A CN105097781A CN201410201704.5A CN201410201704A CN105097781A CN 105097781 A CN105097781 A CN 105097781A CN 201410201704 A CN201410201704 A CN 201410201704A CN 105097781 A CN105097781 A CN 105097781A
- Authority
- CN
- China
- Prior art keywords
- ring oscillator
- inverter
- detection
- pad
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种焊盘下装置的检测结构及检测方法，所述检测结构包括位于所述焊盘下方的检测单元；其中，所述检测单元包括若干环形振荡器，所述若干环形振荡器线形排列形成线形阵列或者内外嵌套形成环形阵列。本发明为了解决现有技术中存在的问题，提供了一种焊盘下装置的检测结构，包括焊盘以及位于所述焊盘下方的检测单元；其中，所述检测单元包括若干环形振荡器，其中所述若干环形振荡器线形排列形成线形阵列或者内外嵌套设置形成环形阵列，在接合或者探测前后分别对所述检测结构进行测试，并通过比较接合或者探测前后的参数，得到在所述接合或者探测过程中对所述检测结构的影响，从而对焊盘下装置进行评价。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种焊盘下装置的检测结构及检测方法。
背景技术
随着半导体技术的不断发展，器件尺寸和芯片尺寸不断缩小，为了进一步缩小芯片的尺寸，需要在接合焊盘或者探测焊盘(bonding/probingpads)下面形成有源电路(activecircuits)或者装置。
在器件制备过程中通常包含接合(bonding)、探测(probing)的步骤，在所述步骤中会产生接合应力和探测应力，所述应力会引起焊盘下电路或装置性能的波动，例如传播延迟(propagationdelay)和漏电流(draincurrent)波动等，因此，在研发以及批量生产阶段需要对由接合应力和探测应力引起的所述效应进行评估。
现有技术中可以针对单个晶体管或者晶体管阵列进行检测，但是没有针对焊盘下装置、电路进行检测的检测结构和方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种焊盘下装置的检测结构，包括位于所述焊盘下方的检测单元；
其中，所述检测单元包括若干环形振荡器，所述若干环形振荡器线形排列形成线形阵列或者内外嵌套形成环形阵列。
可选地，所述若干环形振荡器线形排列成若干行，每一行包括若干列，以形成所述线形阵列；其中每个所述环形振荡器包括相同数目的反相器。
可选地，所述环形阵列包括内外嵌套设置的一个内环形振荡器和一个外环形振荡器，其中，所述内环形振荡器和所述外环形振荡器包括相同数目的反相器。
可选地，所述外环形振荡器和所述内环形振荡器整体呈方形结构，所述外环形振荡器的一边包括N个反相器，另一边包括M个反相器，相应地，所述内环形振荡器的一边包括N-2个反相器，另一边包括M-2个反相器，且2N+2M-4＝(N-2)(M-2)。
可选地，在所述环形阵列的外围还设置有若干虚拟反相器，以包围所述环形阵列，其中，所述虚拟反相器彼此独立设置。
可选地，在所述环形阵列中，由内到外所述环形振荡器中反相器的数目依次增加。
可选地，每个所述环形振荡器都具有测试端，用于连接。
可选地，所述环形振荡器包括若干反相器首尾相连，其中，每个反相器包括一个NMOS和一个PMOS，所述NMOS和所述PMOS的栅极相连形成所述反相器的输入端，所述NMOS漏极和所述PMOS的源极相连形成所述反相器的输出端，所述NMOS的源极接地，所述PMOS的源极连接电源。
本发明还提供了一种基于上述结构的测试方法，包括：
步骤(a)在对所述焊盘接合和/或探测前对所述检测单元进行测试；
步骤(b)在对所述焊盘接合和/或探测后对所述检测单元进行测试；
步骤(c)对比接合和/或探测前后的测试结果，分析接合或者探测步骤对焊盘下装置性能的影响。
可选地，所述性能包括传播延迟性能。
本发明为了解决现有技术中存在的问题，提供了一种焊盘下装置的检测结构，包括焊盘以及位于所述焊盘下方的检测单元；其中，所述检测单元包括若干环形振荡器，其中所述若干环形振荡器线形排列形成线形阵列或者内外嵌套设置形成环形阵列，在接合或者探测前后分别对所述检测结构进行测试，并通过比较接合或者探测前后的参数，得到在所述接合或者探测过程中对所述检测结构的影响，从而对焊盘下装置进行评价。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e为本发明中焊盘下装置的检测结构的示意图；
图2为所述焊盘下装置的检测结构中反相器的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述检测结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决现有技术中存在的问题，提供了一种焊盘下装置的检测结构，包括焊盘以及位于所述焊盘下方的检测单元；其中，所述检测单元包括若干环形振荡器，其中所述若干环形振荡器线形排列形成线形阵列或者内外嵌套设置形成环形阵列，在接合或者探测前后分别对所述检测结构进行测试，并通过比较接合或者探测前后的参数，得到在所述接合或者探测过程中对所述检测结构的影响，从而对焊盘下装置进行评价。
其中，在本发明中所述检测结构可以包括多种类型，其中所述环形振荡器可以设置为若干行，每一行还可以包括若干列，呈线形设置。
可选地，所述环形振荡器还可以内外嵌套设置，以形成环形阵列。
下面结合附图对上述两种形式分别进行详细的说明。
实施例1
下面结合附图1a和1b对所述检测结构做进一步的说明。
如图1a和1b所示，其中，所述环形振荡器10设置于所述焊盘20的下方，其中，所述焊盘20可以为接合焊盘或者探测焊盘，并不局限于某一种，其可以选用本领域常用的金属材料。
进一步，所述焊盘20的下方还可以形成有钝化层(图中未示出)，所述环形振荡器位于所述钝化层中或者位于所述钝化层的下方。
进一步，本发明中所述焊盘20的下方还形成有其他有源器件、电路或者装置，在此不再逐一列举，在本发明中通过测试接合应力和探测应力对所述检测结构的影响，来评价其他焊盘下装置的性能以及在接合、探测中受到的影响。
可选地，所述环形振荡器10的数目并不局限于某一数值范围，可以根据需要进行设置，其中所述环形振荡器10线形排列成多行，如图1a所示，其中第一环形振荡器RO(1)、第二环形振荡器RO(2)依次对齐排列至第n环形振荡器RO(n)，以形成n行环形振荡器组成的阵列。
进一步，所述环形振荡器10由奇数个反相器组成，每一行所述环形振荡器中反相器的数目相同，具体地，所述第一环形振荡器RO(1)、第二环形振荡器RO(2)至第n环形振荡器RO(n)中反相器的数据均相同，其具体数目并不局限于某一数值范围，可以根据实际需要进行选择。
进一步，所述测试结构的每一行中还可以包括若干列，具体列数并不局限于某一数值范围，其中每一列中环形振荡器10对齐设置，如图1b所示。
可选地，所述环形振荡器10中的每个反相器包括一个NMOS和一个PMOS，如图2所示，其中，所述NMOS和所述PMOS的栅极相连形成所述反相器的输入端，所述NMOS漏极和所述PMOS的源极相连形成所述反相器的输出端，所述NMOS的源极接地，所述PMOS的源极连接电源。
可选地，在每个所述环形振荡器都具有测试端，用于连接测试仪器，用于对焊盘下结构进行测试。
本发明所述测试结构的工作原理为：在接合和/或探测前对所述检测单元进行测试；在接合和/或探测后对所述检测单元进行测试；对比接合和/或探测前后的测试结果，分析接合和/或探测对焊盘下装置性能的影响。
其中，所述焊盘下装置性能包括传播延迟(propagationdelay)和漏电流(draincurrent)波动性能。
进一步，在该过程中可以通过测量接合和/或探测前后的阈值电压和/或频率等参数进行分析，并不局限于某一种。
本发明所述焊盘下装置的检测结构在接合和/或探测前后对所述检测结构进行测试，并通过比较接合和/或探测前后的参数，得到在所述接合和/或探测过程中对所述检测结构的影响，从而对对焊盘下装置的性能进行评价，在器件设计以及批量生产中能够准确的监控接合、探测中对焊盘下装置的影响，从而提高器件的性能和良率。
实施例2
下面结合附图1c对所述检测结构做进一步的说明。
如图1c所示，其中，所述环形振荡器设置于所述焊盘20的下方，其中，所述焊盘20可以为接合焊盘或者探测焊盘，并不局限于某一种，其可以选用本领域常用的金属材料。
进一步，所述焊盘20的下方还可以形成有钝化层(图中未示出)，所述环形振荡器位于所述钝化层中或者位于所述钝化层的下方。
进一步，本发明中所述焊盘20的下方还形成有其他有源器件、电路或者装置，在此不再注逐一列举，在本发明中通过对检测接合应力和探测应力对所述检测结构的影响，来评价其他焊盘下装置的性能以及在接合、探测中受到的影响。
在该实施例中所述环形振荡器内外嵌套设置，所述环形振荡器的数目并不局限于某一数值范围，可以根据需要进行设置。
其中，所述环形振荡器包括内环形振荡器101和外环形振荡器102，其中所述外环形振荡器102包围所述内环形振荡器101，所述内环形振荡器101嵌于所述外环形振荡器102的中心，形成环形阵列，但是两者并不接触。
进一步，所述内环形振荡器101和外环形振荡器102由奇数个反相器组成，所述内环形振荡器101和外环形振荡器102中反相器的数目相等，其具体数目并不局限于某一数值范围，可以根据实际需要进行选择。
具体地，所述外环形振荡器102和所述内环形振荡器101整体呈方形结构，如图1c所示，在所述外环形振荡器102中一边包括N个反相器，另一边包括M个反相器，相应地，所述在所述内环形振荡器101中一边包括N-2个反相器，另一边包括M-2个反相器，且2N+2M-4＝(N-2)(M-2)，其中所述N＝5、6、8、12等，相应的M＝12、8、6、5等。
其中，每个反相器包括一个NMOS和一个PMOS，如图2所示，其中，所述NMOS和所述PMOS的栅极相连形成所述反相器的输入端，所述NMOS漏极和所述PMOS的源极相连形成所述反相器的输出端，所述NMOS的源极接地，所述PMOS的源极连接电源。
可选地，在每个所述环形振荡器都具有测试端30，用于连接测试仪器，用于对焊盘下结构进行测试。
本发明所述测试结构的工作原理为：在接合和/或探测前对所述检测单元进行测试；在接合和/或探测后对所述检测单元进行测试；对比接合和/或探测前后的测试结果，分析接合和/或探测对焊盘下装置性能的影响。
其中，所述焊盘下装置性能包括传播延迟(propagationdelay)和漏电流(draincurrent)波动性能。
进一步，在该过程中同时测量外环形振荡器和所述内环形振荡器在接合和/或探测前后的频率或者阈值电压参数进行分析，并不局限于某一种。
本发明所述焊盘下装置的检测结构在接合和/或探测前后对所述检测结构进行测试，并通过比较接合和/或探测前后的参数，得到在所述接合和/或探测过程中对所述检测结构的影响，从而对对焊盘下装置的性能进行评价，在器件设计以及批量生产中能够准确的监控接合、探测中对焊盘下装置的影响，从而提高器件的性能和良率。
实施例3
该实施例的结构和实施2中所述结构相同，区别在于，在所述外环形振荡器102的外围设置有若干虚拟反相器40，以包围所述环形阵列，如图1d所示，其中，所述虚拟反相器彼此独立设置，相互之间没有连接。
在该实施例中通过设置所述虚拟反相器可以减小所述检测结构自身版图对晶体管参数的变化，以进一步提高检测结构的准确度。
实施例4
下面结合附图1e对所述检测结构做进一步的说明。
如图1e所示，其中，所述环形振荡器设置于所述焊盘20的下方，其中，所述焊盘20可以为接合焊盘或者探测焊盘，并不局限于某一种，其可以选用本领域常用的金属材料。
进一步，所述焊盘20的下方还可以形成有钝化层(图中未示出)，所述环形振荡器位于所述钝化层中或者位于所述钝化层的下方。
进一步，本发明中所述焊盘20的下方还形成有其他有源器件、电路或者装置，在此不再注逐一列举，在本发明中通过对检测接合应力和探测应力对所述检测结构的影响，来评价其他焊盘下装置的性能以及在接合、探测中受到的影响。
在该实施例中所述环形振荡器内外嵌套设置，所述环形振荡器的数目并不局限于某一数值范围，可以根据需要进行设置。
其中，所述环形振荡器包括内环形振荡器和外环形振荡器102，其中所述外环形振荡器102包围所述内环形振荡器，所述内环形振荡器101嵌于所述外环形振荡器102的中心，形成环形阵列。
进一步，所述内环形振荡器包括第一内环形振荡器1011、第二内环形振荡器1012、第三内环形振荡器1013至第n内环形振荡器101n，在该实施例中包括第一内环形振荡器1011、第二内环形振荡器1012、第三内环形振荡器1013，并且由内至外，所述内环形振荡器和外环形振荡器102中反相器的数目依次增加。
具体地，所述第一内环形振荡器1011中包括3个反相器，所述第二内环形振荡器1012中包括13个反相器，所述第三内环形振荡器1013中包括21个反相器，所述外环形振荡器102中包括27个反相器，但是该实施例仅仅为示例性的，旨在说明所述结构，所述测试结构并不局限于该示例。
其中，每个反相器包括一个NMOS和一个PMOS，如图2所示，其中，所述NMOS和所述PMOS的栅极相连形成所述反相器的输入端，所述NMOS漏极和所述PMOS的源极相连形成所述反相器的输出端，所述NMOS的源极接地，所述PMOS的源极连接电源。
可选地，在每个所述环形振荡器都具有测试端30，用于连接测试仪器，用于对焊盘下结构进行测试。
本发明所述测试结构的工作原理为：在接合和/或探测前对所述检测单元进行测试；在接合和/或探测后对所述检测单元进行测试；对比接合和/或探测前后的测试结果，分析接合和/或探测对焊盘下装置性能的影响。
其中，所述焊盘下装置性能包括传播延迟(propagationdelay)和漏电流(draincurrent)波动性能。
进一步，在该过程中同时测量外环形振荡器和所述内环形振荡器在接合和/或探测前后的频率和/或阈值电压参数进行分析，并不局限于某一种。
本发明所述焊盘下装置的检测结构在接合和/或探测前后对所述检测结构进行测试，并通过比较接合和/或探测前后的参数，得到在所述接合和/或探测过程中对所述检测结构的影响，从而对对焊盘下装置的性能进行评价，在器件设计以及批量生产中能够准确的监控接合、探测中对焊盘下装置的影响，从而提高器件的性能和良率。
实施例5
本发明还提供了一种测试方法，包括：
步骤(a)在封装和/或探测前对所述检测单元进行测试；
步骤(b)在封装和/或探测后对所述检测单元进行测试；
步骤(c)对比封装和/或探测前后的测试结构，分析封装和/或探测对焊盘下装置性能的影响。
可选地，所述性能包括传播延迟性能。
在该过程中同时测量外环形振荡器和所述内环形振荡器在接合和/或探测前后的频率和/或阈值电压参数进行分析，并不局限于某一种。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种焊盘下装置的检测结构，包括位于所述焊盘下方的检测单元；
其中，所述检测单元包括若干环形振荡器，所述若干环形振荡器线形排列形成线形阵列或者内外嵌套形成环形阵列。
2.根据权利要求1所述的测试结构，其特征在于，所述若干环形振荡器线形排列成若干行，每一行包括若干列，以形成所述线形阵列；其中每个所述环形振荡器包括相同数目的反相器。
3.根据权利要求1所述的测试结构，其特征在于，所述环形阵列包括内外嵌套设置的一个内环形振荡器和一个外环形振荡器，其中，所述内环形振荡器和所述外环形振荡器包括相同数目的反相器。
4.根据权利要求3所述的测试结构，其特征在于，所述外环形振荡器和所述内环形振荡器整体呈方形结构，所述外环形振荡器的一边包括N个反相器，另一边包括M个反相器，相应地，所述内环形振荡器的一边包括N-2个反相器，另一边包括M-2个反相器，且2N+2M-4＝(N-2)(M-2)。
5.根据权利要求1或3所述的测试结构，其特征在于，在所述环形阵列的外围还设置有若干虚拟反相器，以包围所述环形阵列，其中，所述虚拟反相器彼此独立设置。
6.根据权利要求1所述的测试结构，其特征在于，在所述环形阵列中，由内到外所述环形振荡器中反相器的数目依次增加。
7.根据权利要求1所述的测试结构，其特征在于，每个所述环形振荡器都具有测试端，用于连接。
8.根据权利要求1所述的测试结构，其特征在于，所述环形振荡器包括若干反相器首尾相连，其中，每个反相器包括一个NMOS和一个PMOS，所述NMOS和所述PMOS的栅极相连形成所述反相器的输入端，所述NMOS漏极和所述PMOS的源极相连形成所述反相器的输出端，所述NMOS的源极接地，所述PMOS的源极连接电源。
9.一种基于权利要求1-8之一所述结构的测试方法，包括：
步骤(a)在对所述焊盘接合和/或探测前对所述检测单元进行测试；
步骤(b)在对所述焊盘接合和/或探测后对所述检测单元进行测试；
步骤(c)对比接合和/或探测前后的测试结果，分析接合或者探测步骤对焊盘下装置性能的影响。
10.根据权利要求9所述的方法，其特征在于，所述性能包括传播延迟性能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410201704.5A CN105097781B (zh) | 2014-05-14 | 2014-05-14 | 一种焊盘下装置的检测结构及检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410201704.5A CN105097781B (zh) | 2014-05-14 | 2014-05-14 | 一种焊盘下装置的检测结构及检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097781A true CN105097781A (zh) | 2015-11-25 |
| CN105097781B CN105097781B (zh) | 2018-11-16 |
Family
ID=54577871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410201704.5A Active CN105097781B (zh) | 2014-05-14 | 2014-05-14 | 一种焊盘下装置的检测结构及检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097781B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791697B1 (en) * | 2002-03-21 | 2004-09-14 | Advanced Micro Devices, Inc. | Scatterometry structure with embedded ring oscillator, and methods of using same |
| CN1906495A (zh) * | 2003-12-18 | 2007-01-31 | 吉林克斯公司 | 分析电路性能特性的方法与系统 |
| CN101473237A (zh) * | 2006-06-20 | 2009-07-01 | Nxp股份有限公司 | 具有测试结构的半导体器件以及半导体器件测试方法 |
| CN101795126A (zh) * | 2009-01-14 | 2010-08-04 | 台湾积体电路制造股份有限公司 | 用于表征工艺变化的系统和方法 |
| CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
-
2014
- 2014-05-14 CN CN201410201704.5A patent/CN105097781B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791697B1 (en) * | 2002-03-21 | 2004-09-14 | Advanced Micro Devices, Inc. | Scatterometry structure with embedded ring oscillator, and methods of using same |
| CN1906495A (zh) * | 2003-12-18 | 2007-01-31 | 吉林克斯公司 | 分析电路性能特性的方法与系统 |
| CN101473237A (zh) * | 2006-06-20 | 2009-07-01 | Nxp股份有限公司 | 具有测试结构的半导体器件以及半导体器件测试方法 |
| CN101795126A (zh) * | 2009-01-14 | 2010-08-04 | 台湾积体电路制造股份有限公司 | 用于表征工艺变化的系统和方法 |
| CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097781B (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10444279B2 (en) | Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels | |
| US9046573B1 (en) | Addressable test arrays for characterizing integrated circuit device parameters | |
| CN103941171B (zh) | 半导体测试结构及测试方法 | |
| CN107037345B (zh) | 晶圆测试时自我检测的方法及其晶圆测试制具 | |
| Wang et al. | Silicon odometers: Compact in situ aging sensors for robust system design | |
| CN102385029A (zh) | 高压mos器件测试方法 | |
| CN104201171A (zh) | 一种检测缺陷残留的测试结构 | |
| CN104218027B (zh) | 半导体测试结构及其测试方法 | |
| CN103576066B (zh) | 一种半导体器件热载流子寿命的测量方法 | |
| CN105336731B (zh) | 测试键结构与测试键群组 | |
| CN104377143B (zh) | 一种测试mos器件阱电阻的方法 | |
| CN103308840B (zh) | 晶圆可接受测试方法 | |
| CN115706022A (zh) | 一种定位故障晶体管的测试方法、结构 | |
| CN103439644A (zh) | 一种SRAM-based FPGA退化测试系统 | |
| CN104851876A (zh) | 一种半导体器件可靠性测试结构的保护电路及保护方法 | |
| CN106796265B (zh) | Ic中的裸片内晶体管特性 | |
| US20130278285A1 (en) | Minimum-spacing circuit design and layout for pica | |
| CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
| CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
| CN105097781A (zh) | 一种焊盘下装置的检测结构及检测方法 | |
| CN104090226A (zh) | 测试芯片管脚连通性的电路 | |
| CN103094252A (zh) | 硅通孔测试结构及测试方法 | |
| CN105742200B (zh) | 一种提升经时击穿测试有效性的方法 | |
| Pan et al. | Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array | |
| CN109991526B (zh) | 不同电压偏置下的电容测试方法及其测试芯片、系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |