JP4811986B2 - 半導体集積回路の検査方法 - Google Patents

半導体集積回路の検査方法 Download PDF

Info

Publication number
JP4811986B2
JP4811986B2 JP2005033407A JP2005033407A JP4811986B2 JP 4811986 B2 JP4811986 B2 JP 4811986B2 JP 2005033407 A JP2005033407 A JP 2005033407A JP 2005033407 A JP2005033407 A JP 2005033407A JP 4811986 B2 JP4811986 B2 JP 4811986B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
voltage
inspection method
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005033407A
Other languages
English (en)
Other versions
JP2006220504A (ja
Inventor
清一 石井
大樹 高橋
栄一 高屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005033407A priority Critical patent/JP4811986B2/ja
Publication of JP2006220504A publication Critical patent/JP2006220504A/ja
Application granted granted Critical
Publication of JP4811986B2 publication Critical patent/JP4811986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電圧検出機能を内蔵した半導体集積回路の検査方法に関する。
以下、従来技術について図面を参照して説明する。
図８は従来技術におけるオープンドレイン型の半導体集積回路の電圧検出機能を測定する一般的な測定回路図である。前記測定回路を用いて、半導体集積回路６の電圧検出機能を測定するには1個の可変電源１２と1個の電圧計１３を必要とする。前記半導体集積回路の電圧検出機能は、例えば可変電源１２の電圧VDDが検出電圧Vdetより高い場合に、ＯＵＴ端子はHレベル（電圧Voutは電圧VDDにほぼ等しい。）、電源１２の電圧VDDが検出電圧Vdetより低い場合に、ＯＵＴ端子はＬレベル（電圧Voutは0Vにほぼ等しい。）になるように設定されている。即ち、電圧検出前後でＯＵＴ端子のレベルが大きく変化することで検出電圧Vdetを検出したことを外部に伝える。この検出電圧Vdetは、例えば0.1Vの間隔で設定されているので、半導体集積回路の検出電圧Vdetを確認するには±0.05V以下の精度で正確に測定されなければならない。（例えば、非特許文献１参照。）半導体集積回路の生産現場で、1個の電圧検出機能を有する半導体集積回路を検査装置で検査するには、図８に示した測定回路を用いると、2個のDC測定ユニットが必要になる。ここでＤＣ測定ユニットとは電圧印加電流測定機能と電流印加電圧測定機能を有しており、測定回路の機能に応じて前記ＤＣ測定ユニットの機能を切り替えることができる。図８において可変電源１２を第1のＤＣ測定ユニット１２に、電圧計１３を第2のＤＣ測定ユニット１２に置き換えて、半導体集積回路６を検査装置で測定する。即ち、第1のＤＣ測定ユニット１２の電極は被検査半導体集積回路６の電源端子であるＶＤＤ端子２とＶＳＳ端子３に接続される。第２のＤＣ測定ユニット１３の電極は被検査半導体集積回路６の出力端子であるＯＵＴ端子４とＶＳＳ端子２に接続される。抵抗５は被検査半導体集積回路６の出力端子であるＯＵＴ端子とＶＤＤ端子に接続される。図８の測定回路における被検査半導体集積回路６はその出力端子がＮｃｈオープンドレイン出力であり、電圧VDDが検出電圧Vdet以上であれば、被検査半導体集積回路６の内部Ｎｃｈオープンドレイン出力トランジスタをオフしＯＵＴ端子４からHレベルの電圧を出力する。検出電圧Vdet以下の電圧VDDを印加すると内部Ｎｃｈオープンドレイン出力トランジスタをオンし、ＯＵＴ端子４からＬレベルの電圧を出力する電圧検出機能を有している。この電圧検出機能の検出電圧Vdetを測定する場合、図９で示すようにＤＣ測定ユニット１２が印加する電圧レベルを降下させながら、ＯＵＴ端子４の出力電圧VoutをＤＣ測定ユニット１３で監視し、この出力電圧VoutがＨからＬレベルになるところのＤＣ測定ユニット１２の設定電圧を知ることで被検査半導体集積回路６の検出電圧レベルを検査することが可能となる。また、この検査方法により複数個の被検査半導体集積回路に対して同時に検査を行おうとする場合、図１０の様に検査対象となる被検査半導体集積回路６の数の２倍のＤＣ測定ユニットを備えることで検査可能となる。
セイコーインスツルメンル株式会社刊行 「ＣＭＯＳ ＩＣデータブック２００３」 （第2-43頁、図１９）
図8に示した従来技術の測定方法では、合計２個のＤＣ測定ユニットが必要となるため、複数個の被検査半導体集積回路６の検査を同時に行おうとする場合、検査対象となる被検査半導体集積回路６の数の2倍のＤＣ測定ユニットを備える装置を導入しなければならず、検査装置が高価で、設置面積も大きくなってしまい、製造コストが高くなるという問題がある。
本発明は上記従来技術の問題点に鑑み、半導体集積回路の検査においてＤＣ測定ユニットの数を半減させ、複数個の被検査半導体集積回路に対して同時に検査を行う場合でも、ＤＣ測定ユニットの数を極力抑えた装置で提供するものである。
電圧検出機能を内蔵した半導体集積回路６の電気特性検査において、その検出電圧の電圧レベルを測定する際、電圧検出前後でＯＵＴ端子のレベルが反転し、半導体集積回路６に流れる電流が大きく変化してすることを利用して、電圧印加電流測定機能を有したDC測定ユニットを1個用いて印加電圧をスイープしながら半導体集積回路６の回路電流を測定し、前記DC測定ユニットの電流変化を捉えることで検出電圧値を測定することにある。
以上の実施の形態から明らかなように、本発明によれば電圧検出機能を有した半導体集積回路のその検出電圧レベルを測定する際、その被検査半導体集積回路一つに対して一つのＤＣ測定ユニットで測定が可能となり、多数個同時に測定する際もその被検査半導体集積回路と同じ数量のＤＣ測定ユニットを準備するだけですむため、安価な測定装置で検査が可能で検査コストを低減できる。
以下図面を参照して本発明を説明する。
図１は本発明実施の形態における電気特性の測定回路図である。図１の回路図においてＤＣ測定ユニット１の印加電圧VDDを図４のように降下させていくと被検査半導体集積回路６はある電圧VtでＯＵＴ端子の出力レベルをＬにし、ＶＤＤ−ＯＵＴ間に挿入された抵抗５を通じた電流が発生することになり、ＤＣ測定ユニット１で測定される電流値も増大することになる。このときのある電圧Vtが被検査半導体集積回路６の検出電圧Vdetである。この様に、電流値を印加電圧VDDに応じて監視することで被検査半導体集積回路６固有の検出電圧Vdetを測定することが可能となる。
図２の被検査半導体集積回路７は図１における被検査半導体集積回路６の出力形態がＣＭＯＳ出力となったもので、一定の電圧レベル以上であれば、被検査半導体集積回路内部のＰｃｈトランジスタをオン、Ｎｃｈトランジスタをオフし、ＯＵＴ端子４からＨレベルの電圧を出力する。また、一定の電圧レベル以下の電圧を印加するとＰｃｈトランジスタをオフ、Ｎｃｈトランジスタをオンし、ＯＵＴ端子４からＬレベルの電圧を出力する電圧検出機能を有している。図１の場合と異なり、抵抗５は被検査半導体集積回路７の出力端子であるＯＵＴ端子４とＶＳＳ端子３に接続される。そのため、測定ＤＣ測定ユニット１が印加電圧レベルを降下させていくと図５のようにその電圧が被検査半導体集積回路７の検出電圧レベルより高い場合は、ＯＵＴ端子の出力レベルをＨにし、ＶＳＳ−ＯＵＴ間に挿入された抵抗を通して電流が発生している。検出電圧レベルより低い場合は、ＯＵＴ端子の出力レベルをＬにし、ＶＳＳ−ＯＵＴ間に挿入された抵抗５を通しての電流が無くなり、測定ＤＣ測定ユニット１で測定される電流値は減少することになる。この電流値を印加電圧に応じて監視することで被検査半導体集積回路子７の検出電圧レベルを測定することが可能となる。
図３における被検査半導体集積回路８は図２と同様、被検査半導体集積回路７の出力形態はＣＭＯＳ出力であり、さらに電圧検出時には発振回路が動作する機能を有するものである。この場合、被検査半導体集積回路８に流れ込む電流は、発振回路の動作により電圧非検出時よりも電圧検出時のほうが減大する特性を有している。ＤＣ測定ユニット１が図６のように印加電圧レベルを降下させながら電流値を監視し、その電流値が小から大へ変化した時のＤＣ測定ユニット１の設定電圧を知ることで被検査半導体集積回路子８の検出電圧レベルを測定することが可能となる。
図７は被検査半導体集積回路６を複数個同時に検査する場合の概念図であり、一つの被検査半導体集積回路６に対して一つのＤＣ測定ユニット１を割り当てることで複数個同時に検査を可能としたものである。
本発明の実施形態におけるNchオープンドレイン出力の電圧検出機能内蔵半導体集積回路の検査回路図 本発明の実施形態におけるCMOS出力の電圧検出機能内臓半導体集積回路の検査回路図 従来の実施形態におけるNchオープンドレイン出力である電圧検出機能内蔵半導体集積回路の検査回路図 図１における測定電流値と印加電圧の関係図 図２における測定電流値と印加電圧の関係図 図３における測定電流値と印加電圧の関係図 本発明における複数個同時測定時における電圧検出機能内蔵半導体集積回路の検査回路図 従来技術におけるNchオープンドレイン出力である電圧検出機能内蔵半導体集積回路の検査回路図 図８における測定電圧値と印加電圧の関係図 従来技術における複数個同時測定時における電圧検出機能内蔵半導体集積回路の検査回路図
符号の説明
１ ＤＣ測定ユニット
２ ＶＤＤ端子
３ ＶＳＳ端子
４ ＯＵＴ端子
５ 抵抗
６ ＮｃｈＭＯＳオープンドレイン出力タイプ半導体集積回路
７ ＣＭＯＳ出力タイプ半導体集積回路
８ 発振回路内蔵したＣＭＯＳ出力タイプ半導体集積回路
９ ＮｃｈＭＯＳオープンドレイン出力タイプ半導体集積回路の測定波形
１０ ＣＭＯＳ出力タイプ半導体集積回路の測定波形
１１ 発振回路内蔵したＣＭＯＳ出力タイプ半導体集積回路の測定波形
１２ ＤＣ測定ユニット
１３ ＤＣ測定ユニット

Claims (6)

  1. 電圧検出機能を内蔵した半導体集積回路の電気特性検査において、その検出電圧の電圧レベルを測定する際、電圧印加電流測定機能を有したＤＣ測定ユニットを１個用いて印加電圧をスイープしながら、前記半導体集積回路と前記半導体集積回路に接続された外部回路に流れる回路電流を測定し、前記ＤＣ測定ユニットの電流変化を捉えることで検出電圧値を測定する半導体集積回路の検査方法。
  2. 前記外部回路は抵抗である請求項１に記載の半導体集積回路の検査方法。
  3. 前記抵抗は前記電圧検出機能のＯＵＴ端子と前記半導体集積回路のＶＤＤ端子の間に接続されている請求項２に記載の半導体集積回路の検査方法。
  4. 前記抵抗は前記電圧検出機能のＯＵＴ端子と前記半導体集積回路のＶＳＳ端子の間に接続されている請求項２に記載の半導体集積回路の検査方法。
  5. 前記電流変化は前記半導体集積回路の内部動作により生じる請求項１に記載の半導体集積回路の検査方法。
  6. 複数のＤＣ測定ユニットを用いて、前記複数のＤＣ測定ユニットと同数の半導体集積回路の検出電圧値を同時に測定する請求項１に記載の半導体集積回路の検査方法。
JP2005033407A 2005-02-09 2005-02-09 半導体集積回路の検査方法 Expired - Fee Related JP4811986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005033407A JP4811986B2 (ja) 2005-02-09 2005-02-09 半導体集積回路の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033407A JP4811986B2 (ja) 2005-02-09 2005-02-09 半導体集積回路の検査方法

Publications (2)

Publication Number Publication Date
JP2006220504A JP2006220504A (ja) 2006-08-24
JP4811986B2 true JP4811986B2 (ja) 2011-11-09

Family

ID=36982933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033407A Expired - Fee Related JP4811986B2 (ja) 2005-02-09 2005-02-09 半導体集積回路の検査方法

Country Status (1)

Country Link
JP (1) JP4811986B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678542B2 (ja) * 2010-09-24 2015-03-04 富士通セミコンダクター株式会社 電源状態判定回路を有する集積回路
CN104614660B (zh) * 2015-01-09 2017-04-26 中国电子科技集团公司第五十八研究所 基于有源光学水印的硬件木马检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598710B2 (ja) * 1990-01-18 1997-04-09 ローム株式会社 Ｉｃの入力スレショルド測定装置

Also Published As

Publication number Publication date
JP2006220504A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
TWI264074B (en) Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate
KR100843227B1 (ko) 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
CN104950182A (zh) 电阻测定装置、基板检查装置、检查方法以及维护方法
JP4811986B2 (ja) 半導体集積回路の検査方法
JP2008277966A (ja) 半導体装置
JP2006201058A (ja) 故障検出装置及び方法、並びに信号抽出回路
JP2007040771A (ja) ノイズ測定用半導体装置
JP4746489B2 (ja) 半導体測定装置
JP2007165365A (ja) 半導体装置及びそのテスト方法
JP2010272825A (ja) 半導体集積回路装置
JP2017175073A (ja) 半導体集積回路
JP2014163851A (ja) オープン検出端子付き半導体集積回路
JP2007178257A (ja) 計測装置
JP2006170898A (ja) 半導体装置のテスト回路
JP2011232036A (ja) 半導体装置
RU2307367C1 (ru) Вспомогательный блок для индикации контакта измерительного прибора с проверяемым объектом
TWI520244B (zh) 測試鍵的電路架構與測試鍵的測試方法
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JPWO2008069025A1 (ja) 半導体装置
JP2007093460A (ja) 半導体試験装置および半導体試験方法
JP2006238331A (ja) 電圧比較器、それを用いた過電流検出回路ならびに半導体装置
KR100608436B1 (ko) 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치
JP2007064645A (ja) 半導体検査方法
JP2010223791A (ja) 半導体装置及びその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110819

R150 Certificate of patent or registration of utility model

Ref document number: 4811986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees