JP2008277966A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008277966A JP2008277966A JP2007116694A JP2007116694A JP2008277966A JP 2008277966 A JP2008277966 A JP 2008277966A JP 2007116694 A JP2007116694 A JP 2007116694A JP 2007116694 A JP2007116694 A JP 2007116694A JP 2008277966 A JP2008277966 A JP 2008277966A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- signal
- semiconductor device
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000001514 detection method Methods 0.000 claims abstract description 80
- 238000012360 testing method Methods 0.000 abstract description 84
- 238000010586 diagram Methods 0.000 description 22
- 238000000605 extraction Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 半導体装置は、入力端子に差動信号を受ける差動回路と、前記入力端子に所定の信号が供給されたときに検出信号を出力する検出回路とを有する。また、差動信号は、一組の電気的入力規格の範囲で動作し、前記検出回路は、前記差動信号が前記規格を外れたことを検出して検出信号を出力する。
【選択図】 図2
Description
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1にかかる半導体装置10及び差動信号出力回路20を示す図である。図1において差動信号出力回路20は、例えばテスタなどに内蔵される回路であり、半導体装置に対して差動信号を出力している。
図5は、本発明の実施の形態2に関わる差動レベル検出回路11の構成を示している。図5において図2と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態1ではコモン電圧(所定電圧)を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、入力される差動信号の最大電圧、最小電圧などに基づいてテストモードなどのモード設定信号を出力する点が異なっている。そのため、本実施の形態では図2における電圧検出回路2に代えて振幅電圧抽出回路6、電圧差検出回路7を設ける点が、実施の形態1と異なっている。
図7は、本実施の形態3に関わる差動レベル検出回路11の構成を示している。図7において図2と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態1ではコモン電圧(所定電圧)を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、図2と同様の回路を2組設け、それぞれの抵抗3と4の間のノードの電圧を1つの電圧検出回路によって検出する点が実施の形態1と異なっている。以下、図7、図8を参照して実施の形態3の動作について説明する。
図10は、本発明の実施の形態4に関わる差動レベル検出回路11の構成を示している。図10において図2と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態2では、入力される差動信号の最大電圧、最小電圧などに基づいてテストモードなどのモード設定信号を出力していたが、本実施の形態では、実施の形態3と同様に、同様の回路を2組設け、電圧差検出回路によってそれぞれの回路の入力端子に印加される信号の最大値、最小値の電圧差を検出する。以下、図10、図11を参照して実施形態4の動作について説明する。なお、動作の詳細については図5と同様であるため省略する。
図13は、本実施の形態5に関わる差動レベル検出回路11の構成を示している。図13において図2と共通する構成要素については同一の符号を付し、その説明を省略する。また、実施の形態3では2組の回路においてそれぞれのコモン電圧(所定電圧)を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、入力される差動信号の最大電圧、最小電圧の電圧差に基づいてテストモード設定信号を出力する点が異なっている。以下、図13、図14を参照して実施の形態5の動作について説明する。
20 差動信号出力回路
11 差動レベル検出回路
12 内部回路
1 入力バッファ
2 電圧検出回路
3,4 抵抗R
5 所定電圧抽出回路
6 振幅電圧抽出回路
7 電圧差検出回路
Claims (17)
- 入力端子に差動信号を受ける差動回路と、
前記入力端子に所定の信号が供給されたときに検出信号を出力する検出回路とを有する半導体装置。 - 前記差動信号は、一組の電気的入力規格の範囲で動作し、
前記検出回路は、前記差動信号が前記規格を外れたことを検出して検出信号を出力することを特徴とする請求項1に記載の半導体装置。 - 前記検出信号を内部回路の動作状態を設定する信号とすることを特徴とする請求項2に記載の半導体装置。
- 前記入力規格を外れた入力信号を受けた時にも、前記外れた規格以外の入力規格に応じて信号入力を行なうことを特徴とする請求項2に記載の半導体装置。
- 前記検出回路が検出する前記入力規格として、差動信号の中間電圧を検出することを特徴とする請求項2に記載の半導体装置。
- 前記検出回路は、前記一対の差動入力端子間に接続された2つの抵抗と、
前記2つの抵抗間のノードの電圧値を検出して前記検出信号を出力することを特徴とする請求項5に記載の半導体装置。 - 前記検出回路が検出する前記入力規格として、差動信号の最大振幅電圧を検出することを特徴とする請求項2に記載の半導体装置。
- 前記検出回路を差動信号の終端抵抗の両端に接続することを特徴とする請求項7に記載の半導体装置。
- 前記検出回路が検出する前記入力規格として、2対の差動入力の中間電圧の差を検出することを特徴とする請求項2に記載の半導体装置。
- 前記検出回路が検出する基準となる規格電圧として、規格内の信号を受信している他の端子の中間電圧を使用することを特徴とする請求項2に記載の半導体装置。
- 差動信号が入力される第1、第2の入力端子対と、
前記第1の入力端子対に直列に接続された2つの抵抗のノードの電圧と、
前記第2の入力端子対に直列に接続された2つの抵抗のノードの電圧とを検出回路の入力とすることを特徴とする請求項9および10に記載の半導体装置。 - 前記検出回路が検出する前記入力規格として、2対の差動入力のそれぞれ片側の振幅差を検出することを特徴とする請求項2に記載の半導体装置。
- 前記検出回路が検出する基準となる規格電圧として、
規格内の信号を受信している他の端子の片側の振幅を使用することを特徴とする請求項2に記載の半導体装置。 - 差動信号が入力される第1、第2の入力端子対と、
前記第1の入力端子対の片側の振幅電圧と、
前記第2の入力端子対の片側の振幅電圧とを検出回路の入力とすることを特徴とする請求項12および請求項13に記載の半導体装置。 - 前記検出回路が検出する前記入力規格として、
2対の差動入力の振幅差を検出することを特徴とする請求項2に記載の半導体装置。 - 前記検出回路が検出する基準となる規格電圧として、
規格内の信号を受信している他の端子の振幅を使用することを特徴とする請求項2に記載の半導体装置。 - 差動信号が入力される第1、第2の入力端子対と、
前記第1の入力端子対の振幅電圧と、
前記第2の入力端子対の振幅電圧とを検出回路の入力とすることを特徴とする請求項15および16に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116694A JP5133589B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
US12/073,546 US7719322B2 (en) | 2007-04-26 | 2008-03-06 | Semiconductor device having differential signal detection circuit for entry into mode other than normal operation |
CN2008100923976A CN101294992B (zh) | 2007-04-26 | 2008-04-28 | 具有用于进入不同于正常工作模式的模式的差分信号检测电路的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116694A JP5133589B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277966A true JP2008277966A (ja) | 2008-11-13 |
JP5133589B2 JP5133589B2 (ja) | 2013-01-30 |
Family
ID=39886201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116694A Expired - Fee Related JP5133589B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7719322B2 (ja) |
JP (1) | JP5133589B2 (ja) |
CN (1) | CN101294992B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020071251A (ja) * | 2018-10-29 | 2020-05-07 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045512B (zh) * | 2009-10-21 | 2013-07-03 | 宏正自动科技股份有限公司 | 多计算机切换器、信号延伸器及音视频信号检测方法 |
TW201213825A (en) * | 2010-09-29 | 2012-04-01 | Fortune Semiconductor Corp | Circuit apparatus |
GB2507502B (en) * | 2012-10-30 | 2015-08-19 | Broadcom Corp | Digital control of mixed-mode integrated circuits by means of detection of a signal at an analogue input port |
US10431268B2 (en) * | 2016-09-13 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device and memory controller receiving differential signal |
KR102449194B1 (ko) | 2017-11-17 | 2022-09-29 | 삼성전자주식회사 | 공통 모드 추출기를 포함하는 메모리 장치 |
CN114264867B (zh) * | 2021-12-15 | 2024-01-19 | 江苏纵帆微电子有限公司 | 一种电子设备运行模式与生产测试模式的切换方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04245817A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | データ受信回路 |
JPH0685717A (ja) * | 1992-08-31 | 1994-03-25 | Saitama Nippon Denki Kk | 平衡伝送路断線検出回路 |
JPH07244123A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体集積回路 |
JP2001068989A (ja) * | 1999-08-30 | 2001-03-16 | Nec Corp | ケーブル検出機能付き入力バッファ回路 |
JP2005160103A (ja) * | 2003-11-27 | 2005-06-16 | Samsung Electronics Co Ltd | 入力信号を検出できる入力バッファ及び半導体装置 |
JP2006086948A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5491434A (en) * | 1994-12-05 | 1996-02-13 | Motorola, Inc. | Circuit and method of differential amplitude detection |
JP3278635B2 (ja) | 1999-05-27 | 2002-04-30 | 沖電気工業株式会社 | 半導体集積回路 |
JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4766769B2 (ja) * | 2001-04-18 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6768352B1 (en) * | 2002-11-13 | 2004-07-27 | Cypress Semiconductor Corp. | Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals |
US7102392B2 (en) * | 2005-01-18 | 2006-09-05 | International Business Machines Corporation | Signal detector for high-speed serdes |
-
2007
- 2007-04-26 JP JP2007116694A patent/JP5133589B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-06 US US12/073,546 patent/US7719322B2/en not_active Expired - Fee Related
- 2008-04-28 CN CN2008100923976A patent/CN101294992B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04245817A (ja) * | 1991-01-31 | 1992-09-02 | Fujitsu Ltd | データ受信回路 |
JPH0685717A (ja) * | 1992-08-31 | 1994-03-25 | Saitama Nippon Denki Kk | 平衡伝送路断線検出回路 |
JPH07244123A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体集積回路 |
JP2001068989A (ja) * | 1999-08-30 | 2001-03-16 | Nec Corp | ケーブル検出機能付き入力バッファ回路 |
JP2005160103A (ja) * | 2003-11-27 | 2005-06-16 | Samsung Electronics Co Ltd | 入力信号を検出できる入力バッファ及び半導体装置 |
JP2006086948A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020071251A (ja) * | 2018-10-29 | 2020-05-07 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US11489524B2 (en) | 2018-10-29 | 2022-11-01 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
JP7240133B2 (ja) | 2018-10-29 | 2023-03-15 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5133589B2 (ja) | 2013-01-30 |
US7719322B2 (en) | 2010-05-18 |
CN101294992A (zh) | 2008-10-29 |
US20080265948A1 (en) | 2008-10-30 |
CN101294992B (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133589B2 (ja) | 半導体装置 | |
KR101027170B1 (ko) | 차동 감지 방식을 이용하여 저 전압으로 프로그램 가능한eFUSE | |
KR101762768B1 (ko) | 고속 입력-출력 디바이스들의 테스트 | |
JP4949659B2 (ja) | 駆動回路のテスト方法及び表示装置の駆動回路 | |
JP2019146141A (ja) | 信号生成装置および信号読取システム | |
KR100876567B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
US7137061B2 (en) | Method and device for signaling a transmission fault on a data line | |
US7038485B2 (en) | Terminating resistor device and a method for testing a terminating resistor circuit | |
JP2010230668A (ja) | 試験装置およびドライバ回路 | |
JP2009216565A (ja) | 半導体集積回路 | |
KR100702564B1 (ko) | 반도체 장치 및 그 시험 방법 | |
JP2007333536A (ja) | 差動信号出力回路のdc特性テスト回路 | |
JP2009222602A (ja) | 差動出力回路の試験方法および試験回路 | |
JP4887640B2 (ja) | アナログ差動回路試験装置 | |
JP4811986B2 (ja) | 半導体集積回路の検査方法 | |
US8754673B1 (en) | Adaptive reference voltage generators that support high speed signal detection | |
US9172362B2 (en) | Multifunction word recognizer element | |
KR20060053978A (ko) | 반도체 집적회로 | |
JP2009097943A (ja) | 試験装置 | |
KR20060135324A (ko) | 3가지 상태 스위치 확인 회로 | |
JP2011232036A (ja) | 半導体装置 | |
JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
JP2012249007A (ja) | 出力回路及びそのドライブ能力テスト方法。 | |
JP2010011118A (ja) | Mos容量からなるコンデンサを備えたコンデンサ回路、そのコンデンサ回路を使用した可変容量回路、その可変容量回路を使用した発振回路及びコンデンサ回路の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |