CN105527557B

CN105527557B - 器件测试

Info

Publication number: CN105527557B
Application number: CN201510678910.XA
Authority: CN
Inventors: G.卡波迪瓦卡; A.德西科
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-10-20
Filing date: 2015-10-20
Publication date: 2018-11-23
Anticipated expiration: 2035-10-20
Also published as: DE102014115204A1; US10203365B2; CN105527557A; DE102014115204B4; US20160109505A1

Abstract

本发明涉及器件测试。器件（100）包括多个单元（110‑1,110‑2,110‑3）。每一个单元包括场效应晶体管（120）和被配置成选择性地将相应场效应晶体管（120）的第二接触件（121‑2）与器件（100）的公共测试线（293）连接。器件（100）的控制器（310）被配置成控制开关（301）处于闭合定位中。提供至少一个管脚（171‑1,171‑3），其被配置成向连接到场效应晶体管（120）的第一接触件（121‑1）的公共电力线（191）和公共测试线（393）施加应力电压。

Description

器件测试

背景技术

设想到其中多个负载——诸如例如发光二级管（LED）——放置在阵列中并且提供单独为每一个负载供电的器件电路的场景。这典型地通过提供每个负载的器件单元来实现，其中每一个单元包括电流源以选择性地为相关联的负载供电。典型地，电流源包括场效应晶体管（FET），其充当用于选择性地为相应负载供电的开关。

有时，测试器件的操作可靠性是合期望的。一种这样的测试是FET的栅应力测试。在此，在施加应力电压之前和之后测量每一个FET的源接触件与漏接触件之间的漏电流是合期望的。

然而，当需要测试器件的相当大量的单元时，这样的测试可能不是可能的或者仅在有限程度上是可能的。单独接触每一个单元，例如借助于针卡等，可能是棘手的并且遭受失败。另外，可能存在有限量的空间可用于每个单元；而且，相邻单元之间的距离可能相当小。所有这些使得执行前端栅应力测试是耗时且昂贵的。因此，例如通过接触负载的在最终组装之前的测试（前端测试）在技术上具有挑战性；当其上布置器件的衬底或晶片尚未被切割成允许执行测试的尺寸时，这更加复杂。在最终组装之后执行栅应力测试（后端测试）是昂贵的，因为不能在早期生产阶段筛选出失效的电流源。

因此，存在对于执行用于包括多个单元的器件的栅应力测试的高级技术的需要，其中每一个单元包括要测试的FET。特别地，存在对于允许快速、可靠和/或精确的栅应力测试的技术的需要。

该需要通过独立权利要求的特征满足。从属权利要求限定实施例。

发明内容

根据一方面，提供了一种器件。该器件包括公共电力线、公共测试线和多个单元。多个单元中的每一个包括场效应晶体管和开关。场效应晶体管包括栅、第一接触件和第二接触件。第一接触件是场效应晶体管的源和漏中的一个。第一接触件耦合到公共电力线。第二接触件是源和漏中的另一个。开关被配置成在闭合定位中选择性地将相应场效应晶体管的第二接触件与公共测试线耦合。器件还包括控制器。控制器被配置成控制处于闭合定位中的多个单元的开关。器件还包括至少一个管脚。至少一个管脚被配置成当至少一个开关处于闭合定位中时向公共电力线和公共测试线施加应力电压。

根据另外的方面，提供了一种在施以（execute）栅应力时将应力电压施加到多个场效应晶体管的源和漏的方法。多个场效应晶体管中的每一个与器件的多个单元中的一个相关联。方法包括对于多个单元中的每一个，控制处于闭合定位中的相应单元的开关。所述开关在闭合定位中将相应单元的场效应晶体管的源和漏中的一个与器件的公共测试线耦合。源和漏中的另一个耦合到器件的公共电力线。方法还包括当至少一个开关处于闭合定位中时经由至少一个管脚向公共电力线和公共测试线施加应力电压。

要理解的是，以上提到的特征和以下要解释的特征不仅可以使用在所指示的相应组合中，而且可以使用在其它组合中或隔离使用，而不脱离于本发明的范围。以上提到的方面和实施例的特征可以在其它实施例中与彼此组合。

附图说明

当结合附图进行阅读时，本发明的前述和附加特征和效果将从以下详细描述变得显而易见，其中相同的参考标号是指相同的元件。

图1是根据参考实现的器件的电路图

图2是根据参考实现的器件的电路图，其中栅应力测试是可能的。

图3是根据各种实施例的包括多个单元的器件的电路图。

图4是根据各种实施例的包括多个单元的器件的电路图。

图5详细图示了根据各种实施例的用于每一个单元的图3和4的电路图中采用的开关。

图6A是根据各种实施例的被配置成控制用于器件的各种单元的图5的开关的控制器的示意性图示。

图6b是根据各种实施例的被配置成控制用于器件的各种单元的图5的开关的控制器的示意性图示。

图7是根据各种实施例的方法的流程图。

图8是更加详细地图示了涉及栅应力测试的执行的图7的方法的各方面的流程图。

图9是更加详细地图示了涉及器件的正常操作的图7的方法的各方面的流程图。

具体实施方式

在下文中，将参照附图详细描述本发明的实施例。要理解的是，实施例的以下描述不以限制性含义来看待。本发明的范围不意图受以下所描述的实施例或附图限制，其仅仅被视为是说明性的。

附图被视为是示意性表示并且在图中图示的元件不一定按比例示出。而是，表示各种元件使得它们的功能和一般目的对本领域技术人员而言变得显而易见。图中示出或者本文描述的功能块、器件、组件或其它物理或功能单位之间的任何连接或耦合也可以通过间接连接或耦合实现。组件之间的耦合还可以通过无线连接建立。功能块可以实现在硬件、固件、软件或其组合中。

以下，说明使得能够施以用于多个FET中的每一个的栅应力的技术。这可以用于执行栅应力测试，其典型地包括首先测量漏电流，其次施以栅应力，并且第三测量漏电流。然后可能的是比较在栅应力的所述施以之前和之后测量的漏电流以评价相应FET的质量。低质量器件可能在栅氧化层中具有缺陷。施以栅应力的持续时间可以取决于各种操作条件。

在图1中，示出参考实现，其中器件的多个单元110-1-110-3用于为经由接口170连接到单元110-1-110-3的LED 140供电。单元110-1-110-3中的每一个包括通过FET 120形成的电流源。如从图1可以看到的，FET 120将接口170与电力供给线191连接，可以经由管脚171-1向电力供给线191施加电压VCC。FET 120具有三个接触件121-1-121-3。第一和第二接触件121-1和121-2是源和漏。第三接触件121-3是栅121-3。预驱动器180用于控制施加到栅121-3的栅电压。取决于栅电压，第一和第二接触件121-1,121-2互连或者断开，使得LED170可以经由接口被选择性地供电。

器件100可以采取各种形式。例如，器件100可以被配置成选择性地为总共例如1024像素的LED阵列供电。特别地，LED的阵列可以在片中片（chip-on-chip）组装中安装在器件100的顶部上。然后，器件100充当用于照明目的的LED的控制电路。

典型地，可以存在可用于单元110-1-110-3中的每一个的有限构建空间。例如，在以上提到的片中片组装中，由于每一个LED典型地直接安装在器件100的顶部上，因此每一个单元110-1-110-3可能受限于125μm乘125μm的尺寸。另外，可能要求相邻单元110-1-110-3之间的短间距。例如，在以上提到的片中片组装中，增加平面内尺寸中的分辨率对于增加LED阵列的分辨率和避免用于束抄平调节的机械组件的使用可能是优选的。

如以上所提到的器件100具有特征性质，即：放置在器件100的单个芯片上的大量单元；每一个单元110-1-110-3的有限尺寸；以及相邻单元110-1-110-3之间的有限间距。这使得难以施以栅应力。

在图2中，示出执行栅应力测试的参考实现。各种单元110-1-110-3的FET 120的每一个栅接触件121-1经由附加开关220连接到公共测试管脚171-2；在此，附加开关220实现为由控制器210控制的FET。提供开关220的体二极管221。然而，这样的解决方案遭受各种缺点。将大量栅121-3单独连接到控制器210要求在顶部布线方面的高度努力；典型地，每一个单元110-1-110-3的各种栅121-3未被路由至外部并且因此，接触栅121-3以施加应力电压可能由于因电路几何结构所致的有限可接入性而是困难的。选择串联的各种单元121-1-121-3要求针对大量单元110-1-110-3的大量测试时间。

这样的缺点通过图3的场景克服。如可以从图1和2与图3的比较可以看到的，在器件100中实现附加电路以便施以栅应力。特别地，提供连接到多个单元110-1-110-3中的每一个的公共测试线393。公共测试线393经由管脚171-3可接入。由此，通过依赖于两个管脚171-1，171-3，即连接到公共电力线191的管脚171-1和连接到公共测试线393的管脚171-3执行针对单元110-1-110-3的栅应力测试成为可能。以下对此进行详细解释。

如可以从图3看到的，多个单元110-1-110-3中的每一个包括开关301。开关301选择性地将FET 120的第二接触件121-2与公共测试线393耦合。为了控制开关301，提供控制器310。控制器310被配置成控制开关301在执行栅应力测试时处于闭合定位中。可以经由管脚171-1，171-3向公共电力线191和公共测试线393施加应力电压。

另外，多个单元110-1-110-3中的每一个包括另外的开关302。另外的开关302选择性地将FET 120的栅121-3与公共供给线192耦合。可以经由另外的管脚171-4向公共供给线192施加参考电压。控制器被配置成控制另外的开关302在执行栅应力测试时处于闭合定位中。

经由管脚171-1,171-3向公共电力线191和公共测试线393施加应力电压。经由管脚171-4向公共供给线192施加参考电压。在这样的场景中，应力电压因而被施加到FET 120的第一和第二接触件121-1,121-2二者，即施加到源和漏——而不是施加到栅121-3和两个接触件121-1,121-3中的一个（参见图2）。通过同时向第一和第二接触件121-1,121-2二者施加应力电压，确保FET 120的栅氧化层以类似的方式在沟道的两侧受应力。可能的是，提供外部电压源以向管脚171-1,171-3提供应力电压和/或以向另外的管脚171-4提供参考电压。

在该场景中，为多个单元110-1-110-3并行施以栅应力是可能的。控制器310可以被配置成控制多个单元110-1-110-3的开关301至少部分并行地处于闭合定位中。同样地，控制器310可以被配置成控制多个单元110-1-110-3的另外的开关302处于闭合定位中。换言之，多个单元110-1-110-3的开关301和/或另外的开关302可以被控制成并发地处于闭合定位中。栅应力的并行施以可以允许减少执行测试所要求的时间（测试时间）。另外，可以降低对顶部布线提供附加的电路以执行应力测试的要求。另外，确保器件100的单元110-1-110-3的数目的可缩放性。然而，一般而言，针对多个单元110-1-110-3串行施以栅应力也是可能的。

图3的电路示意性地示出用于经由接口170连接到单元110-1-110-3的负载的以FET 120的形式的高压侧开关。即，FET 120的第一接触件121-1是漏并且FET 120的第二接触件121-2是源。第一接触件121-1连接到公共电力线191。第二接触件121-2连接到接口170。在这样的场景中，经由公共供给线192施加的参考电压为接地。施加到公共测试线393的应力电压典型地大于3V，优选地大于5V，优选地大于7V。开关301优选地实现为n沟道绝缘FET（示出开关）。

图4示出其中器件100包括用于连接到接口170的负载的低压侧开关的实施例。器件100具有多个单元110-1-110-3，每一个包括类型NMOS的FET 120。FET 120的第一接触件121-1是源并且FET 120的第二接触件121-2是漏。应力电压优选地为接地电平，即公共电力线191和公共测试线393接地。经由公共供给线192施加的参考电压优选地选择成大于3V，优选地大于5V，更加优选地大于7V。在该低压侧配置中，开关301优选地为p沟道绝缘栅FET。

对图5做出参考，在高压侧配置中，开关301可以实现为n沟道绝缘栅FET 570。然后，典型地要求使用作为预驱动器的电荷泵电压580驱动开关301。使用作为高压侧配置中的开关301的n沟道绝缘栅FET使得能够减小单元110-1-110-3的电路面积而同时在将开关301从闭合定位改变到开路定位时保持特征源-漏电阻恒定。在低压侧配置中，开关301优选地实现为作为p沟道绝缘栅类型的FET 570。在此，电路面积可能增加。

再次对图3和4做出参考，在栅1221-3与第一和第二接触件121-1,121-2中的至少一个之间提供箝位电路305。箝位电路304包括串联连接的齐纳二极管和二极管。箝位电路304是可选的；特别地，在电压可以直接施加到公共测试线393和公共电力线191以及栅121-3的情况中，可能不必提供箝位电路304。然而，可以可选地提供箝位电路304以将栅121-3与第一和第二接触件121-1,121-2中的相应至少一个之间的电位固定在某个值处。可以在公共供给线191处提供串联的外部电阻以控制流过箝位电路304的电流。箝位电路使得能够将应力电压固定到定义值；避免信号漂移。这允许使栅应力更加可靠。

如以上所提到的，通过经由公共电力线191和公共测试线393将相同的应力电压施加到FET 120的源和漏二者并且例如在高压侧配置中促使栅121-3为零伏，施以栅应力是可能的。从而在一侧上的第一和第二接触件121-1,121-3与另一侧上的栅121-3之间施加公知电压。这对应于在栅应力模式中操作器件100。

还可能在正常操作模式中操作器件100。在这样的场景中，另外的开关302可以作为FET 120的预驱动器的部分而被再使用。另外的开关302可以用于在正常操作模式中选择性地为经由接口170连接到相应单元110-1-110-3的负载供电。箝位电路205可以作为有源箝位被再使用以保护栅121-3抵挡放电。例如，开关301被控制成处于开路定位中，即将FET120的第二接触件121-2从公共测试线393断开。另外的开关302被控制成处于闭合定位中并且向公共供给线192施加栅电压。

提供控制开关402；控制开关402在栅应力操作模式期间被控制成处于开路定位中。在正常操作模式期间，当另外的开关302处于闭合定位中时控制开关402处于开路定位中，并且当另外的开关302处于开路定位中时控制开关402处于闭合定位中。向公共供给线192施加栅电压。由此，FET 120的第一接触件121-1和第二接触件121-2电气互连。向公共电力线191施加电力电压，其为经由接口170连接到相应单元110-1-110-3的负载供电。例如，可以通过外部电压源提供电力电压。

图6A示出包括单元100-1，100-2，100-3和控制器310的电路的实施例。单元100-1，100-2，100-3中的每一个如图3中那样配置并且因此包括开关301和302。控制器310包括复用器，其可以独立地控制多个单元110-1-110-3的开关301和另外的开关302。

当执行泄漏测试时，确定各种单元110-1-110-3的FET 120的第一接触件121-1与第二接触件121-2之间的漏电流是可能的。例如，可以在栅应力之前和之后确定漏电流。为此，可以提供电流测量器件，其经由相应的管脚171-1,171-3连接到公共电力线191和公共测试线393。特别地，由于控制器310可以单独控制各种单元110-1-110-3的开关301和另外的开关302，因此可以针对每一个FET 120单独测量漏电流。为此，当闭合单元110-1-110-3中的给定一个的单个开关301时可以测量公共电力线191与公共测试线393之间的电流流动；这可以针对所有单元110-1-110-3重复。可以在施以栅应力之前和/或之后测量漏电流。

如可以从图6A看到的，控制器393可以单独控制各种单元110-1,110-2的开关301，302中的每一个。这可以通过提供单元110-1-110-3中的每一个的开关301,302与控制器310之间的专用顶部布线来实现。可替换地或此外，这可以通过将各种单元110-1-110-3逻辑分组在列和/或行中并且通过选择相应列和/或行来寻址单元110-1-110-3中的个体或子集来实现。在此，相同列和/或行的相邻单元110-1-110-3可以通过列和/或行控制线互连。可以采用矩阵配置。这可以减少顶部布线。

在图6B中，示出另外的场景，其中控制器310可以单独控制各种开关301。然而，另外的开关302被累积地控制。例如，关于另外的开关302，提供多个单元110-1-110-3与控制器310之间的仅单个顶部布线连接是可能的。这可以通过器件100的公共控制线680实现。各种单元110-1-110-3的另外的开关302可以连接到公共控制线680。公共控制线680还连接到控制器310并且用于控制另外的开关302处于开路或闭合定位。

在图6B中，示出其中器件100包括另外的开关302耦合到的公共控制线680的场景。还可能的是，开关301耦合到公共控制线680，例如附加于或可替换于另外的开关302。然后，可以针对各种单元110-1-110-3并行施以栅应力。

在图7中，示出执行栅应力测试的方法的流程图。方法在步骤S1中开始。在步骤S2中，检查是否应当激活栅应力操作模式或者是否应当开始器件100的正常操作。

如果在步骤S2中决定应当开始栅应力操作模式，执行步骤S3。在步骤S3中，执行栅应力测试。以下参照图8给出栅应力操作模式的细节。

如果在图7的步骤S2中决定应当开始器件的正常操作模式，方法继续以步骤S4。以下参照图9给出步骤S4的正常操作模式的细节。

方法在步骤S5中结束。

在图8中图示了步骤S3的栅应力测试的细节。首先，在步骤T1中测量漏电流。为此，外部电流测量器件的第一端子经由管脚171-3连接到公共测试线393。外部电流测量器件的第二端子经由管脚171-1连接到公共电力线191。对于特定单元，开关301被控制成处于闭合定位中。这将公共电力线191和公共测试线393经由FET 120互连。驱动相应FET 120的栅121-3使得FET 120打开。

电流测量器件的功能是测量其第一与第二端子之间的漏电流，其由于相应单元110-1和电流测量器件的串联连接而对应于通过FET 120的源和漏的电流。

在步骤T2中，闭合开关301和另外的开关302二者——如果情况并非已经如此的话。

在步骤T3中，将应力电压施加到公共电力线191和公共测试线393二者。在步骤T4中，向公共供给线192施加参考电压。由此，关于FET 120的栅121-3在FET 120的源和漏之间施加良好定义的电压。在预定义的时间段内施以栅应力。然后，在步骤T5中，使开关301和另外的开关302开路。

在步骤T6中，再次测量漏电流。

在图9中，图示了图7的步骤S4的细节。首先，在步骤U1中使开关301开路。然后，在步骤U2中闭合另外的开关302。

在步骤U3中，向公共供给线192施加栅电压，从而电气互连FET 120的源和漏。在步骤U4中向公共电力线191施加电力电压，从而通过FET 120为经由接口170连接到相应单元110-1-110-3的负载供电。

因此，向公共电力线191施加电力电压并且通过多个单元110-1-110-3中的一个或多个的预驱动器闭合FET 120成为可能，从而为经由接口170连接的负载供电。

尽管已经关于某些优选实施例示出和描述了本发明，但是本领域技术人员在阅读和理解了本说明书后将想到等同物和修改。本发明包括所有这样的等同物和修改并且仅由所附权利要求的范围限制。

Claims

1.一种能够施以栅应力的器件（100），包括：

- 公共电力线（191），

- 公共测试线（393），以及

- 多个单元（110-1-110-3），

其中多个单元（110-1-110-3）中的每一个包括：

- 包括栅极（121-3）、第一接触件（121-1）和第二接触件（121-2）的场效应晶体管（120），第一接触件（121-1）是场效应晶体管（120）的源极和漏极中的一个并且耦合到公共电力线（191），第二接触件（121-2）是源极和漏极中的另一个，以及

- 开关（301），其被配置成在闭合定位中选择性地将相应场效应晶体管（120）的第二接触件（121-2）与公共测试线（393）耦合，

其中器件（100）还包括：

- 控制器（310），其被配置成控制多个单元（110-1-110-3）的开关（301）处于闭合定位中，

- 至少一个管脚（171-1,171-3），其被配置成当至少一个开关（301）处于闭合定位中时向公共电力线（191）和公共测试线（393）施加应力电压。

2.根据权利要求1所述的器件（100），

其中控制器（301）被配置成控制多个单元（110-1-110-3）的开关（301）至少部分地并行处于闭合定位中。

3.根据权利要求1或2所述的器件（100），还包括：

- 公共供给线（192），

其中多个单元（110-1-110-3）中的每一个包括：

- 另外的开关（302），其被配置成在闭合定位中选择性地将相应场效应晶体管（120）的栅极（121-3）与公共供给线（192）耦合，

其中控制器（310）被配置成控制另外的开关（302）处于闭合定位中，

其中器件（100）还包括被配置成当至少一个另外的开关（302）处于闭合定位中时向公共供给线（192）施加参考电压的另外的管脚（171-4）。

4.根据权利要求3所述的器件（100），

其中多个单元（110-1-110-3）中的每一个包括用于与相应负载建立电气连接的接口（170），接口（170）连接到相应场效应晶体管（120）的第二接触件（121-2），

其中控制器（310）还被配置成使得能够通过以下经由公共电力线（191）和经由接口（170）为给定单元（110-1-110-3）的负载供电：

- 控制给定单元（110-1-110-3）的开关（301）处于开路定位中，

- 控制给定单元（110-1-110-3）的另外的开关（302）处于闭合定位中，

其中另外的管脚（171-4）被配置成向公共供给线（192）施加栅电压，栅电压电气互连给定单元（110-1-110-3）的场效应晶体管（120）的第一接触件（121-1）和第二接触件（121-2）。

5.根据权利要求3所述的器件（100），

其中多个单元（110-1-110-3）中的每一个的相应场效应晶体管（120）的第一接触件（121-1）是漏极并且其中多个单元（110-1-110-3）中的每一个的相应场效应晶体管（120）的第二接触件（121-2）是源极，

其中应力电压大于3伏，

其中参考电压为接地，

其中开关（301）为n沟道绝缘栅场效应晶体管。

6.根据权利要求5所述的器件（100），

其中应力电压大于5V。

7.根据权利要求6所述的器件（100），

其中应力电压大于7V。

8.根据权利要求3所述的器件（100），

其中多个单元（110-1-110-3）中的每一个的相应场效应晶体管（120）的第一接触件（121-1）是源极并且其中多个单元（110-1-110-3）中的每一个的相应场效应晶体管（120）的第二接触件（121-2）是漏极，

其中应力电压为接地，

其中参考电压大于3伏，

其中开关（301）为p沟道绝缘栅场效应晶体管。

9.根据权利要求8所述的器件（100），

其中参考电压大于5V。

10.根据权利要求9所述的器件（100），

其中参考电压大于7V。

11.根据权利要求1或2所述的器件（100），

其中多个单元（110-1-110-3）中的每一个包括：

- 耦合在相应场效应晶体管（120）的栅极（121-3）与相应场效应晶体管（120）的第一接触件（121-1）和第二接触件（121-2）中的至少一个之间的箝位电路。

12.根据权利要求1或2所述的器件（100），

其中控制器（310）包括复用器，其被配置成串行控制多个单元（110-1-110-3）的开关（301）处于闭合定位中，由此使得能够经由公共测试线（393）和/或公共电力线（191）单独确定针对多个场效应晶体管（120）中的每一个的漏电流。

13.根据权利要求1或2所述的器件（100），

其中器件（100）包括多于500个单元（110-1-110-3）。

14.根据权利要求13所述的器件（100），

其中器件（100）包括多于1000个单元（110-1-110-3）。

15.根据权利要求14所述的器件（100），

其中器件（100）包括多于5000个单元（110-1-110-3）。

16.一种当施以栅应力时向多个场效应晶体管（120）的源极和漏极施加应力电压的方法，多个场效应晶体管（120）中的每一个与器件（100）的多个单元（110-1-110-3）中的一个相关联，方法包括：

对于多个单元（110-1-110-3）中的每一个：控制相应单元（110-1-110-3）的开关（301）处于闭合定位中，所述开关（301）在闭合定位中将相应单元（110-1-110-3）的场效应晶体管（120）的源极和漏极中的一个与器件（100）的公共测试线（393）耦合，源极和漏极中的另一个耦合到器件（100）的公共电力线（191），以及

- 经由至少一个管脚（171-1,171-3）在至少一个开关（301）处于闭合定位中时向公共电力线（191）和公共测试线（393）施加应力电压。

17.根据权利要求16所述的方法，

其中控制多个单元（110-1-110-3）的开关处于闭合定位中是至少部分并行的。

18.根据权利要求16或17所述的方法，还包括：

- 对于多个单元（110-1-110-3）中的每一个：控制相应单元（110-1-110-3）的另外的开关（302）处于闭合定位中，所述另外的开关（302）在闭合定位中将相应场效应晶体管（120）的栅极（121-3）与器件（100）的公共供给线（192）耦合，

- 经由另外的管脚（171-4）在至少一个另外的开关（302）处于闭合定位中时向公共供给线（192）施加参考电压。

19.根据权利要求16或17所述的方法，

其中多个单元（110-1-110-3）中的每一个包括用于与相应负载建立电气连接的接口（170），接口（170）连接到经由开关（301）与公共测试线（393）可连接的相应场效应晶体管（120）的源极和漏极中的一个，

方法还包括：

- 通过以下经由接口（170）为给定单元（110-1-110-3）的负载供电：

- 控制给定单元（110-1-110-3）的开关（301）处于开路定位中，

- 经由另外的管脚（171-4）向公共供给线（192）施加栅电压，栅电压电气互连给定单元（110-1-110-3）的场效应晶体管（120）的源极和漏极，

- 经由至少一个管脚（171-1,171-3）向公共电力线（191）施加电力电压。

20.根据权利要求16或17所述的方法，还包括：

- 对于多个单元（110-1-110-3）中的每一个：确定当执行泄漏测试时相应场效应晶体管（120）的源极和漏极之间的漏电流。

21.根据权利要求20所述的方法，

其中通过串行控制相应开关（301）处于闭合定位中来单独确定针对多个单元（110-1-110-3）的场效应晶体管中的每一个的漏电流，从而使得能够经由公共测试线（393）和/或公共电力线（191）单独确定在执行泄漏测试时针对多个场效应晶体管中的每一个的漏电流。