JP2009523229A - テスト可能な集積回路およびicテスト法 - Google Patents

テスト可能な集積回路およびicテスト法 Download PDF

Info

Publication number
JP2009523229A
JP2009523229A JP2008549092A JP2008549092A JP2009523229A JP 2009523229 A JP2009523229 A JP 2009523229A JP 2008549092 A JP2008549092 A JP 2008549092A JP 2008549092 A JP2008549092 A JP 2008549092A JP 2009523229 A JP2009523229 A JP 2009523229A
Authority
JP
Japan
Prior art keywords
test
integrated circuit
signal
input
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008549092A
Other languages
English (en)
Inventor
ゴエル サンディープクマール
デ ヘスス ピネダ デ ギャヴェズ ホセ
アイ エム ピー メイヤー リンゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009523229A publication Critical patent/JP2009523229A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31723Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569Error indication, logging circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集積回路(200)が1つ以上のスイッチ(115)を介して供給レール(110)に導電的に連結された機能ブロック(130)を備えている。このICは、ICのテストモードで1つ以上のスイッチ(115)を作動するためのテストイネーブル信号に応答する選択手段(220)と、比較器(230)などの評価手段を備え、この評価手段は、基準信号源(215)に連結された第1入力部および1つ以上のスイッチ(115)と機能ブロック(130)との間のノード(225)に連結された第2入力部を有し、基準信号およびノード(225)からの信号に基づいて1つ以上のスイッチ(115)の動作を評価する。このようにして、本発明は、電源スイッチをテストするためのテスト容易化設計ソリューションを提供する。

Description

本発明は、切換手段を介して供給レールに導電的に連結された機能ブロックを備える集積回路(IC)、およびこのようなICをテストする方法に関する。
今日では、ICは典型的には多くの機能を果たすことができる。例えばシステム・オン・チップ(SoC)の場合のように、独立した複数の機能が独立した機能ブロックに含まれていてもよい。継続的にICの複雑さが増大していることにより、典型的にはICによる電力消費の増大に結びついている。この電力消費の一部は、電源が入っているが作動していない機能ブロックによって引き起こされる場合もある。このことは、ICの電源供給に用いられるバッテリーの耐用寿命に不利な場合がある。
この問題に対する解決策は、スイッチ、例えば、電力トランジスタを機能ブロックと供給レールとの間に配置することである。機能ブロックの機能性が必要とされた場合にはコントローラがスイッチを作動する。このようにして、非作動状態の機能ブロックは電源を切られた状態に保持され、これにより、ICの電力消費が減じられる。
このようなスイッチは、ICの製造段階でテストし、正確に機能することを確保する必要がある。スイッチをテストするための解決策が、PCT特許出願国際公開第01/181937号パンフレットにおいて提案されている。テストコントローラの制御下におかれた2つの切換トランジスタがICの2つの外部端子間に並列して配置される。テスト中には、3つの測定が行われ、そのうちの1つの測定は両方のトランジスタがスイッチオンされた状態で行われ、2つの測定はトランジスタのいずれか一方がスイッチオンされた状態で行われ、切換トランジスタの抵抗値が測定値から引き出される。この抵抗値は、トランジスタが規定に従って動作しているか否かを示す。
国際公開第01/181937号パンフレット
しかしながら、この発明の欠点は、少なくともテスト中には外部端子によってアクセス可能なスイッチに限定されていることである。このことは、供給レールと機能ブロックとの間に連結されたスイッチの場合に必ずしもあてはまるわけではない。さらに、従来技術の解決策では並列したスイッチが存在している必要があり、このこともこの方法の適用性を制限する。
本発明は、ICおよびこのようなICのためのテスト法において、とりわけ、このようなスイッチをテストするために外部端子間に並列スイッチが存在している必要のないものを提案することである。
本発明の第1の実施態様によれば、冒頭に述べたICにおいて、ICは、切換手段を作動させるためにテストイネーブル信号に応答する選択手段と、基準信号源に連結された第1入力部および切換手段と機能ブロックとの間のノードに連結された第2入力部を有し、基準信号およびノードからの信号に基づいて切換手段の動作を評価する評価手段をさらに備えたICが提供される。本発明は、ICに関するテスト容易化設計(DfT)ソリューションを提供し、これにより、外部コネクタによって、切換手段、例えばnMOSまたはpMOSトランジスタなどのスイッチまたは並列する複数のスイッチに直接にアクセス可能である必要がなくなる。基準信号の使用により、切換手段のオン・チップ分析が容易になる。
好ましい実施形態では、評価手段は基準信号とノードからの信号とを比較するための比較器を備えている。このような比較器を、論理ゲート、例えば、XORゲートなどの排他的論理ゲートとして実施することができる。選択手段により供給されるテスト作動信号と基準信号とが同じ信号である場合には、論理ゲートは、テスト作動信号によって感知された故障が誤りであることを明らかにすることができない。このため、ノードに連結された第1入力部と、さらなる基準信号源に連結された第2入力部と、論理ゲートの入力部に連結された出力部とを備えるさらなる論理ゲートなど、ノードに連結されたさらなるテスト点が付加されてもよい。このテスト点は、これらの故障の検出を容易にする。
代替的には、評価手段は、オフ・チップ評価を容易にするために集積回路の出力部に連結されたシフトレジスタを備えていてもよい。好ましくは、シフトレジスタはIEEE1149.1またはIEEE1500に準拠するテストアクセスポート(TAP)コントローラの制御下にあり、これらの規格に準拠するシフトレジスタである。
面積効率のよい実施形態では、選択手段は、テスト作動信号を受信するための第1入力部と、機能作動信号を受信するための第2入力部と、選択手段に連結された出力部とを有するマルチプレクサを備えていてもよい。切換手段が、供給レールと機能ブロックとの間に、並列する複数のトランジスタを備えている場合には、選択手段は複数のマルチプレクサを備えていてもよく、それぞれのマルチプレクサはテストイネーブル信号に対して応答する。それぞれのマルチプレクサは、テスト作動信号を受信するための第1入力部と、機能作動信号を受信するための第2入力部と、複数のトランジスタのサブセットに連結された出力部とを有している。このようにして、故障が検出された場合には、この故障の原因をトランジスタの1つのサブセットにまで定めることができ、これにより、故障の場所に関するより詳細な情報が得られる。
さらにICは、テストイネーブル信号を選択手段に供給するためのテスト構成手段を備えており、テスト構成手段は、基準信号源を備えている。このようにして、基準信号も構成することができる。このようなテスト構成手段は、シフトレジスタ、好ましくはIEEE1149.1またはIEEE1500に準拠するシフトレジスタとして実施されてもよく、これにより、ICのテスト装置に対して容易なアクセスが得られる。
代替的には、集積回路が複数の機能ブロックを備え、それぞれの機能ブロックがそれぞれの切換手段を介して供給レールに連結されている場合には、選択手段は、集積回路の機能モード中にそれぞれの切換手段のサブセットを選択するためのコントローラを備えていてもよく、このコントローラは、集積回路テストモードでサブセットを選択するためのビットパターンに応答する。このようなビットパターンを、テストバスまたはシフトレジスタを介して供給してもよい。これにより、機能モードにおける切換手段のためのコントローラがテストのためにも用いられる実施形態が得られる。これは面積効率のよい実施形態である。
前述の実施形態に加えて、1つ以上の機能ブロックがさらなる切換手段(いわゆる「ヘッダ・フッタスイッチ」を介してさらなる供給レールに連結されてもよい。このようなアーキテクチャでは、さらに集積回路は、さらなる切換手段を作動させるためのテストイネーブル信号に応答するさらなる選択手段と、さらなる評価手段とを備え、この評価手段は、第2のさらなる基準信号源に連結された第1入力部、およびさらなる切換手段と機能ブロックとの間のさらなるノードに連結された第2入力部を有し、第2のさらなる基準信号およびさらなるノードからの信号に基づいてさらなる切換手段の動作を評価する。これにより、ヘッダおよびフッタスイッチの両方のテストが容易になる。
さらなる選択手段がさらなるテスト構成手段に対して応答しもよいし、またはテスト構成手段に対して応答してもよい。
テスト構成手段およびさらなるテスト構成手段は、単一のテスト構成手段、例えば単一のシフトレジスタに組み込まれていてもよい。単一のシフトレジスタは、両方のテスト構成手段に単一の通信路、例えばTAPのテストデータ入力ピンなどの単一ピンによってアクセスできるという利点を有している。
有利には、ICはさらにテスト出力部、例えばTAPのテストデータ出力ピンなどの出力ピン、およびテスト出力選択手段を備え、このテスト出力選択手段は、評価手段の出力部に連結された第1出力部と、さらなる評価手段の出力部に連結された第2出力部と、テスト出力部に連結された出力部とを有する。これにより、評価手段およびさらなる評価手段のいずれか一方を選択することが容易になる。テスト出力選択手段は、選択手段またはさらなる選択手段のいずれか一方に対して応答するマルチプレクサとして実施されていてもよい。
本発明の別の実施態様によれば、切換手段を介して供給レールに導電的に連結された機能ブロックと、切換手段を作動させるためのテストイネーブル信号に対して応答する選択手段と、基準信号源に連結された第1入力部および切換手段と機能ブロックとの間のノードに連結された第2入力部を有し、基準信号およびノードからの信号に基づいて切換手段を評価する評価手段を有する集積回路をテストする方法において、選択手段にテストイネーブル信号を供給し、基準信号を評価手段に供給し、ノードから信号を引き出し、基準信号およびノードからの信号からテスト結果を決定することを含むテスト方法が提供される。
この方法は、本発明のテスト容易性アーキテクチャを用い、このアーキテクチャと同じ利点を得る。好ましい実施形態では、テスト結果を決定するステップは、基準信号とノードからの信号とを比較することを含む。このことは、オン・チップまたはオフ・チップで行うことができる。
次に添付の図面を参照した非限定的な実施例を用いて本発明をより詳細に説明する。
図面は概略的なものにすぎず、縮尺比通りには示されていない。同じまたは類似の部分を示すためには図面を通して同じ参照番号を用いる。
図1に示したIC部分は、本発明を用いることができるICの実施例である。IC100は、供給レール110、例えば供給電圧(VDD)レール、さらなる供給レール120、例えばグラウンド、および供給レール110とさらなる供給レール120との間に連結された機能ブロック130を有している。この機能ブロック130は、コントローラ140の制御下に、スイッチ115によって供給レール110から、かつスイッチ125によってさらなる供給レール120から選択的に分離することができる。破線で示すように、コントローラ140はスイッチ115および/またはスイッチ125を個々に制御するように構成されており、このようなブロックが作動モードまたは待機モードなどの非作動モードになった場合に個々の機能ブロック130を有効化または無効化する(すなわち、電源を入れるか、または電源を切る)。このようなICは、複数の電圧アイランド、すなわち、複数の機能ブロック、例えば個々に制御可能な電圧供給源を備えるIPコアを有しているものとして言及されることがある。
図1は、機能ブロック130と両方の供給レールとの間にヘッダおよびフッタスイッチを有するICを示しているが、以下により詳細に示すように、代替的な装置、例えば機能ブロック130と供給レール110との間のスイッチ115のみを備えている装置、機能ブロック130と供給レール120との間のスイッチ125のみを備えている装置、またはそれぞれの機能ブロック130と供給レールとの間に並列して複数のスイッチ(図示していない)を備えている装置も本発明の用途に同様に適していることを理解されたい。
図2は、IC200の一部を示している。このIC200は、電源ライン110と機能ブロック130との間のスイッチ115をテストするためのテストハードウェアを含む。明確にするためにのみ単一の機能ブロック130が示されていることがわかる。すなわち、典型的には、IC200は複数の機能ブロック130を有し、これらのブロックの少なくとも1つのサブセットが、スイッチ115のような1つ以上のスイッチによってそれぞれ対応する供給レールに接続されている。スイッチ115の正確な実装は本発明にとって決定的に重要ではない。スイッチ115は適宜なトランジスタ、例えばpMOSトランジスタによって実施してもよいし、または、他の周知のスイッチ実装により実施してもよい。しかしながら、簡潔にするために、以下の図面はpMOSトランジスタとして実装されたスイッチ115を備えたものとして示す。
トランジスタ115をテスト可能にするために、IC200はマルチプレクサ(MUX)220を含む。マルチプレクサの出力部は、トランジスタ115のゲートに連結されている。MUX220はトランジスタ115のための機能作動信号を受信するために上述のコントローラ140に連結された第1入力部と、トランジスタ115のためのテスト作動信号を受信するためにテストコントローラ210に連結された第2入力部とを有している。MUX220の適切な入力部が、テストコントローラ210によってMUX220の制御端子に供給されたテストイネーブル信号により選択される。テストコントローラ210は、テストイネーブル信号およびテスト作動信号の両方をMUX220に供給するように構成されたシフトレジスタとして実施されていてもよい。これにより、スイッチ115のテストと並行したビットパターンのシフトが容易になる。
代替的には、テストイネーブル信号は、IC200の入力部(図示しない)からMUX220に転送されてもよいし、または、テストコントローラ210は、MUX220にテストイネーブル信号を供給するために、好ましくはIEEE1149.1に準拠したTAPコントローラをさらに備えていてもよい。MUX220の制御端子は、微弱プルアップまたはプルダウン信号発生器、例えばプルアップまたはプルダウントランジスタに連結されていてもよく、これにより、テストイネーブル信号が存在しない場合にMUX220の適切な入力部が選択されることが確保される。
さらにIC200は、基準信号源215からの基準信号と、トランジスタ115と機能ブロック130との間のノード225から引き出された信号とを比較するための比較器230を備えている。基準信号は、テストコントローラ210または別の適当な信号源から供給されてもよい。図2では、基準信号はトランジスタ115のテスト作動信号と同じ信号である。これは非限定的な実施例でしかなく、基準信号は、テスト作動信号とは異なる信号であってもよい。
図2では、比較器230は排他的OR(XOR)論理ゲートとして実装されているが、別のタイプの論理ゲートを使用した実装、または例えば差動増幅器または他の閾値比較に基づいた回路を用い、閾値が基準信号源215により供給される、より精巧な実装も同等に実施可能である。後者の実装は、スイッチ115の抵抗値もテストされる必要がある場合には有益な場合がある。例えば、スイッチ115に印加される電圧が高すぎて許容はできないが、確実な縮退故障としてふるまうには低すぎる場合には、比較器に基づく論理ゲートがこの故障をピックアップしない場合もあり、所定の閾電圧に基づいたより精密な検出が要求される場合もある。
比較器230は、生じた信号を出力部240に供給するように構成されている。出力部240はシフトレジスタ(図示しない)に接続されていてもよい。このシフトレジスタでは、IC200の種々異なった機能ブロックのスイッチ115のテスト結果が収集されるか、またはIC200の出力ピン(図示しない)に供給されてもよい。
表Iによれば、テストモードでは、2つのテストパターンが提供される。
Figure 2009523229
第1のパターンは、MUX220のテスト作動信号入力部を選択し、この入力部を論理ハイにし、これによりpMOSトランジスタ115をスイッチオフする。結果として、ノード225は、さらなる電源レール120の電位に連結される、すなわち、接地されるべきであり、比較器230は、基準信号のための論理ハイの値およびノード225から引き出された論理ローの値に基づき論理ハイを生成するべきである。しかしながら、トランジスタ115がハイで縮退故障した場合には、ノード225は同様に論理ハイを生成し、これにより、比較器230は論理ローを生成する。したがって、このパターンはスイッチ115に対してハイの縮退故障を検出する。
第2のパターンも同様にMUX220のテスト作動信号入力部を選択するが、この入力部を論理ローにし、これにより、pMOSトランジスタ115をスイッチオンする。結果として、ノード225は、電源レール110の電位、すなわち、Vddに連結されるべきであり、比較器230は、基準信号のための論理ローの値およびノード225から引き出された論理ハイの値に基づき論理ハイを生成するべきである。しかしながら、トランジスタ115がローで縮退故障した場合には、ノード225は同様に論理ローを生成し、これにより、比較器230は論理ローを生成する。したがって、このパターンはスイッチ115に対してローの縮退故障を検出する。
これらの2つのテストパターンを所定の順序で用いると有利である。第2のテストパターンによりテストシーケンスを開始すると機能ブロック130が充電され、第1のテストパターンの引き続く適用は、機能ブロック130および関連ノード225の充電が漏出するまで遅延される必要があり、これにより、スイッチ115のためのテスト時間を不要に延長してしまう。
前述のテストパターンを使用することにより、トランジスタ115を正常に機能させるために比較器230は常に論理ハイになることがわかる。しかしながら、比較器230の出力部がハイで縮退故障した場合にはトランジスタ115が不正確に機能していることを検出することはできない。この理由から、トランジスタを正常に機能させるためには、出力部240で縮退故障をピックアップできるように比較器230の出力部を論理ローにできることが望ましい。
このことは、図3に示すIC300で実施されている。論理ANDゲート310が、ノード225と比較器230との間の導電経路に挿入されており、ANDゲート310の第2入力部は、さらなる基準信号源315に連結されている。さらなる基準信号源315は、さらなる基準信号を受信するためにテストコントローラ210に連結されていてもよい。これにより、IC300に付加的なテスト点が提供され、このことは出力部240におけるハイの縮退故障の検出を容易にする。例えば、テストイネーブル信号がハイであり、基準信号およびさらなる基準信号の両方がローであるテストパターンを設けることにより、出力部240を論理ローにさせることができ、これにより、出力部240におけるハイの縮退故障の検出が容易になる。IC300の付加的なテスト点を他の方法で、例えば、他の種類の論理ゲートを用いて実装してもよいことが当業者には明らかであろう。
図4は、それぞれ対応する供給レール110および120と機能ブロック130との間にヘッダスイッチ115およびフッタスイッチ125の両方を有するICのための、本発明によるテストソリューションの実施形態を示している。図3の装置に対して付加的に、図4のIC400は、さらなるMUX220を有しており、このMUX220は、スイッチ125の制御端子、例えばnMOSトランジスタのゲートに連結された出力部を有する。さらなるMUX420は、トランジスタ125のために機能作動信号を受信するための上記コントローラ140に連結された第1入力部と、トランジスタ125のためのさらなるテスト作動信号を受信するためのさらなるテストコントローラ410に連結された第2入力部を有している。さらなるMUX420の適当な入力部が、さらなるテストコントローラ410によってさらなるMUX420の制御端子に供給されたテストイネーブル信号によって選択される。
さらなるテストコントローラ410は、テストイネーブル信号およびさらなるテスト作動信号の両方をさらなるMUX420に供給するように構成された独立したシフトレジスタとして実装されていてもよい。代替的には、テストコントローラ210は、さらなるテストコントローラ410を含んでいてもよく、TAPコントローラの制御下の単一シフトレジスタとして実装されていてもよい。独立したテストコントローラ、例えば独立したシフトレジスタを有していることの利点は、より短いビットパターンを用いることができることである。これにより、スイッチ115および125をテストするために必要となる全般的なテスト時間が減じられる。しかしながら、このことを容易にするためには付加的なテストデータ入力チャンネル(図示しない)がIC400に存在している必要がある。
図2につき説明した前述の代替形態は同等に実施可能であるが、さらにIC400は、再びXORゲートとして実装された付加的な比較器430を備え、この比較器430は、機能ブロック130とトランジスタ125との間のさらなるノード425に連結された第1入力部、および第2のさらなる基準信号源415に連結された第2入力部を有している。この第2入力部は、さらなるテストコントローラ410に連結されていてもよい。随意に、付加的なテスト点、例えばANDゲート450が、さらなるノード425と比較器430との間の経路に存在していてもよく、この場合、ANDゲート450は、上述のように比較器430の出力部440におけるハイの縮退故障の検出を容易にする第3のさらなる基準信号源440に連結された入力部を有している。
図4では、第2のさらなる基準信号とさらなるテスト作動信号とは同じ信号であるが、このことは必要ではない。選択的な第2のさらなるMUX460が、出力部240に連結された第1入力部と、出力部440に連結された第2入力部と、IC400の出力ピン470に連結された出力部とを有している。代替的には、第2のさらなるMUX460の出力部は、シフトレジスタ(図示しない)に連結され、これにより、複数機能ブロックの複数スイッチを並行してテストし、テスト結果を直列にシフトアウトすることが容易になる。第2のさらなるMUX460の制御端子は、図示のようにテストコントローラ210に連結されているか、またはさらなるテストコントローラ410に連結されているか、またはテストコントローラ210および/またはさらなるテストコントローラ410を制御するためのTAPコントローラ(図示しない)に連結されていてもよい。
比較器230および430の出力部は、IC200のそれぞれ対応する出力部またはシフトレジスタに直接に連結されていてもよい。これにより、スイッチ115および125の並行したテストが容易になるが、これらのスイッチは機能ブロック130によって導電的に連結されているので、このことがそれぞれ対応するスイッチのために同時に用いることができるテストパターンに関する制限をもたらすことがわかるであろう。このため、第2のMUX460の存在と組み合わせてスイッチ115およびさらなるスイッチ125の連続したテストを行うことが好ましい。
図5は、供給レール110と機能ブロック130との間の分割された電源スイッチ115を有するIC500のためのテスト配置を示している。分割された電源スイッチ、すなわち、供給レール110と機能ブロック130との間に並列して設けられた複数のスイッチを使用することは、単一の電源スイッチ115を有するICに比べてより小さいスイッチを用いることができるという利点を有する。また、機能ブロック130の出力を徐々に上げることも容易になり、これにより、機能ブロック130の急激な出力上昇により引き起こされる電源供給電圧の降下が防止される。
IC500は、4つのスイッチ115、例えばpMOSトランジスタ115の第1サブセット510aおよび第2サブセット510bを有している。サブセット毎のスイッチ115の数およびサブセットの数は、非限定的な例でしかない。他の数も同等に実施可能である。第1サブセット520aのトランジスタは、第1のMUX220aの出力部に連結されたゲートを有し、第2サブセット510aのトランジスタは、第2のMUXbの出力部に連結されたゲートを有する。第1のMUX220aおよび第2のMUX220bの制御端子は、テストイネーブル信号に対して応答し、コントローラ140からのそれぞれの機能作動信号に連結された第1入力部と、テストコントローラ210からのそれぞれのテスト作動信号に連結された第2入力部とを有する。それぞれのテスト作動信号は、スイッチ115の少なくとも1つのサブセットの作動を示すORゲート550にも供給される。比較器230は、ORゲート550の出力部に連結された入力部と、随意にANDゲート310を介してノード225に連結された別の入力部とを有し、これにより、上述のように、比較器230の出力部240におけるハイの縮退故障の検出が容易になる。
図6では、IC600がスイッチ115の5つのサブセット610a〜610eを有し、サブセット毎のスイッチのゲートは、それぞれのマルチプレクサ220a〜220eにより制御される。それぞれのMUX220a〜220eの制御端子は、テストイネーブル信号に対して応答し、それぞれのMUX220a〜220eは、テストコントローラ210からそれぞれのテスト作動信号を受信し、かつ各コントローラ140(図6には示していない)からのそれぞれの機能作動信号を受信するように構成されている。5つのサブセット610a〜610eが存在しているので、IC600は、スイッチ115の1つのサブセットに対して少なくとも1つのテスト作動信号が供給されていることを示す5つの入力ORゲート650を備えている。一般にORゲート550および650の入力部の数は、スイッチ115のサブセットの数に一致する。この点で、ORゲート550および650は、適宜な論理ゲートの非限定的な実施例として用いられることを強調しておく。他のタイプの論理ゲート、例えばANDゲートを使用することも可能である。
図5および図6のテスト装置では、テスト中にノード225の電位が少なくともVddの最小値(Vddmin)、例えばVdd/2であり、これにより、比較器230、例えばXORゲート230がテスト中のサブセットの正確な評価を確実に行うように配慮する必要がある。換言すれば、ノード225の電位が少なくともVddminでなければならない場合には、動作中のサブセットのオン抵抗値は機能ブロック130のオン抵抗値を超過しなくてもよい。このことはIC500およびIC600の設計段階で、例えば、サブセット毎のスイッチ115の数を適切に選択し、テストベクトル毎に作動されるサブセットの数を適切に選択することによって、考慮する必要がある。
さらに機能ブロック130の抵抗値、すなわち、機能ブロックの動作は、Vddminを下回る電位値をもたらす場合もあるノード225の電位変動を回避するために、テスト中には一定不変に維持される必要がある。このことは、例えば、機能ブロック130の内部走査チェーン(図示しない)により全て1または全て0のテストベクトルをシフトし、機能ブロック130を安定状態に維持し、電源スイッチテスト中に機能ブロック130の機能クロック(図示しない)をゲート制御することにより達成することができる。機能ブロック130の実際の抵抗値が、テスト中に選択(作動)されるスイッチ115の数を決定する。
表IIは、IC550のテスト装置に適用することもできるテストパターンを示している。MUX220aおよびMUX220bは、テストイネーブル信号によって選択されたテスト作動入力部を有し、さらなる基準信号源315は論理ハイに維持される。
Figure 2009523229
pMOSトランジスタとして実装されているスイッチ115では、1,1パターンが、両方のサブセット510aおよびサブセット510bのスイッチを無効化する。ORゲート550は出力部で論理ハイを生成し、ANDゲート310は出力部で論理ローを生成する。その結果、出力部240は論理ハイ(‘1’)を生成する。しかしながら、サブセット510aまたは510bのスイッチのいずれか一方が論理ハイで縮退故障した場合には、ノード225の電位はハイになり、ANDゲート310に論理ハイを生成させる。その結果、比較器230は、この故障の表示として論理ローを生成する。
テストパターン0,1および1,0は、それぞれの有効化されたサブセットにおいて論理ローの縮退故障を検出する。例えば、0,1パターンでは、サブセット510aのpMOSトランジスタは有効化されており、サブセット510bのpMOSトランジスタは無効化されている。ORゲート550は論理ハイを生成し、ローの縮退故障がサブセット510aに発生していない場合には、ノード225はANDゲート310に論理ハイを生成させるのに十分に高い電位値に達する。その結果、比較器230の出力部240は論理ロー(‘0’)を生成する。有効化されたサブセット510におけるローの縮退故障は、ノード225が十分に高い電位値に達することを妨げ、その結果ANDゲート310は論理ローを生成する。これにより、出力部240は論理ハイ(‘1’)になり、前記の故障の発生を示す。
同時に1つ以上のサブセットのスイッチをテストすることも可能である。このことは、IC600に適用可能ないくつかのテストパターンを示す表IIIに示されている。これらのテストパターンでは、全てのマルチプレクサ220a〜200eのためにテスト作動信号入力部が選択され、さらなる基準信号源314が論理ハイに維持される。
Figure 2009523229
非限定的な実施例として、ノード225が少なくともVdd/2に達するためにはIC600のサブセット610a〜610eのうち少なくとも3つが有効化されていることが必要であると仮定する。このように、有効化されたサブセットにおいてローの縮退故障を見つけることができるためには、適用されたテストパターンはサブセット610a〜610eのうちの少なくとも3つを有効化する必要がある。例えば、パターンAでは少なくとも3つのサブセット、すなわち、サブセット610a〜610c内のpMOSトランジスタが有効化されるので、ノード225は少なくともVdd/2に達するべきである。サブセット610a〜610cが故障していない場合には、ORゲート650およびANDゲート310の出力部は論理ハイ(‘1’)となり、XORゲートとして実施された比較器230の出力部240を論理ロー(‘0’)にする。しかしながら、ローの縮退故障が有効サブセット610a〜610cのいずれかに生じている場合には、ノード225はVddminには達せず、ANDゲート310は論理ローを生成し、出力部240をハイにし、これにより、故障の発生を示す。
このような故障を起こしているサブセットを同定するためには、テストパターンB〜Eによって示されるように、テストパターンAを、スライドウィンドウのようにテストコントローラ210を介してシフトしてもよい。例えば、ローの縮退故障がサブセット610bで特定された場合には、パターンAおよびパターンBは誤ったテスト出力を生成するが、パターンCおよびDは誤ったテスト出力を生成しない。この情報から、縮退故障がサブセット610bに生じていると結論付けることができる。
同様に、ノード225が少なくともVddminに到達するために必要とされるよりも少数のサブセット510a〜510eを同時に有効化することによりハイの縮退故障を見つけることができる。例えば、パターンFでは、サブセット610aおよび610bのみが有効化されているが、このことは、これらのサブセットが故障していない場合にノード225がVddminに達するためには十分ではない。したがって、ANDゲート310は論理ローを生成し、ORゲート650は論理ハイを生成し、比較器230の出力部240も同様に論理ハイとなる。しかしながら、ハイの縮退故障がサブセット610aおよび610bの少なくとも一方に生じている場合には、ノード225はVddminに達し、ANDゲート310の出力部をハイにさせ、出力部240をローにさせ、これにより、上記故障の発生を示す。前述のスライドウィンドウ式アプローチを適用することにより故障の原因を単一サブセットにまで定めることができる。
このアプローチは、例えばサブセットの数が多すぎるために各サブセット610a〜610eを個別にテストすることが不可能な場合には特に便利である。なぜならば、スライドウィンドウ式アプローチは、任意のセグメントの縮退故障を検出するために必要なテストベクトルの数を減じるからである。
mが少なくとも値3の正の整数である場合にm個のサブセット610を有するICでは、同時にスイッチオンされる必要があるサブセットの数はkであり、kは値1≦k≦mを有する整数である。スライドウィンドウ式アプローチは、所定の(m,k)分割された電力スイッチをテストするために用いることができる。電力スイッチのオン/オフ機能のみをテストしたい場合には、全て1および全て0の2つのパターンのみで十分である。しかしながら、個々の故障セグメントを最大限に診断するためには、ウィンドウサイズwはkに等しいことが望ましい。これに基づき所定の(m,k)電力スイッチのために必要なテストパターン|Pm|の数を次のように計算することができる。
|Pm|=m+1, ∀k=1, または k=m
|Pm|=2m, ∀1< k < m
パターンの数が、2つの連続するパターンのウィンドウ間のオーバラップqに依存しないことは重要である。基本的には、k0および(m−k)1のp1識別パターンは、いずれかのセグメント内に完全なオープンがあるかどうかをチェックすることを要求され、(k−1)0および(m−k+1)1のp2識別パターンは、いずれかのセグメント内の完全なショートをチェックすることを要求される。スライドウィンドウ式アプローチを用いてセグメントのテストを容易にするためには、パターンは、要求される0または1の連続を含むことが望ましい。所定の(m,k)のために要求されるパターンセットは、最初のkビットを‘0’とし、(m−k)ビットを‘1’とするmビットのベクトルで開始することにより生成してもよい。次のベクトルを得るためには、連続するk個の‘0’ビットが1つの位置だけ循環式にシフトされる必要がある。p1識別テストパターンを得るためにはシフト動作をm−1回だけ行う必要がある。同様にp2パターンのためには、パターン生成は、最初のk−1ビットを‘0’とし、(m−k+1)ビットを‘1とする’m-ビットベクトルで開始される。
k=1の場合には、p1はmであり、p2は、全て1のパターンに対応するので1である。同様に、k=mの場合には、p1は1であり、p2はmである。それ故、これら2つの境界ケースではパターンの総数はm+1である。他の全ての場合には、1<k<mであり、p1およびp2は両方ともmであり、それ故、2mパターンが電力スイッチをテストするために要求される。kおよびmの所定値では、個々の故障セグメントを同定することが不可能な場合があることに注意すべきである。例えば、k=1およびm>1の場合には、m個のセグメントのうちどのセグメントがショートを有する可能性があるのかを検出することは不可能である。同様に、k=mの場合には、オープンの可能性に対してセグメントを個々に診断することはできない。セグメント内のショートを最大限に診断するためには、kの値はm−1となり、セグメント内のオープンを最大限に診断するためには、kの値は1となるべきである。
図2、図3、図5および図6は、供給レール110と機能ブロック130との間に(ヘッダ)スイッチ115を有するICのためのテストソリューションを示している。これらのテストソリューションが機能ブロック130とさらなる供給レール120との間の(フッタ)スイッチ125を有するICのためにも同等に有効であることは明らかである。
図2〜図6には、テスト中の電源スイッチ115および/または125が、それぞれ対応するマルチプレクサによって専用のテスト作動信号を作動させることにより有効化されている。しかしながら、テストモードでは、これらのスイッチは、コントローラ140からの機能作動信号によって有効化されてもよいことを強調しておく。この場合には、専用のテスト作動信号は、スイッチ115および/または125に供給される必要はなく、上述のマルチプレクサ、すなわち、マルチプレクサ220および/または420は省略してもよい。このことは、例えばテストイネーブル信号の制御下にテストコントローラ210からのテスト作動信号にコントローラ140を応答させることにより実施することができる。
上記実施形態は、本発明を限定するものではなく、説明するためのものであり、当業者であれば、添付の特許請求の範囲から逸脱することなしに多くの代替的な実施形態を設計することができるであろうことに留意すべきである。特許請求の範囲においては、丸括弧内に置かれたいずれの参照符号も特許請求の範囲を限定するものとみなされるべきではない。「備える」という語は、1つの請求項に記載された素子またはステップ以外の素子またはステップの存在を除外しない。素子が単数で書かれていても、かかる素子が複数存在することを除外しない。本発明は、いくつかの識別素子を備えるハードウェアにより実装することができる。いくつかの手段を挙げている装置の請求項では、これらの手段のいくつかは、ハードウェアの同一部材によって実施することもできる。所定の手段が互いに異なる従属請求項に引用されているという単なる事実は、これらの手段の組み合わせを有利に用いることができないことを示すものではない。
ICの一部を示す図である。 本発明の実施形態によるICの一部を示す図である。 本発明の別の実施形態によるICの一部を示す図である。 本発明の別の実施形態によるICの一部を示す図である。 本発明の別の実施形態によるICの一部を示す図である。 本発明の別の実施形態によるICの一部を示す図である。

Claims (18)

  1. 集積回路において、該集積回路が、
    切換手段を介して供給レールに導電的に連結された機能ブロックと、
    前記切換手段を作動させるためにテストイネーブル信号に応答する選択手段と、
    基準信号源に連結された第1入力部、および切換手段と機能ブロックとの間のノードに連結された第2入力部を有し、基準信号および前記ノードからの信号に基づいて前記切換手段の動作を評価する評価手段とを備えることを特徴とする集積回路。
  2. 請求項1記載に記載の集積回路において、
    前記評価手段が、前記基準信号と前記ノードからの信号とを比較するための比較器を備えている、集積回路。
  3. 請求項2記載の集積回路において、
    前記比較器が、論理ゲートとして実装されている、集積回路。
  4. 請求項3記載の集積回路において、
    前記ノードに連結された第1入力部と、さらなる基準信号源に連結された第2入力部と、前記論理ゲートの入力部に連結された出力部とを備えるさらなる論理ゲートをさらに備えている、集積回路。
  5. 請求項1から4までのいずれか1項に記載の集積回路において、
    前記評価手段が、前記集積回路の出力部に連結されたシフトレジスタを備えている、集積回路。
  6. 請求項1から5までのいずれか1項に記載の集積回路において、
    前記選択手段が、テスト作動信号を受信するための第1入力部と、機能作動信号を受信するための第2入力部と、前記選択手段に連結された出力部とを有するマルチプレクサを備える、集積回路。
  7. 請求項1から6までのいずれか1項に記載の集積回路において、
    前記切換手段が、前記供給レールと前記機能ブロックとの間に、並列した複数のトランジスタを備え、前記選択手段が、それぞれ対応するトランジスタのゲートに連結されている、集積回路。
  8. 請求項7に記載の集積回路において、
    前記選択手段が、テストイネーブル信号に応答する複数のマルチプレクサを備え、それぞれのマルチプレクサが、
    テスト作動信号を受信するための第1入力部と、
    機能作動信号を受信するための第2入力部と、
    複数のトランジスタのサブセットに連結された出力部と
    を有している、集積回路。
  9. 請求項1から8までのいずれか1項に記載の集積回路において、
    前記選択手段にテストイネーブル信号を供給するためのテスト構成手段をさらに備え、該テスト構成手段が、基準信号源を備えている、集積回路。
  10. 請求項9に記載の集積回路において、
    前記テスト構成手段が、シフトレジスタとして実装されている、集積回路。
  11. 請求項1に記載の集積回路において、
    該集積回路が、複数の機能ブロックを備え、それぞれの機能ブロックが、それぞれ対応する切換手段を介して供給レールに連結されており、
    前記選択手段が、集積回路の機能モード中にそれぞれの切換手段のサブセットを選択するためのコントローラを備え、該コントローラが、集積回路のテストモードで前記サブセットを選択するためのビットパターンに応答する、集積回路。
  12. 請求項1から11までのいずれか1項に記載の集積回路において、
    前記機能ブロックが、さらなる切換手段を介してさらなる供給レールに連結されており、前記集積回路が、
    前記さらなる切換手段を作動するためにテストイネーブル信号に応答するさらなる選択手段と、
    第2のさらなるの基準信号源に連結された第1入力部、および前記さらなる切換手段と前記機能ブロックとの間のさらなるノードに連結された第2入力部を有し、前記第2のさらなる基準信号および前記さらなるノードからの信号に基づいて前記さらなる切換手段の動作を評価するさらなる評価手段を備える、集積回路。
  13. 請求項12に記載の集積回路において、
    前記さらなる選択手段が、さらなるテスト構成手段に応答する、集積回路。
  14. 請求項12または13に記載の集積回路において、
    テスト出力部およびテスト出力選択手段をさらに備え、該テスト出力選択手段が、前記評価手段の前記出力部に連結された第1入力部と、前記さらなる評価手段の出力部に連結された第2入力部と、テスト出力部に連結された出力部とを有している、集積回路。
  15. 切換手段を介して供給レールに導電的に連結された機能ブロックと、
    前記切換手段を作動させるためにテストイネーブル信号に応答する選択手段と、
    基準信号源に連結された第1入力部および切換手段と機能ブロックとの間のノードに連結された第2入力部を有し、基準信号および前記ノードからの信号に基づいて前記切換手段の動作を評価する評価手段とを備える集積回路をテストする方法において、該方法が、
    選択手段にテストイネーブル信号を供給し、
    評価手段に基準信号を供給し、
    ノードから信号を引き出し、
    前記基準信号および前記ノードからの信号から得られるテスト結果を決定する、
    ことを含む、方法。
  16. 請求項15に記載の方法において、
    前記テスト結果を決定することが、前記基準信号と前記ノードからの信号とを比較することを含む、方法。
  17. 請求項15または16に記載の方法において、
    前記切換手段が、前記供給レールと前記機能ブロックとの間に並列した複数のトランジスタを備え、前記選択手段が、それぞれの対応するトランジスタのゲートに連結されており、前記選択手段が、テストイネーブル信号に応答する複数のマルチプレクサを備え、それぞれのマルチプレクサが、
    テスト作動信号を受信するための第1入力部と、
    機能作動信号を受信するための第2入力部と、
    複数のトランジスタのサブセットに連結された出力部とを有し、
    前記方法が、
    前記マルチプレクサのサブセットにテスト評価信号を供給し、
    テスト結果を決定し、
    テスト作動信号を前記マルチプレクサのさらなるサブセットに供給し、該サブセットおよびさらなるサブセットを部分的にオーバラップさせ、
    基準信号および前記ノードからの信号からさらなるテスト結果を決定する
    ことをさらに含む、方法。
  18. 請求項17に記載の方法において、
    複数のトランジスタの前記サブセットのいずれか1つにおいて、テスト結果とさらなるテスト結果との間の差に基づいて故障を特定することを含む、方法。
JP2008549092A 2006-01-09 2007-01-05 テスト可能な集積回路およびicテスト法 Withdrawn JP2009523229A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06100148 2006-01-09
PCT/IB2007/050036 WO2007080527A2 (en) 2006-01-09 2007-01-05 Testable integrated circuit and ic test method

Publications (1)

Publication Number Publication Date
JP2009523229A true JP2009523229A (ja) 2009-06-18

Family

ID=38162195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549092A Withdrawn JP2009523229A (ja) 2006-01-09 2007-01-05 テスト可能な集積回路およびicテスト法

Country Status (5)

Country Link
US (1) US20100231252A1 (ja)
EP (1) EP1977262A2 (ja)
JP (1) JP2009523229A (ja)
CN (1) CN101365956A (ja)
WO (1) WO2007080527A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025781A (ja) * 2013-07-29 2015-02-05 富士通株式会社 半導体装置
JP2015177309A (ja) * 2014-03-14 2015-10-05 株式会社豊田中央研究所 電極対と駆動回路を備えている電気機器
KR101848695B1 (ko) * 2010-07-23 2018-04-13 페어차일드 세미컨덕터 코포레이션 노 핀 테스트 모드

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5322346B2 (ja) * 2007-06-07 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
JP5157313B2 (ja) 2007-08-15 2013-03-06 富士通株式会社 半導体装置
US7944285B1 (en) * 2008-04-09 2011-05-17 Cadence Design Systems, Inc. Method and apparatus to detect manufacturing faults in power switches
EP2366111A1 (en) 2008-11-13 2011-09-21 Nxp B.V. Testable integrated circuit and test method therefor
CN101923133B (zh) * 2010-01-21 2012-11-07 上海大学 集成电路片上系统核间连线故障的测试系统和方法
TWI408390B (zh) * 2010-06-25 2013-09-11 Princeton Technology Corp 用於類比量測模組之控制電路與相關控制模組
CN102375113B (zh) * 2010-08-11 2014-08-27 普诚科技股份有限公司 用于模拟测试模块的控制电路及控制系统
CN102156259B (zh) * 2011-04-02 2013-07-03 北京大学深圳研究生院 一种集成电路的测试方法及一种集成电路
US9100001B2 (en) 2011-08-12 2015-08-04 Nxp B.V. Power-switch test apparatus and method
US9134395B2 (en) * 2012-03-07 2015-09-15 Freescale Semiconductor, Inc. Method for testing comparator and device therefor
CN102928774B (zh) * 2012-11-15 2014-12-10 福建一丁芯光通信科技有限公司 用于混合信号集成电路的可测性电路
CN104678240B (zh) * 2013-12-03 2019-03-29 恩智浦美国有限公司 用于在多个电力模式中测试电源的电路
US9601477B2 (en) * 2014-12-18 2017-03-21 Marvell World Trade Ltd. Integrated circuit having spare circuit cells
CN105891703B (zh) * 2014-12-22 2020-06-30 恩智浦美国有限公司 用于集成电路的非常低电压和偏置的扫描测试的测试电路
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US10936037B2 (en) * 2016-04-07 2021-03-02 Dell Products L.P. Multi-power rail power supply unit mismatch detection system
US10591541B2 (en) * 2018-08-13 2020-03-17 Micron Technology, Inc. Comparator
US11204384B1 (en) * 2018-09-21 2021-12-21 Apple Inc. Methods and systems for switchable logic to recover integrated circuits with short circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793126A (en) * 1995-11-29 1998-08-11 Elantec, Inc. Power control chip with circuitry that isolates switching elements and bond wires for testing
JP3904737B2 (ja) * 1998-08-18 2007-04-11 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3720271B2 (ja) * 2001-03-22 2005-11-24 株式会社ルネサステクノロジ 半導体集積回路装置
US6798286B2 (en) * 2002-12-02 2004-09-28 Broadcom Corporation Gain control methods and systems in an amplifier assembly
WO2005024910A2 (en) * 2003-09-09 2005-03-17 Robert Eisenstadt Apparatus and method for integrated circuit power management
US7365596B2 (en) * 2004-04-06 2008-04-29 Freescale Semiconductor, Inc. State retention within a data processing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101848695B1 (ko) * 2010-07-23 2018-04-13 페어차일드 세미컨덕터 코포레이션 노 핀 테스트 모드
JP2015025781A (ja) * 2013-07-29 2015-02-05 富士通株式会社 半導体装置
JP2015177309A (ja) * 2014-03-14 2015-10-05 株式会社豊田中央研究所 電極対と駆動回路を備えている電気機器

Also Published As

Publication number Publication date
US20100231252A1 (en) 2010-09-16
WO2007080527A3 (en) 2007-10-18
CN101365956A (zh) 2009-02-11
WO2007080527A2 (en) 2007-07-19
EP1977262A2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP2009523229A (ja) テスト可能な集積回路およびicテスト法
US9121906B2 (en) Semiconductor test system and method
US6894308B2 (en) IC with comparator receiving expected and mask data from pads
US7675308B1 (en) Test circuit and test method for power switch
CN109541431B (zh) 用于生产测试和调试的集成电路的电压水平监测
US6215324B1 (en) Dynamic burn-in test equipment
KR19980071048A (ko) 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
US20070200571A1 (en) Verifying individual probe contact using shared tester channels
JPH0213865A (ja) テスト可能な集積回路
US8140923B2 (en) Test circuit and method for testing of infant mortality related defects
US7688100B2 (en) Integrated circuit and a method for measuring a quiescent current of a module
JP4493597B2 (ja) Iddq電流測定のためのホット・スイッチ可能な電圧バス
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
Kabir et al. Performance Analysis of a New Low Power BIST Technique in VLSI Circuit by Reducing the Input Vectors
JP2001166012A (ja) 回路試験装置
US20060156139A1 (en) Systems and methods for facilitating testing of integrated circuits
US8572446B2 (en) Output circuitry with tri-state buffer and comparator circuitry

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090907