KR101848695B1 - 노 핀 테스트 모드 - Google Patents

노 핀 테스트 모드 Download PDF

Info

Publication number
KR101848695B1
KR101848695B1 KR1020110073787A KR20110073787A KR101848695B1 KR 101848695 B1 KR101848695 B1 KR 101848695B1 KR 1020110073787 A KR1020110073787 A KR 1020110073787A KR 20110073787 A KR20110073787 A KR 20110073787A KR 101848695 B1 KR101848695 B1 KR 101848695B1
Authority
KR
South Korea
Prior art keywords
interface circuit
test mode
voltage
accessory
ripple counter
Prior art date
Application number
KR1020110073787A
Other languages
English (en)
Other versions
KR20120010215A (ko
Inventor
존 알. 터너
네이든 차랜드
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20120010215A publication Critical patent/KR20120010215A/ko
Application granted granted Critical
Publication of KR101848695B1 publication Critical patent/KR101848695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 출원은 테스트 개시 전용의 인터페이스 회로의 입력단을 사용하지 않고 인터페이스 회로의 테스트를 개시하는 장치 및 방법을 제공한다. 일 실시례에서, 테스트 모드 인터페이스 회로는 제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터(comparator); 및 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스(pulses)를 카운트하는 리플 카운터(ripple counter)를 포함하고, 테스트 모드 인에이블 신호를 공급하고, 테스트 모드 인터페이스 회로를 포함하는 인터페이스 회로에게 실행하고자 하는 테스트 모드의 지시를 제공할 수 있다.

Description

노 핀 테스트 모드{NO PIN TEST MODE}
본 발명은 모바일 컴퓨팅 기기 및 전자 기기 및 그 집적 회로에 관한 것이다.
다른 전자 기기도 마찬가지지만, 모바일 컴퓨팅 기기는, 매우 소형의 기기(very compact device) 내에, 커뮤니케이션, 메시징 및 사용자에게 투명한 데이터 정보 및 음성의 교환을 수행하는 일련의 기능을 구비한다.. 이러한 기기를 생산하는 동안, 결함이 있는 집적 회로(integrated circuit)를 포함하는 기기를 생산할 확률을 줄이기 위하여 테스트(testing)가 행하여 진다. 그와 동시에, 회로 테스트 전용의 핀(pins)을 포함하는 집적 회로를 제공하면, 칩 또는 그러한 칩을 포함하는 기기에 부가적인 기능을 제공할 기회가 없어진다.
본 발명은 테스트 입력단 및 출력단 전용의 면적을 필요로 하지 않는 테스트 모드를 제공하고자 한다.
본 발명에 따른 테스트 모드 인터페이스 회로는, 제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터(comparator); 및 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스(pulses)를 카운트하는 리플 카운터(ripple counter)를 포함하고, 테스트 모드 인에이블 신호를 공급하고, 테스트 모드 인터페이스 회로를 포함하는 인터페이스 회로에게 실행하고자 하는 테스트 모드의 지시를 제공하는 테스트 모드 인터페이스 회로이다.
본 발명의 회로는, 회로를 사용한 전자 기기 제조 측면에서 제조 원가를 증가시키며 회로를 위해 바람직하지 않은 요소인 테스트 입력단 및 출력단 전용의 부가적인 물리적 공간을 필요로 하지 않으므로 유리한 효과를 얻을 수 있다.
도면은 일정한 비율에 맞추어 그려지지는 않았고, 유사한 도면 부호는 상이한 도면에서 유사한 요소를 나타낸다. 서로 다른 접미어(suffixes)를 갖는 도면 부호는 유사한 요소의 다른 예를 표현한 것이다. 도면은 일반적으로 여기에서 논의되는 다양한 실시례를 예시 형식으로 도시하며, 그에 한정되지는 않는다.
도 1은 테스트 모드 인터페이스 회로를 채용한 일반적인 시스템의 일례를 도시한 것이다.
도 2는 전자 기기의 액세서리 인터페이스 회로의 일례의 일반적인 블록 다이어그램을 도시한 것이다.
도 3은 액세서리 인터페이스 회로의 테스트 모드 인터페이스 회로의 일반적인 일례를 도시한 것이다.
본 발명은 전자 기기에 연결되어 액세서리를 검출하고 자동으로 액세서리와 전자 기기의 프로세서 사이에 정보(information)를 처리하는 인터페이스 회로를 포함한다. 특히, 본 발명은 테스트 모드 동작에만 전용되는 입력단 또는 출력단을 인터페이스 회로에 부가하지 않고도 인터페이스 회로의 테스트가 가능하도록 하고, 이로써 입력단 및 출력단 공간을 인터페이스 회로를 포함하는 전자 기기의 부가 기능을 위해 사용할 수 있고 생산 원가를 절감하게 하는, 테스트 모드 인터페이스 회로(test mode interface circuit)를 포함하는 집적 회로를 위한 장치 및 방법을 포함한다.
회로 제조사들은 보통 회로의 제조 및 패키징 과정에서 여러 번 회로를 테스트한다. 테스트는 결함이 있는 회로에 더 이상의 공정이 낭비되지 않게 한다. 또한 테스트는 또한 제대로 기능하는 회로가 고객들에게 제공되는 것을 확인할 수 있게 한다 . 테스트 모드는 디자이너 및 제조 공정 팀이 외부 세상에서는 볼 수 없는 회로의 아날로그 및 디지털 동작을 관찰할 수 있게 해 준다. 게다가, 테스트 모드는 회로의 의도된 동작을 위해서는 요구되지만 원하는 테스트 결과에는 관련 없는 지연을 건너뛸 수 있으므로, 원하는 테스트 결과를 보다 적절한 시기에 얻을 수 있다.
인터페이스 회로에 복수의 테스트 모드가 설계(design)될 수 있으며, 각 테스트는 테스트할 인터페이스 회로의 다른 측면에 집중될 수 있다. 회로 테스터(tester)는 회로의 단자(terminations)에 연결되어 테스트 및 각 테스트의 결과를 기록하는 동안 회로를 제어한다. 본 발명은 회로의 의도된 인터페이스 동작을 위한 단자를 포함하는 인터페이스 회로의 예들을 제공한다. 인터페이스 회로는 테스트 모드 전용의 단자와 같은 부가적인 회로 단자 없이 개시되고, 결과가 기록되는 하나 또는 그 이상의 테스트 모드 또한 포함할 수 있다. 본 발명의 회로는, 회로를 사용한 전자 기기 제조 측면에서 제조 원가를 증가시키며 회로를 위해 바람직하지 않은 요소인 테스트 입력단 및 출력단 전용의 부가적인 물리적 공간을 필요로 하지 않으므로 유리하다.
일 실시례에서, 인터페이스 회로의 테스트 모드는 인터페이스 회로에 연결된 제1 전원 전압(power supply voltage)이 인터페이스 회로에 연결된 제2 전원 전압 위로 상승하였을 때에 시작한다. 전자 기기의 한 포트에 연결된 액세서리를 감지하도록 구성된 스위치 입력은 제1 주파수로 펄스화(pulsed)될 수 있다. 인터페이스 회로의 인에이블 신호는 제1 주파수의 약 두 배의 주파수로 펄스화되어 스위치 입력의 각 상승과 하강이 감지될 수 있다. 리플 카운터(ripple counter, 예를 들어 리플 카운터 기반의 회로)는 스위치 출력의 전이를 점진적으로(incrementally) 카운트 할 수 있다. 바람직한 상태로의 리플 카운터의 순환 비트(cycling bits), 또는 비트 패턴에 따라, 제1 전원 전압은 제2 전원 전압과 같은 레벨 또는 그 미만으로 낮아져서 하나 또는 그 이상의 리플 카운터 비트의 상태가 나타내는 테스트 모드를 개시할 수 있다.
일 실시례에서, 제1 전원 전압이 제2 전원 전압의 아래로 떨어진 후의 오실레이터 주기의 소정의 개수, 리플 카운터의 3개의 최상위 비트(three most significant bits)의 상태가 캡쳐된다. 만약 리플 카운터의 상위 3개 비트 중 최하위 비트(LSB: least significant bit)가 논리 로우 상태이면, 테스트 모드는 개시될 수 있다. 남은 2개 비트는 실행하기 위한 바람직한 테스트 모드를 표시할 수 있다. 리플 카운터의 상위 3개 비트의 LSB가 하이(디폴트 상태)이면, 테스트 모드는 시작되지 않고, 리플 카운터는 리셋된다. 일 실시례에서, 테스트 모드가 개시될 때까지, 회로로의 액세서리 감지 입력(J_DET), 및 회로로의 인에인에이블 입력(EN)은 마치 테스트 모드가 시도되지 않았던 것처럼 하나 또는 그 이상의 상태 머신(state machine)의 동작에 영향을 미칠 수 있다.
도 1은 본 발명의 일 실시례에 따른 인터페이스 회로를 채용한 일반적인 시스템(100)을 도시한 것이다. 시스템은 전자 기기(102) 및 오디오 액세서리(101)를 포함한다. 일 실시례에서, 전자 기기(201)의 인터페이스 회로는 오디오 액세서리(101)에 인터페이스를 제공할 수 있다. 전자 기기(102)는 휴대폰, PDA, 퍼스널 미디어 플레이어, 및 그들의 조합, 또는 오디오 포트를 포함하는 다른 전자 기기와 같은 모바일 전자 기기를 포함할 수 있으며, 그에 한정되지 않는다. 오디오 액세서리(101)는 전자 기기(102)의 오디오 포트와 물리적으로 접속하는 오디오 잭과 같은 커넥터(103)를 포함하는 이어플러그 또는 이어폰일 수 있다. 다양한 실시례에서, 액세서리(101)는 마이크(microphone)를 포함하는 이어플러그 또는 이어폰일 수 있다. 일 실시례에서, 마이크는 예를 들어 휴대폰의 전화를 걸거나 끊는 통화/종료(send/end) 스위치와 같은 스위치를 포함할 수 있다. 일 실시례에서, 이어플러그 또는 이어폰은 하나의 이어플러그 또는 이어폰만을 포함할 수 있다. 본 발명은 오디오 액세서리를 위한 인터페이스 회로에 한정되지 않으며, 다른 타입의 액세서리에도 적용될 수 있음이 이해되어야 할 것이다.
도 2는 오디오 액세서리(201)를 전자 기기 프로세서(204)에 접속하기 위한 액세서리 인터페이스 회로(200)의 일례의 일반적인 블록 다이어그램을 도시한 것이다. 액세서리 인터페이스 회로(200)는 제1 전원 입력단(VIO) 및 제2 전원 입력단(VDD), 전자 기기의 포트(205) 및 전자 기기의 프로세서(204) 사이의 액세서리 인터페이스 회로(200)와 연결하기 위한 다양한 입력단 및 출력단을 포함할 수 있다. 어떠한 실시례에서는, 포트(205)는 오디오 잭 커넥터(206)와 같은 액세서리(201)의 커넥터와 연결하도록 구성될 수 있다. 오디오 잭 커넥터(206)는 왼쪽 및 오른쪽 이어폰(207, 208)과 같은 하나 또는 그 이상의 이어폰을 위한 단자를 포함할 수 있다. 오디오 잭 커넥터(206)는 그라운드 단자(GND)를 포함할 수 있다. 오디오 잭 커넥터(206)는 액세서리(201)의 마이크(209)에 연결된 단자를 포함할 수 있다. 오디오 잭 커넥터(206)는 액세서리(201)의 스위치(210) 에 연결된 단자를 포함할 수 있다. 일 실시례에서, 액세서리(201)의 마이크(209) 및 스위치(210) 는 커넥터(206)의 단자를 공유한다.
일 실시례에서, 액세서리 인터페이스 회로(200)는 헤드셋 마이크 단자(J_MIC)에서 마이크 신호를 수신하도록 구성된 컴퍼레이터(comparator, 222), 오디오 잭 감지 핀(J_DET)에서 오디오 잭 감지 신호를 수신하도록 구성된 슈미트 트리거(Schmitt trigger, 223), 및 전류 소스(예를 들어 0.5㎂의 전류 소스 등, 224)를 포함할 수 있다. 일 실시례에서, 포트(205)는 어떠한 실시례에서 정상 상태에서는 개방되어 있는(normally open) 스위치로 동작하는 스위칭 기기(211)를 포함할 수 있다.
일 실시례에서, 전류 소스(224)는 오디오 잭(206)이 포트(205)에 연결되었을 때 접지될 수 있고, 포트(205)가 비었을 때에 슈미트 트리거(223)에서 전압을 공급하도록 구성될 수 있다. 일 실시례에서, 슈미트 트리거(223)는 논리회로(214) 및 프로세서(204)에 감지 신호를 제공하도록 구성될 수 있다. 감지 신호는 포트(205)가 연결되지 않은 상태일 때 논리 하이 신호, 및 포트(205)가 액세서리(201)의 오디오 잭 커넥터(206)에 연결되었을 때 논리 로우 신호를 포함할 수 있다.
다른 실시례에서, 정상 상태에서 개방되는 스위칭 기기(211) 및 액세서리 인터페이스 회로(200)의 전류 소스(예를 들어 0.5㎂의 전류 소스 등, 224)는 정상 상태에서 폐쇄되는(NC: normally closed) 스위칭 기기 및 전류 싱크(예를 들어 0.5㎂의 전류 싱크 등)로 대체될 수 있다. 다른 실시례에서, 하나 또는 그 이상의 예의 요소 또는 시스템이 사용될 수 있다. 다른 실시례에서, 액세서리 인터페이스 회로(200)는 오디오 잭(2006)을 감지하고 감지된 오디오 잭을 프로세서에 알려주기 위한 하나 또는 그 이상의 다른 요소를 사용할 수 있다.
어떤 실시례에서, 액세서리 인터페이스 회로(200)는 각 액세서리 커넥터 단자에 대응하는 포트(205)의 단자에 연결된 입력단을 포함할 수 있다. 어떤 실시례에서, 포트(205)는 포트(205)와 연결되거나 메이트 된 오디오 잭 커넥터(206)의 존재를 감지하기 위한 JDET 스위치(207)를 포함할 수 있다. 일 실시례에서, JDET 스위치(207)는 정상 상태에서 폐쇄되어 있을 수 있고 액세서리 커넥터가 포트(205)에 연결되었을 때 개방될 수 있다. 액세서리 인터페이스 회로(200)는 전자 기기의 프로세서(204)와 접속하기 위한 복수의 출력단을 포함할 수 있다. 다양한 실시례에서, 액세서리 인터페이스 회로(200)는 액세서리(201)가 포트(205)에 연결되어 있는지를 나타내는 출력(DET)을 포함할 수 있다.
어떤 실시례에서, 액세서리 인터페이스 회로(200)는 오디오 잭 커넥터(206)가 제4 터미널을 포함하는지를 나타내는 출력단(J_POLE)을 포함할 수 있다. 몇 액세서리는 단 세 개의 신호 단자, 또는 극(poles)을 갖는 오디오 잭 커넥터를 포함할 수 있다. 액세서리 인터페이스 회로(200)는 3극 또는 4극 오디오 잭 커넥터를 받아들이도록 구성될 수 있다. 그러한 실시례에서, 액세서리 인터페이스 회로(200)는 연결된 오디오 잭 커넥터가 3극 또는 4극 커넥터인지를 알려줄 수 있고 오디오 잭 극 구성을 프로세서(204)에 알려주기 위하여 J_POLE 출력단을 사용할 수 있다.
일 실시례에서, 액세서리 인터페이스 회로(200)는 액세서리 및 전자 기기의 오디오 프로세서(221) 사이에 오디오 정보를 전도하는 출력단(MIC)을 포함할 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 연결된 액세서리의 스위치(210) 의 상태를 나타내는 출력단(S/E)을 포함할 수 있다. 예를 들어, 휴대폰과 함께 사용되기 위하여 구성된 오디오 액세서리는 휴대폰으로부터 오디오 신호를 듣기 위한 이어폰, 소리를 수신하기 위한 마이크, 및 진행중인 통화의 종료 및 걸려오는 전화를 연결하는 편리한 푸시 버튼을 가능하게 하는 스위치를 포함할 수 있다.
일 실시례에서, 액세서리 인터페이스 회로(200)는 마이크 터미널과 같은 액세서리(201)의 터미널과 관련된 누설 전류(leakage current)를 줄이기 위한 내부 스위치(S)를 포함할 수 있다. 그러한 실시례에서, 인터페이스 회로는 액세서리 인터페이스 회로(200)가 액세서리(201)가 포트(205)에 연결되어 있는 것을 확인할 때까지 마이크 바이어스 전압(MIC Bias)이 포트(205)로부터 격리되도록 유지할 수 있다. 일 실시례에서, 마이크 바이어스 전압은 액세서리 인터페이스 회로가 4극 오디오 잭 커넥터(206)와 같은 적절한 액세서리 커넥터가 포트(205)에 연결된 것을 확인할 때까지 포트(205)로부터 격리될 수 있다.
다양한 실시례에서, 액세서리 인터페이스 회로(200)는 커넥터(206)가 마이크(210)에 연결되어 있는 것에 상응하는 포트(205)의 터미널에 연결된 입력단(J_MIC)을 포함한다. 다양한 실시례에서, 포트(205)는 포트(205)에 연결되거나 메이트 된 액세서리 커넥터(206)의 존재를 감지하기 위한 스위칭 기기(211)를 포함할 수 있다. 일 실시례에서, 스위칭 기기(211)는 액세서리 인터페이스 회로(200)의 감지 입력단(J_DET)에 연결될 수 있다. 일 실시례에서, 스위칭 기기(211)는 정상 상태에서 개방될 수 있고 액세서리 커넥터(206)가 포트(205)에 연결되었을 때 폐쇄될 수 있다. 어떤 실시례에서, 액세서리 인터페이스 회로(200)는 전자 기기의 프로세서(204)와 접속하기 위한 복수의 출력단(DET, JPOLE, S/E, MIC)을 포함할 수 있다. 다양한 실시례에서, 액세서리 인터페이스 회로(200)는 액세서리(201)가 포트(205)에 연결되었는지를 나타내는 출력단(DET)을 포함한다. 일 실시례에서, 액세서리 인터페이스 회로는 액세서리 커넥터(206)가 제3 터미널, 또는 제3 및 제4 터미널을 포함하는지를 나타내는 출력단(JPOLE)을 포함할 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 액세서리(201)의 스위치(210) 의 상태를 나타내는 출력단(S/E)을 포함할 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 액세서리(201)와 전자 기기의 오디오 프로세서(212) 사이에 오디오 정보를 전도하는 출력단(MIC)을 포함할 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 커넥터(206)의 마이크 터미널(MIC)과 같은 액세서리(201)의 터미널과 관련된 누설 전류를 줄이기 위한 내부 스위치(213)를 포함할 수 있다. 어떤 실시례에서, 액세서리 인터페이스 회로(200)는 전자 기기 프로세서(204) 및 액세서리(201) 사이의 정보를 생성하고 공정을 수신하기 위하여 논리회로(214)를 포함할 수 있다. 어떤 실시례에서, 전자 기기 프로세서(204)는 베이스밴드(baseband) 프로세서 및 오디오 코덱(CODEC)을 포함할 수 있다. 어떤 실시례에서, 오디오 CODEC은 액세서리 마이크(210)를 바이어스하기 위한 바이어스 출력(BIAS)을 제공할 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 기준 전압(reference voltage)과 J_MIC 입력단의 신호 레벨을 비교하기 위한 컴퍼레이터(222)를 포함할 수 있다. 사용자가 액세서리 기기의 스위치(210)를 누르면, 컴퍼레이터(222)는 S/E 출력단을 사용하여 전자 기기 프로세서(204)에게 스위치 동작을 알려줄 수 있다. 어떤 실시례에서, 액세서리 인터페이스 회로(200)는 전자 기기 프로세서(204)로부터 인에인에이블(EN) 입력을 수신할 수 있다. 일 실시례에서, EN 입력은 액세서리 인터페이스 회로(200)를 활성화 시킬 수 있다. 일 실시례에서, EN 입력은 액세서리 인터페이스 회로(200)을 테스트 하거나 프로그래밍하기 위하여 사용될 수 있다.
다양한 실시례에서, 액세서리 인터페이스 회로(200)는 전자 기기 프로세서(204)에 액세서리(201)를 접속하기 위해 필요한 입력단 및 출력단의 수를 줄일 수 있어, 전자 기기의 다른 자원(resources)을 위하여 중요한 입력단 및 출력단을 내어준다. 어떤 실시례에서, 액세서리 인터페이스 회로(200)는 전자 기기 프로세서(203)의 대역폭(bandwidth) 프로세싱에 소비되었을 공정을 없앨 수 있다. 따라서, 액세서리 인터페이스 회로(200)는 다른 태스크 프로세싱을 위하여 대역폭 프로세싱을 내어줄 수 있다. 다양한 실시례에서, 액세서리 인터페이스 회로(200)는 이산 요소(discrete components)를 사용하여 구현될 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 이산 요소 및 소프트웨어의 조합을 사용하여 구현될 수 있다. 일 실시례에서, 액세서리 인터페이스 회로(200)는 하나의 집적 회로 칩을 사용하여 구현될 수 있다. 다양한 실시례에서, 액세서리 인터페이스 회로(200)는 포트(205)에 연결된 액세서리(201)의 존재를 모니터링 하고, 포트(205)기 액세서리(201)에 연결되어 있지 않은 때 액세서리 인터페이스 회로(200)의 소비 전력을 줄이기 위한 리셋 회로(215)를 포함할 수 있다.
도 3은 본 발명의 실시례에 따른 인터페이스 회로의 일반적인 테스트 모드 인터페이스 회로를 도시한 것이다. 일 실시례에서, 테스트 모드 인터페이스 회로(300)는 인터페이스 회로의 제2 입력(J_DET) 및 제1 입력(EN) 에 반응하는 리플 카운터(301)를 포함할 수 있다. 일 실시례에서, 테스트 모드 인터페이스 회로(300)는 1-볼트 전압 컴퍼레이터와 같은, 제1 전원 전압(VIO) 및 제2 전원 전압(VDD)에 반응하는 전압 컴퍼레이터(306)를 포함할 수 있다. 일 실시례에서, 전압 컴퍼레이터(306)의 출력은 제1 및 제2 전원 전압(VIO, VDD)의 비교 레벨을 알려준다. 일 실시례에서, 테스트 모드 인터페이스 회로(300)는 인터페이스 회로의 리셋 입력(RSTB_i)에 반응할 수 있다. 일 실시례에서, 리셋 입력(RSTB_i)은 인터페이스 회로의 내부 신호일 수 있으며 인터페이스 회로의 물리적인 외부 단자를 차지하지 않는다. 일 실시례에서, 테스트 모드 인터페이스 회로(300)는 인터페이스 회로의 논리회로에 출력단(307, 308)을 포함할 수 있다. 출력(307, 308)은, 특정 테스트 모드를 나타내는 하나 또는 그 이상의 비트(TM_0, TM_1)와, 특정 테스트 모드를 개시하기 위한 인에이블 비트(TM_ENABLE)를 포함할 수 있다. 테스트 모드 인터페이스 회로(300)가 인터페이스 회로의 전용 테스트 입력단에 의존하지 않으므로, 테스트 모드 인터페이스 회로(300)는 인터페이스 회로가 최종 수요자 기기에 조립된 후 테스트 모드를 초기화할 가능성을 줄이기 위한 로직을 포함할 수 있다. 부가적인 로직은, 제1 전원 전압(VIO), 제2 전원 전압(VDD), 제1 입력(EN), 및 제2 입력(J_DET)의 신호 전이의 특정 시퀀스로의 테스트 모드의 초기화를 강요할 수 있다. 도시된 실시례에서, 제1 전원 전압(VIO)의 입력 레벨은 제2 전원 전압(VDD)의 입력 레벨보다 높아야 하고, 액티브 로우 리셋(RSTB_i)은 플립-플롭(309)가 리플 카운터(301)에 연결될 수 있도록 하기 위하여 제1 게이트(311)에서 하이 논리 레벨이어야 한다. 인에인에이블 된 리플 카운터(301)의 입력단에 플립-플롭(309)이 연결된 채로, 제1 입력(EN) 및 제2 입력(J_DET)의 전이는 리플 카운터(301)를 바람직한 비트 패턴으로 로딩할 수 있다. 어떤 실시례에서, 제1 입력(EN)은 클록 신호(313)를 리플 카운터(301)에 제공하기 위하여 제2 입력(J_DET)보다 높은 주파수로 펄스화될 수 있다. 일 실시례에서, 제1 입력(EN)은 클록 신호(313)를 리플 카운터(301)에 제공하기 위하여 제2 입력(J_DET)의 각 상승 및 하강을 캡쳐하기 위하여 제2 입력(J_DET)의 주파수 근처 혹은 두 배 이상으로 펄스화될 수 있다. 일 실시례에서, 버퍼(312)는 J_DET의 각 전이가 감지되는 것을 확실히 하기 위하여 J_DET 입력의 전이를 형성하기 위해 사용될 수 있다. 어떤 실시례에서, 리플 카운터(301)의 클록 신호(313)의 전이는 리플 카운터 비트를 리플 카운터(301)에서 잇따르는 각 플립-플롭에게 패스할 수 있다. 일 실시례에서, 리플 카운터(301)의 가장 하류에서의 3개 비트의 위치는 테스트 모드가 개시될 것인가 및 어떤 특정 테스트 모드가 개시될 것인가를 결정한다. 일 실시례에서, 제2 전원 전압(VDD) 위로부터 제2 전원 전압(VDD) 아래로의 제1 전원 전압(VIO)의 전이는 테스트 모드 실행을 개시할 수 있다. 일 실시례에서, 리플 카운터(301)의 하류의 마지막 2개 비트 위치는 어떤 특정 테스트 모드가 실행될 것인가를 결정한다. 본 발명의 범위 내에서 더 많거나 적은 테스트 모드도 가능한 것이 이해되어야 할 것이다. 예를 들어, 더 많거나 적은 테스트 모드는 리플 카운터(301)에서 더 많거나 적은 플립-플롭을 사용함에 따라 가능하게 되며, 이에 한정되지 않는다.
도시된 실시례에서, 초기화 플립-플롭(302)은 제2 전원 전압(VDD)의 레벨보다 높은 레벨부터 제2 전원 전압(VDD)보다 낮은 레벨로 제1 전원 전압(VIO)의 레벨이 전이한 것에 따라 테스트 모드가 초기화될 수 있는지를 결정할 수 있다. 만약 초기화 플립-플롭(302)의 출력(Q)의 논리 레벨이 전압 전이에서 하이인 경우, 게이트(304)의 출력은 게이트(305)를 통하여 리플 카운터의 다양한 비트를 디스에이블링하고 클리어되거나, 또는 리셋하는 논리 로우 상태로 추정될 수 있다. 추가적으로, 테스트 모드 인터페이스 회로(300)의 테스트 모드 인에이블 출력(TM_ENABLE)은 논리 로우 레벨로 유지되어, 인터페이스 회로의 논리에 바람직한 테스트 모드 초기화의 표시를 제공하지 않는다. 리플 카운터(301)는 액티브 로우 리셋(RSTB_i)이 논리 로우 레벨로 추정될 때 또한 불능될 수 있다. 일 실시례에서, 리플 카운터의 하나 또는 그 이상의 비트는 리플 카운터가 리셋된 때 클리어될 수 있다. 상술한 테스트 모드의 초기화 시퀀스는 의도되지 않았을 때 테스트 모드가 초기화 되는 것을 방지한다. 일 실시례에서, 테스트 모드 인에이블 출력(TM_ENABLE)은 출력 래치 플립-플롭(310)을 사용하여 래치될 수 있다.
일 실시례에서, 리셋 신호(RSTB_i)는 전압 컴퍼레이터(306)의 출력과 AND연산(311)되어 리플 카운터(301)의 클록 플립-플롭(312)을 리셋할 수 있다. 일 실시례에서, 리셋 신호(RSTB_i)는 리플 카운터(301)의 초기화 플립-플롭(302)과 연결되어 초기화 플립-플롭(302)의 출력과 테스트 모드 인에이블 출력(TM_ENABLE)을 리셋할 수 있다. 일 실시례에서, 리셋 입력(RSTB_i)은 출력 래치 플립플랍(310)을 리셋할 수 있다. 일 실시례에서, 리셋 입력(RSTB_i)은 게이트(305)를 통하여 리플 카운터의 하나 또는 그 이상의 비트를 리셋할 수 있다.
일 실시례에서, 인터페이스 회로(200)는 테스트 모드 인터페이스 회로(300)를 사용하여 개시되는 하나 또는 그 이상의 테스트 모드를 포함할 수 있다. 일 실시례에서, 테스트 모드는 J_MIC 신호 컴퍼레이터를 관찰하기 위하여 개시되어 J_DET 신호의 디바운스(debounce)를 우회하는 것을 허용한다. 테스트 모드를 개시하기 위한 방법은 VIO를 VDD에 약 1.5 볼트를 더한 값보다 같거나 크게 설정하는 단계, J_DET를 EN의 8 펄스와 함께 4번 펄싱시키는 단계, VIO를 VDD와 동일하게 설정하는 단계, 및 J_DET에 약 50us동안 논리 로우 레벨을 설정하는 단계를 포함한다. DET 출력을 J_MIC 컴퍼레이터의 표현 및 인터페이스 회로의 DET 오버라이드(override) 입력으로 사용할 수 있는 테스트는 인터페이스 회로의 S/E 출력에서 관찰될 수 있다.
일 실시례에서, 테스트 모드는 오실레이터를 우회하도록 개시될 수 있다. 테스트 모드를 개시하기 위한 방법은 제1 전원 전압(VIO)를 VDD에 약 1.5 볼트를 더한 값보다 같거나 크게 상승시키는 단계, J_DET를 EN의 24 펄스와 함께 12번 펄싱시키는 단계, VIO를 VDD와 동일하게 하강시키는 단계, 및 J_DET에 약 50us동안 논리 로우 레벨을 설정하는 단계를 포함한다. 테스트는 DET 출력을 인터페이스 회로의 오실레이터 오버라이드 입력으로 사용할 수 있다.
일 실시례에서, 테스트 모드는 오실레이터를 관찰하기 위하여 개시될 수 있다. 테스트 모드를 개시하기 위한 방법은 방법은 VIO를 VDD에 약 1.5 볼트를 더한 값보다 같거나 크게 설정하는 단계, J_DET를 EN의 40 펄스와 함께 20번 펄싱시키는 단계, VIO를 VDD와 동일하게 설정하는 단계, 및 J_DET에 약 50us동안 논리 로우 레벨을 설정하는 단계를 포함한다. 테스트는 DET 출력이 오실레이터 신호의 표현을 관찰하기 위하여 사용할 수 있다.
일 실시례에서, 테스트 모드는 인터페이스 회로의 플립-플롭과 같은 다양한 회로 값의 요소(circuit values of components)를 스캔하거나 관찰하기 위하여 개시될 수 있다. 테스트 모드를 개시하기 위한 방법은 VIO를 VDD에 약 1.5 볼트를 더한 값보다 같거나 크게 설정하는 단계, J_DET를 EN의 56 펄스와 함께 28번 펄싱시키는 단계, VIO를 VDD와 동일하게 설정하는 단계, 및 J_DET에 약 50us동안 논리 로우 레벨을 설정하는 단계를 포함한다. J_DET는 내부 요소를 기능적인 상태에서 테스트 설정 상태로 시프트하는 시프트 인에이블 입력으로 사용될 수 있다. 일 실시례에서, 테스트 설정 상태는 플립-플롭을 시프트 레지스터로서 설정한다. EN은 시프트 레지스터의 입력으로 사용될 수 있고 S/E는 시프트 레지스터의 출력을 관찰하기 위하여 사용될 수 있다. 테스트는 DET를 테스트 모드 시프트 레지스터를 통해 비트를 시프트하고 테스터에 의해 제어되는 클록의 입력으로 사용할 수 있고 S/E에서 관찰되는 출력과 예측된 출력을 비교하여 테스트 모드의 시프트 레지스터 설정을 사용하여 테스트된 기기의 기능성을 결정할 수 있다.
일 실시례에서, VIO>VDD가 성립하고, 리플 카운터가 정확한 상태(correct state)일 때까지 EN을 JDET보다 2배 빠르게 토글하고; 60us 정도를 기다리고; 회로는 4개의 테스트 모드 중 하나이다.
부가적인 사항
제1 예에 있어서, 테스트 모드 인터페이스 회로는 제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터; 및 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스를 카운트하는 리플 카운터를 포함하고, 테스트 모드 인에이블 신호를 공급하고, 테스트 모드 인터페이스 회로를 포함하는 인터페이스 회로에게 실행하고자 하는 테스트 모드의 지시를 제공한다.
제2 예에 있어서, 제1 예의 테스트 모드 인터페이스 회로는 선택적으로 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우에 상기 리플 카운터를 활성화시키고, 상기 리플 카운터의 소정의 비트가 소정의 상태이고 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 작다는 것을 나타내는 경우에 액티브 테스트 모드 인에이블 신호를 제공하는 로직을 더 포함한다.
제3 예에 있어서, 제1-2 예의 테스트 모드 인터페이스 회로는 선택적으로 상기 전압 컴퍼레이터는 상기 제1 전압이 상기 제2 전압보다 큰 경우 논리 하이 레벨로 나타내고, 상기 리플 카운터의 소정의 비트는 상기 소정의 상태를 논리 로우 레벨로 나타낸다.
제4 예에 있어서, 제1-3 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 클록 신호 및 데이터 신호를 수신하는 제1 플립-플롭을 포함하고, 상기 제1 플립-플롭은 상기 리플 카운터의 클록 입력단에 연결되어 있다
제5 예에 있어서, 제1-4 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 상기 리플 카운터에 연결되어 있는 리셋 입력단을 포함하고, 상기 리셋 입력단은, 상기 리셋 신호가 제1 상태인 경우 상기 리플 카운터를 클리어하고 상기 리셋 신호가 제2 상태인 경우 상기 리플 카운터를 활성화하는 리셋 신호를 수신한다.
제6 예에 있어서, 제1-5 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 상기 테스트 모드 인에이블 신호를 래치하는 플립-플롭을 포함한다.
제7 예에 있어서, 방법은 전압 컴퍼레이터를 사용하여 제1 전압과 제2 전압을 비교하는 테스트 모드 인터페이스 회로의 전압 컴퍼레이터; 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우에 상기 테스트 모드 인터페이스 회로의 리플 카운터(ripple counter)를 사용한 프로세서로부터 펄스(pulses)를 카운트하는 단계; 및 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 작거나 같다는것을 나타내는 경우에 상기 테스트 모드 인터페이스 회로를 포함하는 인터페이스 회로에 실행하고자 하는 테스트 모드를 나타내는 테스트 모드 인에이블 신호를 제공하는 단계를 포함한다.
제8 예에 있어서, 제1-7 예 중 하나 또는 그 이상의 방법은 선택적으로 상기 제1 전압을 상승시키는 단계; 상기 제1 전압이 상기 제2 전압을 초과하는 경우 상기 리플 카운터를 활성화 시키는 단계; 바람직한 테스트를 표시하는 비트 패턴을 제공하기 위하여 상기 리플 카운터를 순환시키는 단계; 상기 테스트 모드 인에이블 신호를 제공하기 위하여 상기 제1 전압을 하강시키는 단계; 및 상기 인터페이스 회로에 상기 테스트 모드 인에이블 신호를 공급하는 단계를 더 포함한다.
제9 예에 있어서, 제1-8 예 중 하나 또는 그 이상의 방법은 선택적으로 상기 테스트 모드 인터페이스 회로에서 액티브 리셋 신호를 수신하는 단계; 상기 액티브 리셋 신호에 응답하여 상기 테스트 모드 인에이블 신호를 리셋하는 단계; 및 상기 액티브 리셋 신호에 응답하여 상기 리플 카운터를 클리어 하는 단계를 더 포함한다.
제10 예에 있어서, 제1-9 예 중 하나 또는 그 이상의 상기 리플 카운터를 순환하는 단계는 선택적으로 상기 리플 카운터의 입력단에 연결된 플립-플롭의 데이터 입력에 제1 펄스 트레인을 수신하는 단계, 및 상기 플립-플롭의 클락 입력에 제2 펄스 트레인을 수신하는 단계를 더 포함한다.
제11 예에 있어서, 제1-10 예 중 하나 또는 그 이상의 상기 리플 카운터를 순환하는 단계는 선택적으로 상기 제2 펄스 트레인의 주파수보다 상기 제1 펄스 트레인의 주파수가 큰 것을 포함한다.
제12 예에 있어서, 제1-11 예 중 하나 또는 그 이상의 상기 테스트 모드 인에이블 신호를 제공하는 단계는 선택적으로 상기 테스트 모드 인에이블 신호를 래칭하는 단계를 포함한다.
제13 예에 있어서, 모바일 전자 시스템은 프로세서; 액세서리 포트; 및 상기 프로세서 및 상기 액세서리 포트에 연결된 액세서리 인터페이스 회로를 포함하고, 상기 액세서리 인터페이스 회로는, 테스트 모드 인터페이스 회로; 상기 프로세서의 단자에 연결된 감지 터미널; 및 상기 프로세서의 출력단에 연결된 인에이블 입력단을 포함하고, 상기 테스트 모드 인터페이스 회로는, 제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터; 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스를 카운트하는 리플 카운터; 및 상기 테스트 모드 인터페이스 회로는 테스트 모드 인에이블 신호 및 실행하고자 하는 테스트 모드의 지시를 상기 액세서리 인터페이스 회로로 제공한다.
제14 예에 있어서, 제1-13 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 데이터 입력, 클록 입력 및 상기 리플 카운터의 클록 입력에 연결된 출력을 포함하는 제1 플립-플롭을 포함하고, 상기 제1 플립-플롭은 데이터 입력에 인에이블 신호를 수신하고, 클록 입력에 감지 신호를 수신하고, 상기 출력을 사용하여 상기 리플 카운터를 순환시킨다.
제15 예에 있어서, 제1-14 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 상기 테스트 모드 인터페이스 회로로부터의 테스트 인에이블 신호 및 상기 실행하고자 하는 테스트 모드를 나타내는 제1 비트 패턴에 응답하여, 상기 프로세서로부터의 감지 오버라이드 신호를 수신하고, 상기 인터페이스 회로의 센드/엔드 출력에 마이크 컴퍼레이터의 출력을 제공하고, 상기 마이크 컴퍼레이터는 상기 액세서리 포트의 마이크 입력에 연결되어 있다
제16 예에 있어서, 제1-15 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 상기 테스트 모드 인터페이스 회로로부터의 액티브 테스트 인에이블 신호 및 상기 실행하고자 하는 테스트 모드를 나타내는 제2 비트 패턴에 응답하여, 상기 감지 터미널에서 상기 프로세서로부터의 오실레이터 바이패스 신호를 수신하고, 상기 오실레이터 바이패스 신호는 상기 액세서리 인터페이스 회로의 오실레이터를 제어한다.
제17 예에 있어서, 제1-16 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 상기 테스트 모드 인터페이스 회로로부터의 액티브 테스트 인에이블 신호 및 상기 실행하고자 하는 테스트 모드를 표시하는 제3 비트 패턴에 반응하여, 상기 감지 터미널을 사용하여 상기 인터페이스 회로의 상기 오실레이터의 출력의 표현을 제공한다.
제18 예에 있어서, 제1-17 예 중 하나 또는 그 이상의 테스트 모드 인터페이스 회로는 선택적으로 액티브 테스트 인에이블 신호 및 상기 바람직한 테스트 모드를 표시하는 제4 비트 패턴에 반응하여, 상기 리플 카운터로 시프트 레지스터를 구성하고, 상기 인터페이스 회로는 상기 센드/엔드 출력에 선택된 인터페이스 회로 신호의 대표 테스트 신호를 제공하고, 상기 시프트 레지스터의 값은 복수의 인터페이스 회로 신호의 상기 선택된 인터페이스 회로 신호를 나타낸다.
제19 예에 있어서, 제1-18 예 중 하나 또는 그 이상의 감지 터미널은 선택적으로 시프트 레지스터 클록 신호를 수신하고 제1-18 예 중 하나 또는 그 이상의 상기 인에이블 입력단은 선택적으로 시프트 레지스터 데이터 입력을 수신한다.
제20 예에 있어서, 제1-19 예 중 하나 또는 그 이상의 액세서리 인터페이스 회로는 선택적으로 상기 액세서리 인터페이스 회로는 테스트 모드 개시 전용의 입력단을 포함하지 않다.
제21 예는 제1-20 예 중 하나 또는 그 이상의 부분 또는 그 부분의 조합과 조합되어 제1-20 예의 기능, 또는 기계에 의해 실행되었을 때 기계로 하여금 제1-20 예의 기능의 하나 또는 그 이상을 실행하게 하는 명령을 포함한 기계로 판독 가능한 수단의 하나 또는 그 이상을 실행하기 위한 수단을 포함하는 주제를 포함할 수 있다.
상술한 상세한 설명은 상세한 설명의 일부를 형성하는 도면을 포함한다. 도면은 본 발명의 실시될 수 있는 특정 실시례를 도시함으로써 나타낸다. 본 실시례들은 "예"로도 표현되며, 그러한 예들은 기술되거나 도시되지 않은 요소들을 포함할 수 있다. 그러나, 본 발명자들은 도시되거나 설명된 요소만으로 예를 고려하였다. 더욱이, 본 발명자들은 도시되거나 설명된 요소(또는 하나 또는 그 이상의 측면)들의 조합 또는 치환을 사용하여 여기에 설명된 특정 예(또는 하나 또는 그 이상의 측면) 또는 다른 예(또는 하나 또는 그 이상의 측면)를 고려하였다.
이 문서에서, "하나"는 특허 문서에서 공통적으로 하나 또는 그 이상을 포함하며, "적어도 하나" 또는 "하나 또는 그 이상"과는 독립적으로 사용되었다. 이 문서에서, 따로 표시되지 않는 한 "또는"은 배타적이지 않은 또는, 즉 "A 또는 B"가 "A이고 B가 아닌 것", "B이고 A가 아닌 것" 및 "A이고 B인 것"을 포함한다.
방법 예는, 적어도 부분으로라도 기계 또는 컴퓨터로 구현될 수 있다. 몇 예는 상술한 실시례에 기재된 방법을 실행하기 위한 전자 기기를 구성하기 위한 명령으로 인코딩 된 컴퓨터로 판독 가능한 수단(computer-readable medium) 또는 기계로 판독 가능한 수단(machine-readable medium)을 포함할 수 있다. 그러한 방법의 실행은 마이크로코드(microcode), 어셈블리 언어 코드(assembly language code), 고레벨(high-level) 언어 코드, 또는 그러한 것 들과 같은 코드를 포함할 수 있다. 그러한 코드는 다양한 방법을 실행하기 위한 컴퓨터로 읽을 수 있는 명령을 포함할 수 있다. 코드는 컴퓨터 프로그램 상품의 일부를 형성할 수 있다. 게다가, 일 실시례에서, 코드는 실행중 또는 다른 때와 같은 때에 하나 또는 그 이상의 비휘발성 유형의(non-volatile tangible) 컴퓨터로 판독 가능한 수단, 또는 비 일시적이고(non-transitory) 휘발성인 수단에 유형으로 저장될 수 있다. 이러한 유형의 컴퓨터로 판독 가능한 수단의 예는 하드 디스크, 이동식 자기 디스크(removable magnetic disks), 이동식 광학 디스크(removable optical disks, 예를 들어 디지털 비디오 디스크 및 콤팩트 디스크), 전자 카세트(magnetic cassettes), 메모리 카드 또는 스틱(memory cards or sticks), 램(RAMs), 롬(ROMs) 및 비슷한 것을 포함할 수 있다.
상술한 상세한 설명은 실제적이며, 한정적이지 않다. 예를 들어, 상술한 예(또는 하나 또는 그 이상의 측면)들 각각이 조합되어 사용될 수 있다. 다른 실시례는 당업자가 상세한 설명을 검토함으로써 사용될 수 있다. 본 발명의 기술적 특징을 빠르게 확인하기 위하여 요약이 제공되었으며, 청구항의 범위 또는 의미를 한정 또는 해석하기 위함이 아님이 이해되어야 할 것이다. 또한, 상세한 설명에서 개시된 사항을 합리화하기 위하여 다양한 특징들은 무리 지어질 수 있다. 청구되지 않은 개시된 특징이 어떤 청구항에 필수적이라는 것을 의도한 것으로 해석되어서는 안 된다. 그보다는, 개시된 특정한 실시례의 모든 특징보다 적게 발명의 주제가 놓여 있을 수 있다. 따라서, 뒤따르는 청구항은 상세한 설명의 일부로 포함되며, 각 청구항은 독립된 실시례이며, 그러한 실시례는 다양한 조합 또는 치환으로 서로 조합될 수 있다. 본 발명의 범위는 첨부된 청구항 및 동일한 범위를 갖는 것과 함께 정해져야 한다.

Claims (15)

  1. 테스트 모드 인터페이스 회로에 있어서,
    제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터(comparator); 및
    상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스(pulses)를 카운트하는 리플 카운터(ripple counter)
    를 포함하고,
    상기 테스트 모드 인터페이스 회로는,
    테스트 모드 인에이블 신호를 공급하고,
    상기 테스트 모드 인터페이스 회로를 포함하고 상기 프로세서 및 액세서리 포트에 연결되는 액세서리 인터페이스 회로에게 복수의 테스트 모드 중 실행하고자 하는 테스트 모드의 지시를 제공하고,
    상기 지시는 상기 리플 카운터의 복수의 비트의 각 상태를 포함하는 것인,
    테스트 모드 인터페이스 회로.
  2. 제1항에 있어서,
    상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우에 상기 리플 카운터를 활성화시키고, 상기 리플 카운터의 미리결정된 비트가 미리결정된 상태이고 상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 작다는 것을 나타내는 경우에 테스트 모드 인에이블 신호의 액티브 상태를 제공하는 로직을 더 포함하는,
    테스트 모드 인터페이스 회로.
  3. 제2항에 있어서,
    상기 전압 컴퍼레이터는 상기 제1 전압이 상기 제2 전압보다 큰 경우 논리 하이 레벨로 나타내고,
    상기 리플 카운터의 미리결정된 비트는 상기 미리결정된 상태를 논리 로우 레벨로 나타내는,
    테스트 모드 인터페이스 회로.
  4. 제1항에 있어서,
    클록 신호 및 데이터 신호를 수신하는 제1 플립-플롭(flip-flop)을 포함하고,
    상기 제1 플립-플롭은 상기 리플 카운터의 클록 입력단에 연결되어 있는,
    테스트 모드 인터페이스 회로.
  5. 제1항에 있어서,
    상기 리플 카운터에 연결되어 있는 리셋 입력단을 포함하고,
    상기 리셋 입력단은 리셋 신호를 수신하여,
    상기 리셋 신호가 제1 상태인 경우 상기 리플 카운터를 클리어하고
    상기 리셋 신호가 제2 상태인 경우 상기 리플 카운터를 활성화하는,
    테스트 모드 인터페이스 회로.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 프로세서;
    액세서리 포트; 및
    상기 프로세서 및 상기 액세서리 포트에 연결된 액세서리 인터페이스 회로
    를 포함하고,
    상기 액세서리 인터페이스 회로는,
    테스트 모드 인터페이스 회로;
    상기 프로세서의 단자에 연결된 감지 터미널; 및
    상기 프로세서의 출력단에 연결된 인에이블 입력단을 포함하고,
    상기 테스트 모드 인터페이스 회로는,
    제1 전압과 제2 전압을 비교하는 전압 컴퍼레이터(comparator)와,
    상기 전압 컴퍼레이터가 상기 제1 전압이 상기 제2 전압보다 크다는 것을 나타내는 경우 프로세서로부터의 펄스(pulses)를 카운트하는 리플 카운터(ripple counter)를 포함하고,
    상기 테스트 모드 인터페이스 회로는 액세서리 인터페이스 회로의 복수의 테스트 모드 중 실행하고자 하는 테스트 모드의 지시 및 테스트 모드 인에이블 신호를 제공하도록 구성되고,
    상기 지시는 상기 리플 카운터의 복수의 비트의 각 상태를 포함하고,
    상기 액세서리 인터페이스 회로는, 상기 테스트 모드 인터페이스 회로로부터의 테스트 모드 인에이블 신호 및 상기 실행하고자 하는 테스트 모드를 나타내는 제1 비트 패턴에 응답하여, 상기 프로세서로부터의 감지 오버라이드(override) 신호를 수신하고, 상기 액세서리 인터페이스 회로의 센드/엔드(Send/End) 출력에 마이크(microphone) 컴퍼레이터의 출력을 제공하고,
    상기 마이크 컴퍼레이터는 상기 액세서리 포트의 마이크 입력에 연결되어 있는,
    모바일 전자 기기.
  10. 제9항에 있어서,
    상기 테스트 모드 인터페이스 회로는,
    데이터 입력, 클록 입력 및 상기 리플 카운터의 클록 입력에 연결된 출력을 포함하는 제1 플립-플롭(flip-flop)을 포함하고,
    상기 제1 플립-플롭은 데이터 입력에 인에이블 신호를 수신하고, 클록 입력에 감지 신호를 수신하고, 상기 출력을 사용하여 상기 리플 카운터를 순환시키는,
    모바일 전자 기기.
  11. 삭제
  12. 제10항에 있어서,
    상기 액세서리 인터페이스 회로는,
    상기 테스트 모드 인터페이스 회로로부터의 상기 테스트 모드 인에이블 신호의 액티브 상태 및 상기 실행하고자 하는 테스트 모드를 나타내는 제2 비트 패턴에 응답하여, 상기 감지 터미널에서 상기 프로세서로부터의 오실레이터 바이패스 신호(oscillator bypass signal)를 수신하고,
    상기 오실레이터 바이패스 신호는 상기 액세서리 인터페이스 회로의 오실레이터를 제어하는,
    모바일 전자 기기.
  13. 제12항에 있어서,
    상기 액세서리 인터페이스 회로는,
    상기 테스트 모드 인터페이스 회로로부터의 상기 테스트 모드 인에이블 신호의 액티브 상태 및 상기 실행하고자 하는 테스트 모드를 표시하는 제3 비트 패턴에 반응하여, 상기 감지 터미널을 사용하여 상기 액세서리 인터페이스 회로의 상기 오실레이터의 출력의 표현(representation)을 제공하는,
    모바일 전자 기기.
  14. 제13항에 있어서,
    상기 테스트 모드 인터페이스 회로는,
    상기 테스트 모드 인에이블 신호의 액티브 상태 및 상기 실행하고자 하는 테스트 모드를 표시하는 제4 비트 패턴에 반응하여, 상기 리플 카운터로 시프트 레지스터를 구성하고,
    상기 테스트 모드 인터페이스 회로는 상기 센드/엔드 출력에 선택된 인터페이스 회로 신호의 대표(representative) 테스트 신호를 제공하고,
    상기 시프트 레지스터의 값(value)은 복수의 인터페이스 회로 신호의 상기 선택된 인터페이스 회로 신호를 나타내는,
    모바일 전자 기기.
  15. 제9항에 있어서,
    상기 액세서리 인터페이스 회로는 테스트 모드 개시 전용의 입력단을 포함하지 않는,
    모바일 전자 기기.
KR1020110073787A 2010-07-23 2011-07-25 노 핀 테스트 모드 KR101848695B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36728010P 2010-07-23 2010-07-23
US61/367,280 2010-07-23

Publications (2)

Publication Number Publication Date
KR20120010215A KR20120010215A (ko) 2012-02-02
KR101848695B1 true KR101848695B1 (ko) 2018-04-13

Family

ID=45493105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073787A KR101848695B1 (ko) 2010-07-23 2011-07-25 노 핀 테스트 모드

Country Status (3)

Country Link
US (1) US8829932B2 (ko)
KR (1) KR101848695B1 (ko)
CN (1) CN102346205B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829932B2 (en) 2010-07-23 2014-09-09 Fairchild Semiconductor Corporation No pin test mode
CN105142091B (zh) * 2010-11-22 2018-07-06 快捷半导体(苏州)有限公司 配件检测系统和方法
CN104425037B (zh) 2013-08-19 2019-07-12 恩智浦美国有限公司 可重配置电路及其解码器
EP2961196B1 (en) * 2014-06-26 2016-09-21 ams AG Host interface, accessory interface and method for managing a connection between a host interface and an accessory device
CN105988075B (zh) 2015-02-17 2019-12-20 恩智浦美国有限公司 用于扫描测试的增强状态监视器
US10141902B1 (en) * 2015-07-08 2018-11-27 Marvell World Trade Ltd. Apparatus for and method of generating output signal based on detected load resistance value
CN109490761B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种测试模式进入方法及系统
CN117250566B (zh) * 2023-09-18 2024-05-03 珠海智融科技股份有限公司 Type-C连接检测电路及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070079036A1 (en) * 2005-09-30 2007-04-05 Mukherjee Shubhendu S Low power arbiters in interconnection routers
JP2009523229A (ja) * 2006-01-09 2009-06-18 エヌエックスピー ビー ヴィ テスト可能な集積回路およびｉｃテスト法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280924A (ja) 1988-05-06 1989-11-13 Nec Corp テスト機能を有する計数回路
KR950011803B1 (ko) 1988-08-30 1995-10-10 금성일렉트론주식회사 테스트 모우드 기능 수행, 입력 회로
AU8935791A (en) * 1990-10-11 1992-05-20 Intellikey Corporation Electronic lock and key system
US5245577A (en) * 1990-11-06 1993-09-14 Micron Technology, Inc. Integrated circuit two-cycle test mode activation circuit
US6281699B1 (en) 2000-03-15 2001-08-28 Teradyne, Inc. Detector with common mode comparator for automatic test equipment
US6853698B1 (en) * 2004-04-20 2005-02-08 Xilinx, Inc. Ripple counter circuits and methods providing improved self-testing functionality
US7782017B2 (en) * 2006-02-28 2010-08-24 Linear Technology Corporation Apparatus and method for producing signal conveying circuit status information
US8537935B2 (en) 2007-03-20 2013-09-17 Advantest Corporation Clock data recovery circuit and method
US7388414B1 (en) * 2007-03-30 2008-06-17 National Semiconductor Corporation Wideband power-on reset circuit with glitch-free output
US8829932B2 (en) 2010-07-23 2014-09-09 Fairchild Semiconductor Corporation No pin test mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070079036A1 (en) * 2005-09-30 2007-04-05 Mukherjee Shubhendu S Low power arbiters in interconnection routers
JP2009523229A (ja) * 2006-01-09 2009-06-18 エヌエックスピー ビー ヴィ テスト可能な集積回路およびｉｃテスト法

Also Published As

Publication number Publication date
KR20120010215A (ko) 2012-02-02
US20120019273A1 (en) 2012-01-26
CN102346205A (zh) 2012-02-08
CN102346205B (zh) 2014-08-27
US8829932B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
KR101848695B1 (ko) 노 핀 테스트 모드
CN102892059B (zh) Gsm噪声检测电路及方法
KR101760354B1 (ko) 오디오 잭의 검출 및 구성
US8861743B2 (en) Headset microphone type detect
US10021477B2 (en) Backward compatible system and method for using 4P audio jack to provide power and signal to headset with active noise cancellation
CN101473238A (zh) 支持扫描测试的逻辑装置和方法
US9414176B2 (en) Accessory plug detection
KR101539712B1 (ko) 저전력 스캔 테스트가 가능한 반도체 장치 및 그를 테스트하는 방법
CN102892065B (zh) 媒体流插头检测切换装置及其方法
US20120126635A1 (en) Electronic device with interface protection function
CN105934931B (zh) 一种终端装置
CN105528317A (zh) 移动终端
CN115866467A (zh) 耳机盒体及无线耳机系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant