CN102346205B - 无管脚测试模式 - Google Patents
无管脚测试模式 Download PDFInfo
- Publication number
- CN102346205B CN102346205B CN201110208759.5A CN201110208759A CN102346205B CN 102346205 B CN102346205 B CN 102346205B CN 201110208759 A CN201110208759 A CN 201110208759A CN 102346205 B CN102346205 B CN 102346205B
- Authority
- CN
- China
- Prior art keywords
- test pattern
- interface circuit
- voltage
- signal
- ripple counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/303—Contactless testing of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及无管脚测试模式。本申请提供了用于在不使用专用于发起测试的接口电路的输入的情况下在接口电路中发起测试的装置和方法。在示例中,测试模式接口电路可以包括:电压比较器,被配置为将第一电压与第二电压进行比较;波纹计数器,被配置为在电压比较器指示第一电压大于第二电压时对来自处理器的脉冲进行计数;以及其中,所述测试模式接口电路被配置为向包括所述测试模式接口电路的接口电路提供测试模式启用信号和对所期望的测试模式的指示。
Description
要求优先权
在35U.S.C Section119(e)下,本专利申请要求于2010年7月23日提交的、Turner的序列号61/367280的美国临时专利申请的优先权,其全部内容通过引用合并于此。
背景技术
移动计算设备以及其他电子设备在非常紧凑的设备内提供了使得对音频和数据信息的通信、消息收发和交换在用户来看透明的多个特征。在制造这些设备期间,进行了测试,以降低交付具有有缺陷的集成电路的设备的可能性。同时,向集成电路提供管脚专用电路测试可能消除利用芯片或包括芯片的设备提供附加特征的机会。
附图说明
附图不一定按比例绘制,在附图中的不同视图中,相似的数字可以描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。作为示例而非限制,附图总体上示意了本文献中讨论的各个实施例。
图1总体上示意了采用示例测试模式接口电路的系统。
图2总体上示意了电子设备的示例附件接口电路的框图。
图3总体上示意了附件接口电路的示例测试模式接口电路。
具体实施方式
本发明的主题包括:接口电路,被配置为检测与电子设备相连接的附件并自动处理电子设备的处理器与附件之间的信息。更具体地,本发明的主题包括用于包括测试模式接口电路在内的接口电路的方法和装置,允许在不向专用于测试模式操作的接口电路添加输入或输出的情况下测试接口电路,从而降低制造成本并节省针对包括接口电路的电子设备的附加特征的输入和输出不动产(real estate)。
电路制造商通常在制造和封装电路期间多次测试电路。该测试可以确保不在有缺陷的电路上浪费进一步的处理。进一步的测试还可以确保针对制造商的客户获得功能合适的电路。测试模式可以允许设计者和制造处理团队观察到对外部世界来说不可见的电路的模拟和数字行为。此外,测试模式可以避开电路预期操作所需的、但与所期望的测试结果不相关的延迟,使得可以以更及时的方式获得所期望的测试结果。
可以将多个测试模式设计进接口电路,每个测试模式可以集中于要测试的接口电路的不同方面。电路测试器可以连接至电路的端子,以在测试期间控制电路并记录每个测试的结果。本发明的主题提供了包括针对电路的预期接口操作的端子在内的接口电路的示例。接口电路还可以包括可发起的一个或多个测试模式以及所记录的结果,而无需附加的电路端子,例如专用于测试模式的端子。本发明的主题是有利的,这是由于电路不需要针对专用测试输入和输出的附加物理不动产,从使用电路的电子设备制造的观点来看,该附加物理不动产可能增加制造成本并且是电路的不期望元素。
在示例中,当将与接口电路耦合的第一电源电压提高至高于与接口电路耦合的第二电源电压时,可以进入接口电路的测试模式。可以以第一频率使开关输入形成脉冲,该开关输入被配置为检测与电子设备的端口相连的附件。可以以高于第一频率两倍的频率使接口电路的启用信号形成脉冲,使得可以感测开关输入的每次升高和降低。波纹计数器(例如,基于波纹计数器的电路)可以在开关输出转移时递增计数。在使波纹计数器的比特循环至所期望的状态或比特模式时,可以将第一电源的电压降低至第二电源电压的电平处或低于该电平,以发起由波纹计数器比特中的一个或多个的状态指示的测试模式。
在示例中,在第一电源电压降至第二电源电压之后的预定数目振荡器周期中,捕获波纹计数器的3个最高有效比特的状态。如果波纹计数器的3个高比特的最低有效比特(LSB)处于逻辑低状态,则可以发起测试模式。其余2个比特可以指示要执行的期望测试模式。如果波纹计数器的3个高比特的LSB为高(缺省状态),则不进入测试模式,并重置波纹计数器。在示例中,直到发起测试模式,电路的附件检测输入(J_DET)和电路的启用输入(EN)才可以影响一个或多个状态机的操作,就好像未尝试测试模式一样。
图1总体上示意了采用根据本发明主题的一个示例的接口电路的系统100。该系统包括电子设备102和音频附件101。在示例中,电子设备102的接口电路可以提供对音频附件101的接口。电子设备102可以包括移动电子设备,例如但不限于蜂窝电话、个人数字助理、个人媒体播放器、以上各项的组合、或者具有音频端口的其他电子设备。音频附件101可以是包括与电子设备102的音频端口物理接口连接的连接器103(如音频插口)的耳机或耳塞的集合。在各个示例中,附件101可以是包括麦克风的耳机或耳塞的集合。在一些示例中,麦克风可以包括开关,例如,用于发起和结束蜂窝电话呼叫的发送/结束开关。在一些示例中,耳机或耳塞的集合可以包括仅一个耳机或耳塞。需要理解,这里的主题不限于针对音频附件的接口电路,而是也可以植入其他类型的附件。
图2总体上示意了用于将音频附件201与电子设备处理器204进行接口连接的示例附件接口电路200的框图。附件接口电路200可以包括第一电源输入VIO和第二电源输入VDD、用于将附件接口电路200连接在电子设备的端口205与电子设备的处理器204之间的各个输入和输出。在各个示例中,端口205被配置为与附件201的连接器(如音频插口连接器206)相连接。音频插口连接器206可以包括针对一个或多个耳机(如左耳机207、右耳机208)的端子。音频插口连接器206可以包括接地端子GND。音频插口连接器206可以包括与附件201的麦克风209相连的端子。音频插口连接器206可以包括与附件201的开关210相连的端子。在示例中,附件201的麦克风209和开关210共享连接器206的端子。
在示例中,附件接口电路200可以包括:比较器222,被配置为在头戴式耳机麦克风端(J_MIC)处接收麦克风信号;施密特触发器223,被配置为在音频插口检测管脚(J_DET)处接收音频插口检测信号;以及电流源224(如0.5μA电流源等)。在示例中,端口205可以包括开关器件211,在特定示例中,开关器件211作为通常开启的开关而操作。
在示例中,电流源224可以被配置为在端口205为空时在施密特触发器223处提供电压,当音频插口206与端口205相连时,端口205可以被拉至地。在示例中,施密特触发器223可以被配置为向逻辑214和处理器204提供检测信号。检测信号可以包括端口205处于未连接状态时的逻辑高信号以及端口205与附件201的音频插口连接器206连接时的逻辑低信号。
在另一示例中,开关器件211的通常开启配置以及附件接口电路200的电流源224(如0.5μA电流源等)可以被具有通常闭合(NC)配置的开关器件以及电流宿(如0.5μA电流宿等)替换。在其他示例中,可以使用一个或多个其他示例组件或系统。在其他示例中,附件接口电路200可以使用一个或多个其他组件来检测音频插口206并向处理器204提供对检测到的音频插口的指示。
在特定示例中,附件接口电路200可以包括连接至端口205中与每个附件连接器端子相对应的端的输入。在特定示例中,端口205可以包括:JDET开关207,用于检测与端口205相连或与端口205配对的音频插口连接器206的存在。在一些示例中,JDET开关通常打开,并在音频插口连接器206连接至端口205时闭合。在一些示例中,JDET开关207可以通常闭合,并可以在附件连接器连接至端口205时打开。附件接口电路200可以包括与电子设备的处理器204进行接口连接的多个输出。在各个示例中,附件接口电路200可以包括指示是否有附件201连接至端口205的输出(DET)。
在特定示例中,附件接口电路200可以包括指示音频插口连接器206是否包括第四端的输出(J_POLE)。一些附件可以包括仅具有3个信号端子或极的音频插口连接器。附件接口电路200可以被配置为接受3个和4个极音频插口连接器。在这些示例中,附件接口电路200可以识别所连接的音频插口连接器是3极还是4极连接器,并可以使用J_POLE输出来向处理器204提供对音频插口极配置的指示。
在示例中,附件接口电路200可以包括用于在附件与电子设备的音频处理器221之间传导音频信息的输出(MIC)。在示例中,附件接口电路200可以包括指示所连接的附件的开关210的状态的输出(S/E)。例如,被配置为与蜂窝电话一起使用的音频附件可以包括用于收听来自蜂窝电话的音频信号的耳机、用于接收声音的麦克风、以及用于允许与输入呼叫的方便按钮连接和终止进行中的呼叫的开关。
在一些示例中,附件接口电路200可以包括:内部开关(S),用于减小与附件201的一端(如麦克风端)相关联的漏电流。在这种示例中,接口电路可以保持麦克风偏置电压(MIC偏置)与端口205隔离,直到附件接口电路200识别出有附件201连接至端口205为止。在一些示例中,可以将麦克风偏置电压与端口205隔离,直到附件接口电路200识别出有合适的附件连接器(如4极音频插口连接器206)连接至端口205为止。
在各个实施例中,附件接口电路200可以包括:输入J_MIC,连接至端口205中与连接至麦克风210的连接器206的端相对应的一端。在各个示例中,端口205可以包括开关211,用于检测与端口205相连或与端口205配对的附件连接器206的存在。在示例中,该开关211可以连接至附件接口电路200的检测输入J_DET。在一些示例中,开关211通常开启,并可以在附件连接器206连接至端口205时闭合。在特定示例中,附件接口电路200可以包括与电子设备的处理器204进行接口连接的多个输出DET、JPOLE、S/E、MIC。在各个示例中,附件接口电路200包括指示是否有附件201连接至端口205的输出DET。在示例中,附件接口电路200可以包括指示附件连接器206是否包括第三端或第三和第四端的输出JPOLE。在示例中,附件接口电路200可以包括指示已连接的附件201的开关210的状态的输出S/E。在示例中,附件接口电路200可以包括用于在附件201与电子设备的音频处理器212之间传导音频信息的输出MIC。在一些示例中,附件接口电路200包括用于减小与附件201的一端(例如连接器206的麦克风端MIC)相关联的漏电流的内部开关213。在特定示例中,附件接口电路200可以包括用于在电子设备处理器204与附件201之间接收、处理和产生信息的逻辑214。在特定示例中,设备处理器204可以包括基带处理器220。在特定示例中,设备处理器204可以包括音频编码器/解码器(CODEC)。在特定示例中,设备处理器可以包括基带处理器和音频CODEC。在特定示例中,音频CODEC可以提供偏置输出BIAS以向附件麦克风210施加偏压。在示例中,附件接口电路200可以包括用于将J_MIC输入的信号电平与参考电压进行比较的比较器222。当用户按下附件设备的开关210时,比较器222可以使用S/E输出来向设备处理器204提供对开关动作的指示。在特定示例中,附件接口电路200可以从设备处理器204接收启用输入EN。在示例中,EN输入可以启用附件接口电路200。在示例中,EN输入可以用于对附件接口电路200进行编程或测试。
在各个示例中,附件接口电路200可以减少将附件201与电子设备处理器204进行接口连接所需的输入和输出的的数目,从而释放宝贵的输入和输出以用于电子设备的其他资源。在特定示例中,附件接口电路200可以卸载可能消耗电子设备处理器204的处理带宽的处理。因此,附件接口电路200可以释放处理带宽以用于其他处理任务。在各个示例中,附件接口电路200可以使用分立的组件而实现。在一些示例中,附件接口电路200可以以软件实现。在一些示例中,附件接口电路200可以使用分立的组件和软件的组合而实现。在一些示例中,附件接口电路200可以使用单个集成电路芯片而实现。在各个示例中,附件接口电路200可以包括重置电路215,重置电路215用于监控与端口205相连的附件201的存在,并在端口205未与附件201相连时降低附件接口电路200的功率消耗。
图3总体上示意了根据本发明主题的一个示例的接口电路的测试模式接口电路300。在示例中,测试模式接口电路300可以包括响应于接口电路的第一输入EN和第二输入J_DET的波纹计数器301。在示例中,测试模式接口电路300可以包括响应于第一电源电压VIO和第二电源电压VDD的电压比较器306(如1伏电压比较器)。在示例中,电压比较器306的输出可以提供对第一和第二电源电压VIO、VDD的相对电平的指示。在示例中,测试模式接口电路300可以响应于接口电路的重置输入RSTB_i。在示例中,重置输入RSTB_i可以是接口电路的内部信号,并不占用接口电路的物理外部端子。在示例中,测试模式接口电路300可以包括向接口电路的逻辑的输出307、308。输出307、308可以包括用于指示要发起的特定测试模式的一个或多个比特TM_0、TM_1以及用于发起特定测试模式的启用比特TM_ENABLE。由于测试模式接口电路300不依赖于接口电路的专用测试输入,因此测试模式接口电路300还可以包括用于降低在终端用户设备内装配接口电路之后初始化测试模式的可能性的逻辑。附加逻辑可以限制将测试模式初始化为第一电压VIO、第二电压VDD、第一输入EN和第二输入J_DET的信号转移的特定序列。在所示的示例中,第一电压VIO输入电平必须高于第二电压VDD输入电平,有效低重置RSTB_i在第一门311处必须处于高逻辑电平,以启用与波纹计数器301相连的双稳态触发器(flip-flop)309。在启用了与波纹计数器301的输入相连的双稳态触发器309的情况下,第一输入EN和第二输入J_DET的转移可以利用所期望的比特模式来加载波纹计数器301。在特定示例中,与第二输入J_DET相比,可以以更高的频率使第一输入EN形成脉冲,以向波纹计数器301提供时钟信号313。在示例中,可以以大约或高于第二输入J_DET的频率两倍的频率使第一输入EN形成脉冲,以捕获第二输入J_DET的每次升高和降低,从而向波纹计数器301提供时钟信号。在示例中,可以使用缓冲器312来对J_DET输入的转移进行成形,以确保检测到J_DET的每次转移。在特定示例中,波纹计数器301的时钟信号313的转移可以将波纹计数器比特传递至波纹计数器301中的每个接续的双稳态触发器。在示例中,波纹计数器301的最下游位置处的3个比特可以确定是否将发起测试模式以及可以发起何种特定测试模式。在示例中,第一输入电压VIO的电平从高于第二输入电压VDD至低于第二输入电压VDD的转移可以发起测试模式执行。在示例中,波纹计数器301的最后2个下游比特位置可以确定执行何种特定测试模式。需要理解,在不脱离本发明主题的范围的前提下,更多或更少测试模式可用于选择。例如但未示意,可以使用波纹计数器301中的更多或更少双稳态触发器来使更多或更少测试模式可用。
在所示的示例中,初始化双稳态触发器302可以确定在第一电压VIO电平从高于第二输入电压VDD电平的电平转移至低于第二输入电压VDD电平的电平时是否可以初始化测试模式。如果在电压转移时初始化双稳态触发器302的Q输出的逻辑电平为低,则门303的输出可以假定为高逻辑状态,从而利用测试模式接口电路的TM_ENABLE输出实现测试模式。如果在电压转移时初始化双稳态触发器302的Q输出的逻辑电平为高,则门304的输出可以假定为低逻辑状态,从而利用门305禁用并清除或重置波纹计数器的各个比特。此外,测试模式接口电路300的测试模式启用输出TM_ENABLE可以保持在低逻辑电平,从而不向接口电路的逻辑提供对所期望的测试模式初始化的指示。还可以在有效低重置RSTB_i假定为低逻辑电平时禁用波纹计数器301。在示例中,当重置波纹计数器时,可以清除波纹计数器的一个或多个比特。初始化测试模式的上述序列用于防止测试模式在不期望时进行初始化。在示例中,可以使用输出锁存双稳态触发器310来锁存测试模式启用输出TM_ENABLE。
在示例中,可以将重置信号RSTB_i与电压比较器306的输出进行与运算311,以重置波纹计数器301的时钟双稳态触发器312。在示例中,可以将重置信号RSTB_i连接至波纹计数器301的初始化双稳态触发器302,以重置初始化双稳态触发器302的输出以及测试模式启用输出TM_ENABLE。在示例中,重置输入RSTB_i可以重置输出锁存双稳态触发器310。在示例中,重置输入RSTB_i可以利用门305重置波纹计数器的一个或多个比特。
在示例中,接口电路200可以包括使用测试模式接口电路300发起的一个或多个测试模式。在示例中,可以发起测试模式以观察J_MIC信号比较器,并允许避开对J_DET信号的防反跳。用于发起该测试模式的方法可以包括:将VIO建立为大于或等于VDD加大约1.5伏;利用EN的8个脉冲使J_DET形成脉冲4次;将VIO建立为等于VDD;以及在大约50μs内在J_DET上建立低逻辑电平。该测试可以将DET输出用作针对接口电路的DET越权输入,并且,可以在接口电路的S/E输出上观察J_MIC比较器的表示。
在示例中,可以发起测试模式以避开振荡器。用于发起该测试模式的方法包括:将第一电源电压VIO提高至大于或等于第二电源电压VDD加1.5伏;利用EN的24个脉冲使J_DET形成脉冲12次;将VIO降低至等于VDD;以及在大约50μs内在J_DET上建立低逻辑电平。该测试可以将DET输出用作针对接口电路的振荡器越权输入。
在示例中,可以发起测试模式以观察振荡器。用于发起该测试模式的方法可以包括:将VIO建立为大于或等于VDD加1.5伏;利用EN的40个脉冲使J_DET形成脉冲20次;将VIO建立为等于VDD;以及在大约50μs内在J_DET上建立低逻辑电平。该测试可以将DET输出用于观察振荡器信号的表示。
在示例中,可以发起测试模式以观察或扫描组件(如接口电路的双稳态触发器)的各个电路值。用于发起该测试模式的方法包括:将VIO建立为大于或等于VDD加1.5伏;利用EN的56个脉冲使J_DET形成脉冲28次;将VIO建立为等于VDD;以及在大约50μs内在J_DET上建立低逻辑电平。可以将J_DET用作将内部组件从其功能状态移至测试配置状态的移位启用输入。在示例中,测试配置状态将双稳态触发器配置为移位寄存器。可以将EN用作移位寄存器的输入,并可以使用S/E来观察移位寄存器的输出。该测试可以将DET用作测试器控制时钟的输入,以利用测试模式移位寄存器来对比特进行移位,并将在S/E上观察到的输出与所期望的输出进行比较,从而确定使用测试模式的移位寄存器配置而测试的设备的功能。
在示例中,方法保持VIO>VDD,采用JDET两倍的速度切换EN,直到波纹计数器处于正确的状态;将VIO降低至VDD;等待大约60μs;现在,电路处于4个测试模式之一。
附加注释
在示例1中,提供了一种测试模式接口电路,包括:电压比较器,被配置为将第一电压与第二电压进行比较;波纹计数器,被配置为在电压比较器指示第一电压大于第二电压时对来自处理器的脉冲进行计数;以及其中,所述测试模式接口电路被配置为向包括所述测试模式接口电路的接口电路提供测试模式启用信号和对所期望的测试模式的指示。
在示例2中,示例1的测试模式接口电路可选地包括逻辑,该逻辑被配置为在电压比较器指示第一电压大于第二电压时启用波纹计数器,并在电压比较器指示第一电压小于第二电压并且波纹计数器的预定比特处于预定状态时提供有效测试模式启用信号。
在示例3中,示例1-2中的任意一项或多项的电压比较器可选地被配置为以高逻辑电平指示第一电压大于第二电压,示例1-2中的任意一项或多项的波纹计数器的预定比特可选地被配置为以低逻辑电平指示预定状态。
在示例4中,示例1-3中的任意一项或多项的测试模式接口电路可选地包括被配置为接收时钟信号和数据信号的第一双稳态触发器,其中,第一双稳态触发器的输出连接至波纹计数器的时钟输入。
在示例5中,示例1-4中的任意一项或多项的测试模式接口电路可选地包括与波纹计数器相连的重置输入,所述重置输入被配置为接收重置信号,在重置信号处于第一状态时对波纹计数器进行清零,以及在重置信号处于第二状态时启用波纹计数器。
在示例6中,示例1-5中的任意一项或多项的测试模式接口电路可选地包括被配置为锁存测试模式启用信号的双稳态触发器。
在示例7中,提供了一种方法,包括:使用电压比较器将第一电压与第二电压进行比较;在电压比较器指示第一电压大于第二电压时,使用测试模式接口电路的波纹计数器对来自处理器的脉冲进行计数;以及在电压比较器指示第一电压小于或等于第二电压时,向包括所述测试模式接口电路的接口电路提供测试模式启用信号和对所期望的测试模式的指示。
在示例8中,示例1-7中的任意一项或多项的方法可选地包括:提高第一电压;在第一电压超过第二电压时启用波纹计数器;对波纹计数器进行循环以提供指示所期望的测试的比特模式;降低第一电压以提供测试模式启用信号;以及向接口电路提供测试模式启用信号。
在示例9中,示例1-8中的任意一项或多项的方法可选地包括:在测试模式接口电路处接收有效重置信号;响应于有效重置信号,重置测试模式启用信号;以及响应于有效重置信号,对波纹计数器进行清零。
在示例10中,示例1-9中的任意一项或多项的对波纹计数器进行循环可选地包括:在双稳态触发器的与波纹计数器的输入相连的数据输入处接收第一脉冲串;以及在所述双稳态触发器的时钟输入处接收第二脉冲串。
在示例11中,示例1-10中的任意一项或多项的对波纹计数器进行循环可选地包括:第一脉冲串的频率大于第二脉冲串的频率。
在示例12中,示例1-11中的任意一项或多项的提供测试模式启用信号可选地包括:锁存测试模式启用信号。
在示例13中,提供了一种移动电子系统,包括:处理器;附件端口;以及与所述处理器和所述附件端口相连的附件接口电路。所述附件接口电路包括测试模式接口电路、与所述处理器的一端相连的检测端以及与所述处理器的输出相连的启用输入,所述测试模式接口电路包括:电压比较器,被配置为将第一电压与第二电压进行比较;波纹计数器,被配置为在电压比较器指示第一电压大于第二电压时对来自处理器的脉冲进行计数;以及其中,所述测试模式接口电路被配置为在电压比较器指示第一电压小于第二电压时向所述附件接口电路提供测试模式启用信号和对所期望的测试模式的指示。
在示例14中,示例1-13中的任意一项或多项的测试模式接口电路可选地包括第一双稳态触发器,所述第一双稳态触发器具有数据输入、时钟输入以及与波纹计数器的时钟输入相连的输出,所述第一双稳态触发器被配置为在数据输入处接收启用信号,在时钟输入处接收检测信号并使用输出来对波纹计数器进行循环。
在示例15中,示例1-14中的任意一项或多项的接口电路响应于来自测试模式接口电路的测试启用信号以及指示所期望的测试模式的第一比特模式,可选地被配置为从所述处理器接收检测越权信号,并向接口电路的发送/结束输出提供麦克风比较器的输出,其中,所述麦克风比较器连接至附件端口的麦克风输入。
在示例16中,示例1-15中的任意一项或多项的接口电路响应于来自测试模式接口电路的有效测试启用信号以及指示所期望的测试模式的第二比特模式,可选地被配置为在检测端处从所述处理器接收振荡器旁路信号,其中,所述振荡器旁路信号被配置为控制附件接口电路的振荡器。
在示例17中,示例1-16中的任意一项或多项的接口电路响应于来自测试模式接口电路的有效测试启用信号以及指示所期望的测试模式的第三比特模式,被配置为使用检测端向所述处理器提供接口电路的振荡器的输出的表示。
在示例18中,示例1-17中的任意一项或多项的接口电路响应于有效测试启用信号以及指示所期望的测试模式的第四比特模式,被配置为将波纹计数器配置在移位寄存器中,所述接口电路被配置为在发送/结束输出处提供表示所选接口电路信号的测试信号,其中,移位寄存器的值指示多个接口电路信号中的所选接口电路信号。
在示例19中,示例1-18中的任意一项或多项的检测端可选地被配置为接收移位寄存器时钟信号,示例1-18中的任意一项或多项的启用输入可选地被配置为接收移位寄存器数据输入。
在示例20中,示例1-19中的任意一项或多项的附件接口电路可选地不包括专用于发起测试模式的输入。
示例21可以包括,或者可以与示例1-20中的任意一项或多项的任意部分或其组合相结合以包括:可包括用于执行示例1-20的任意一项或多项功能的装置的主题;或者包括指令的机器可读介质,所述指令在被机器执行时使机器执行示例1-20的任意一项或多项功能。
以上具体实施方式包括对附图的引用,该附图形成具体实施方式的一部分。通过示意的方式,附图示出了能够实现本发明的特定实施例。这些实施例在本文中也被称作“示例”。除了所示出并描述的那些元素以外,这些示例还可以包括其他元素。然而,本发明的发明人也预见到了仅提供所示出并描述的那些元素的示例。此外,本发明的发明人或者关于特定示例(或其一个或多个方面)或者关于此处所示或所述的其他示例(或其一个或多个方面),还预见了使用所示或所述元素的任意组合或排列的示例。
将本文档中提到的所有出版物、专利和专利文献的全部内容在此引入作为参考,如同这些出版物、专利和专利文献单独被并入作为参考。在本文档与所引用的那些文档之间出现不一致用法的情况下,所引用的文献中的用法应当被看作是对本文档的补充;对于无法调和的不一致,以本文档中的用法为准。
在本文档中,使用专利文献中常见的“一”或“一个”,包括一个或多于一个的含义,独立于“至少一个”或“一个或更多个”的任何其他实例或用法。在本文档中,术语“或”是指非排他的或,从而“A或B”包括“只有A没有B”、“只有B没有A”和“A和B”,除非另有说明。在所附权利要求中,术语“包括”和“其中”用作术语“包括”和“其中”的浅近英文的同义词。此外,在随后的权利要求中,术语“包括”是开放的,即,在权利要求中,除了位于该术语之后的系统、设备、制品或方法之外的系统、设备、制品或方法仍将被看作落入该权利要求的范围。此外,在随后的权利要求中,术语“第一”、“第二”、“第三”等仅用作标记,并非意在对其对象施加数量要求。
这里所描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可以包括以可操作用于将电子设备配置为执行上述示例中所述的方法的指令进行编码的计算机可读介质或机器可读介质。这些方法的实现可以包括代码,例如微码、汇编语言代码、高级语言代码等等。这些代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。此外,在示例中,例如在执行期间或其他时间,代码可以有形地存储在一个或多个易失性、非暂时或非易失性有形计算机可读介质上。这些有形的计算机可读介质的示例可以包括硬盘、可移动磁盘、可移动光盘(例如致密盘和数字视频盘)、磁带、存储器或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等等,但不局限于此。
上述说明是示意性的而非限制性的。例如,上述示例(或其一个或更多个方面)可以彼此结合使用。在阅读了上文描述后,本领域的普通技术人员可以使用其他实施例。提供摘要以满足37C.F.R.§1.72(b),以允许读者快速确定技术内容的性质。可以理解,其不应用于解释或限制权利要求的范围或含义。此外,在上文的具体描述中,多个特征可以组合在一起以使公开的内容作用更大。这不应被解释为未要求保护的已公开的特征对于任何权利要求来说是必要的。相反,本发明的主题可以存在于少于所公开的具体实施例的全部特征。因此,将如下权利要求并入具体描述中,每一个权利要求自身作为单独的实施例,这样的实施例可以彼此组合为各种组合或替换。应当参考所附权利要求以及该权利要求的所有等同物,来确定本发明的范围。
Claims (20)
1.一种测试模式接口电路,包括:
电压比较器,被配置为将第一电压与第二电压进行比较;
波纹计数器,被配置为在电压比较器指示第一电压大于第二电压时对来自处理器的脉冲进行计数;以及
其中,所述测试模式接口电路被配置为使用包括所述测试模式接口电路的附件接口电路与处理器和附件端口相连,向所述附件接口电路提供测试模式启用信号和对所期望的测试模式的指示。
2.根据权利要求1所述的测试模式接口电路,包括逻辑,该逻辑被配置为在电压比较器指示第一电压大于第二电压时启用波纹计数器,并在电压比较器指示第一电压小于第二电压并且波纹计数器的预定比特处于预定状态时提供有效测试模式启用信号。
3.根据权利要求2所述的测试模式接口电路,其中,电压比较器被配置为以高逻辑电平指示第一电压大于第二电压,波纹计数器的预定比特被配置为以低逻辑电平指示预定状态。
4.根据权利要求1所述的测试模式接口电路,包括被配置为接收时钟信号和数据信号的第一双稳态触发器,其中,第一双稳态触发器的输出连接至波纹计数器的时钟输入。
5.根据权利要求1所述的测试模式接口电路,包括与波纹计数器相连的重置输入,所述重置输入被配置为接收重置信号,在重置信号处于第一状态时对波纹计数器进行清零,以及在重置信号处于第二状态时启用波纹计数器。
6.根据权利要求1所述的测试模式接口电路,包括被配置为锁存测试模式启用信号的双稳态触发器。
7.一种用于发起测试模式的方法,所述方法包括:
测试模式接口电路的电压比较器,被配置为使用电压比较器将第一电压与第二电压进行比较;
在电压比较器指示第一电压大于第二电压时,使用测试模式接口电路的波纹计数器对来自处理器的脉冲进行计数;以及
在电压比较器指示第一电压小于或等于第二电压时,向包括所述测试模式接口电路的附件接口电路提供测试模式启用信号和对所期望的测试模式的指示,其中,所述附件接口电路被配置为与处理器和附件端口相连。
8.根据权利要求7所述的方法,包括:
提高第一电压;
在第一电压超过第二电压时启用波纹计数器;
对波纹计数器进行循环以提供指示所期望的测试的比特模式;
降低第一电压以提供测试模式启用信号;以及
向接口电路提供测试模式启用信号。
9.根据权利要求8所述的方法,包括:
在测试模式接口电路处接收有效重置信号;
响应于有效重置信号,重置测试模式启用信号;以及
响应于有效重置信号,对波纹计数器进行清零。
10.根据权利要求8所述的方法,其中,对波纹计数器进行循环包括:
在双稳态触发器的与波纹计数器的输入相连的数据输入处接收第一脉冲串;以及
在所述双稳态触发器的时钟输入处接收第二脉冲串。
11.根据权利要求10所述的方法,其中,第一脉冲串的频率大于第二脉冲串的频率。
12.根据权利要求8所述的方法,其中,提供测试模式启用信号包括:锁存测试模式启用信号。
13.一种移动电子设备,包括:
处理器;
附件端口;以及
与所述处理器和所述附件端口相连的附件接口电路,所述附件接口电路包括:
测试模式接口电路,所述测试模式接口电路包括:
电压比较器,被配置为将第一电压与第二电压进行比较;
波纹计数器,被配置为在电压比较器指示第一电压大于第二电压时对来自处理器的脉冲进行计数;以及
其中,所述测试模式接口电路被配置为向所述附件接口电路提供测试模式启用信号和对所期望的测试模式的指示;
与所述处理器的一端相连的检测端;以及
与所述处理器的输出相连的启用输入。
14.根据权利要求13所述的移动电子设备,其中,测试模式接口电路包括第一双稳态触发器,所述第一双稳态触发器具有数据输入、时钟输入以及与波纹计数器的时钟输入相连的输出,所述第一双稳态触发器被配置为在数据输入处接收启用信号,在时钟输入处接收检测信号并使用输出来对波纹计数器进行循环。
15.根据权利要求13所述的移动电子设备,其中,接口电路响应于来自测试模式接口电路的测试启用信号以及指示所期望的测试模式的第一比特模式,被配置为从所述处理器接收检测越权信号,并向接口电路的发送/结束输出提供麦克风比较器的输出,其中,所述麦克风比较器连接至附件端口的麦克风输入。
16.根据权利要求15所述的移动电子设备,其中,接口电路响应于来自测试模式接口电路的有效测试启用信号以及指示所期望的测试模式的第二比特模式,被配置为在检测端处从所述处理器接收振荡器旁路信号,其中,所述振荡器旁路信号被配置为控制附件接口电路的振荡器。
17.根据权利要求16所述的移动电子设备,其中,接口电路响应于来自测试模式接口电路的有效测试启用信号以及指示所期望的测试模式的第三比特模式,被配置为使用检测端向所述处理器提供接口电路的振荡器的输出的表示。
18.根据权利要求17所述的移动电子设备,其中,测试接口电路响应于有效测试启用信号以及指示所期望的测试模式的第四比特模式,被配置为将波纹计数器配置在移位寄存器中,接口电路被配置为在发送/结束输出处提供表示所选接口电路信号的测试信号,其中,移位寄存器的值指示多个接口电路信号中的所选接口电路信号。
19.根据权利要求18所述的移动电子设备,其中,检测端被配置为接收移位寄存器时钟信号,启用输入被配置为接收移位寄存器数据输入。
20.根据权利要求13所述的移动电子设备,其中,附件接口电路不包括专用于发起测试模式的输入。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36728010P | 2010-07-23 | 2010-07-23 | |
US61/367,280 | 2010-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102346205A CN102346205A (zh) | 2012-02-08 |
CN102346205B true CN102346205B (zh) | 2014-08-27 |
Family
ID=45493105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110208759.5A Active CN102346205B (zh) | 2010-07-23 | 2011-07-25 | 无管脚测试模式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8829932B2 (zh) |
KR (1) | KR101848695B1 (zh) |
CN (1) | CN102346205B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829932B2 (en) | 2010-07-23 | 2014-09-09 | Fairchild Semiconductor Corporation | No pin test mode |
CN202364377U (zh) * | 2010-11-22 | 2012-08-01 | 快捷半导体(苏州)有限公司 | 配件检测系统 |
CN104425037B (zh) | 2013-08-19 | 2019-07-12 | 恩智浦美国有限公司 | 可重配置电路及其解码器 |
EP2961196B1 (en) * | 2014-06-26 | 2016-09-21 | ams AG | Host interface, accessory interface and method for managing a connection between a host interface and an accessory device |
CN105988075B (zh) | 2015-02-17 | 2019-12-20 | 恩智浦美国有限公司 | 用于扫描测试的增强状态监视器 |
US10141902B1 (en) * | 2015-07-08 | 2018-11-27 | Marvell World Trade Ltd. | Apparatus for and method of generating output signal based on detected load resistance value |
CN109490761B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种测试模式进入方法及系统 |
CN117250566B (zh) * | 2023-09-18 | 2024-05-03 | 珠海智融科技股份有限公司 | Type-C连接检测电路及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3928559A1 (de) * | 1988-08-30 | 1990-04-05 | Gold Star Electronics | Eingangsschaltung zur durchfuehrung von pruefbetriebsarten |
US6281699B1 (en) * | 2000-03-15 | 2001-08-28 | Teradyne, Inc. | Detector with common mode comparator for automatic test equipment |
US6853698B1 (en) * | 2004-04-20 | 2005-02-08 | Xilinx, Inc. | Ripple counter circuits and methods providing improved self-testing functionality |
US7388414B1 (en) * | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
CN101657966A (zh) * | 2007-03-20 | 2010-02-24 | 株式会社爱德万测试 | 时钟数据恢复电路、方法及测试装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01280924A (ja) | 1988-05-06 | 1989-11-13 | Nec Corp | テスト機能を有する計数回路 |
WO1992007342A1 (en) * | 1990-10-11 | 1992-04-30 | Intellikey Corporation | Electronic lock and key system |
US5245577A (en) * | 1990-11-06 | 1993-09-14 | Micron Technology, Inc. | Integrated circuit two-cycle test mode activation circuit |
US7472299B2 (en) * | 2005-09-30 | 2008-12-30 | Intel Corporation | Low power arbiters in interconnection routers |
CN101365956A (zh) * | 2006-01-09 | 2009-02-11 | Nxp股份有限公司 | 可测试的集成电路及集成电路的测试方法 |
US7782017B2 (en) * | 2006-02-28 | 2010-08-24 | Linear Technology Corporation | Apparatus and method for producing signal conveying circuit status information |
US8829932B2 (en) | 2010-07-23 | 2014-09-09 | Fairchild Semiconductor Corporation | No pin test mode |
-
2011
- 2011-07-22 US US13/188,802 patent/US8829932B2/en active Active
- 2011-07-25 KR KR1020110073787A patent/KR101848695B1/ko active IP Right Grant
- 2011-07-25 CN CN201110208759.5A patent/CN102346205B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3928559A1 (de) * | 1988-08-30 | 1990-04-05 | Gold Star Electronics | Eingangsschaltung zur durchfuehrung von pruefbetriebsarten |
US6281699B1 (en) * | 2000-03-15 | 2001-08-28 | Teradyne, Inc. | Detector with common mode comparator for automatic test equipment |
US6853698B1 (en) * | 2004-04-20 | 2005-02-08 | Xilinx, Inc. | Ripple counter circuits and methods providing improved self-testing functionality |
CN101657966A (zh) * | 2007-03-20 | 2010-02-24 | 株式会社爱德万测试 | 时钟数据恢复电路、方法及测试装置 |
US7388414B1 (en) * | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
Non-Patent Citations (1)
Title |
---|
JP平1-1280924A 1989.11.13 |
Also Published As
Publication number | Publication date |
---|---|
KR101848695B1 (ko) | 2018-04-13 |
CN102346205A (zh) | 2012-02-08 |
KR20120010215A (ko) | 2012-02-02 |
US8829932B2 (en) | 2014-09-09 |
US20120019273A1 (en) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102346205B (zh) | 无管脚测试模式 | |
CN102378087B (zh) | 提供接口电路的低功率模式的方法和装置 | |
US9836420B2 (en) | Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity | |
CN102682830B (zh) | 移动终端以及移动终端中存储卡的写保护方法 | |
US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
CN108415865A (zh) | 接口电路以及电子装置 | |
CN112867120B (zh) | 低功耗控制系统、方法、计算机设备和可读存储介质 | |
CN109560533A (zh) | 用于保护元件的电子电路以及包括该电子电路的电子设备 | |
EP2115606B1 (en) | Integrated circuit and electronic device | |
US8207877B2 (en) | Serial interface, apparatus including the same, and method of using the same | |
CN104205650B (zh) | 基于反相器和开关电容器的静噪检测器装置和方法 | |
CN110221677B (zh) | 一种处理器及电子设备 | |
US9048845B2 (en) | Semiconductor system | |
US10599197B2 (en) | Configuration of default voltage level for dual-voltage input/output pad cell via voltage rail ramp up timing | |
US20120250235A1 (en) | Interface module with protection circuit and electronic device | |
US7315585B2 (en) | Clock-less serial data interface using a single pin | |
CN106972568A (zh) | 充电检测电路、方法及电子设备 | |
KR101903866B1 (ko) | 전기 과부하 보호를 위한 저전력 클램프 | |
US20190114143A1 (en) | Random number generating system and random number generating method thereof | |
US20240019883A1 (en) | Power supply handling for multiple package configurations | |
US20070205804A1 (en) | Multi-bit configuration pins | |
CN107658928A (zh) | 一种用于usb type‑c接口的死电池下拉模块 | |
CN115866467A (zh) | 耳机盒体及无线耳机系统 | |
CN104038867A (zh) | 蓝牙电路及包括该蓝牙电路的蓝牙装置 | |
CN116243149A (zh) | 单线总线电路中的扫描测试 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Arizona, USA Patentee after: Ficho Semiconductor Co. Address before: American California Patentee before: Ficho Semiconductor Co. |
|
CP02 | Change in the address of a patent holder |