CN109490761B - 一种测试模式进入方法及系统 - Google Patents

Abstract

本申请公开了一种测试模式进入方法及系统，其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

Description

一种测试模式进入方法及系统

技术领域

本申请涉及集成电路技术领域，更具体地说，涉及一种测试模式进入方法及系统。

背景技术

芯片(Integrated Circuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。

在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格。芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段。对于数模混合设计的芯片(即由模拟部分和数字部分构成的芯片)，在数字部分的规模达到一定程度之后，对于数字部分的设计需要进行扫描链测试，测试模式的进入需要测试机发送一个触发信号，以触发芯片进入扫描测试状态，此时数字部分的正常逻辑被旁路，以进行扫描链测试。

现有技术中的测试模式进入方法通常通过测试机向芯片发送使能信号的方式，实现芯片的测试模式的进入，但在芯片的正常工作过程中，容易出现与使能信号相同的工作信号，从而导致芯片被误触发进入测试模式，导致芯片无法正常工作。

发明内容

为解决上述技术问题，本申请提供了一种测试模式进入方法及系统，以实现避免芯片在正常工作过程中出现被误触发而进入测试模式的情况的目的，提高了芯片的工作稳定性。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种测试模式进入方法，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：

获取所述第一电压和所述第二电压；

判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述预设电压阈值的取值范围为0.8±0.1V。

可选的，所述预设时间阈值的取值范围为500±100ns。

可选的，所述进入测试模式之后还包括：

接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。

一种测试模式进入系统，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入系统包括：

电压获取模块，用于获取所述第一电压和所述第二电压；

测试判断模块，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述预设电压阈值的取值范围为0.8±0.1V。

可选的，所述预设时间阈值的取值范围为500±100ns。

可选的，还包括：

测试模块，用于接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

退出模块，用于判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。

从上述技术方案可以看出，本申请实施例提供了一种测试模式进入方法及系统，其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为对芯片进行扫描链测试的框架结构示意图；

图2为本申请的一个实施例提供的一种测试模式进入方法的流程示意图；

图3为本申请的一个实施例提供的一种满足第一预设条件的第一电压和第二电压的幅值示意图；

图4为本申请的另一个实施例提供的一种测试模式进入方法的流程示意图；

图5为本申请的一个实施例提供的一种测试模式进入系统的结构示意图；

图6为本申请的另一个实施例提供的一种测试模式进入系统的结构示意图。

具体实施方式

正如背景技术所述，数模混合设计的芯片在交付使用之前，都需要对芯片进行扫描链测试，参考图1，图1为对芯片进行扫描链测试的框架示意图，在图1中示出了测试机、芯片的数字单元和模拟单元以及FPGA模块；芯片的模拟单元接收两个电流源传输的工作电压，即第一电压VBAT和第二电压VDDIO。

在现有技术中，对芯片进行测试时，需要测试机向芯片发送包含特定电平顺序的使能信号，以使芯片在接收到该包括特定电平顺序的使能信号后，进入测试模式。在测试模式中，测试机通过配置FPGA模块向芯片发送激励向量，芯片接收到该激励向量后，生成对应的测试向量；测试机通过读取测试向量，并通过向量比较单元得到测试的通过/失败(Pass/Fail)的结果，测试机通过I2C读取该结果，判定芯片是否通过扫描链测试。

在实际的芯片工作过程中，也可能出现接收到特定电平顺序的信号的情况，这就会使得芯片被误触发而进入测试模式。而芯片一旦进入测试模式，其数字单元的正常逻辑被旁路，导致芯片无法正常工作。

有鉴于此，本申请实施例提供了一种测试模式进入方法应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：

获取所述第一电压和所述第二电压；

判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

一种测试模式进入系统，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入系统包括：

电压获取模块，用于获取所述第一电压和所述第二电压；

测试判断模块，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。

发明人研究发现，模拟单元接收的第一电压VBAT的正常工作电压的范围为4.2V-5.5V；而第二电压VDDIO的正常工作电压的取值范围为1.8V-3.3V；也就是说，在芯片的正常工作过程中，是不太可能出现第一电压的电压幅值低于第二电压的电压幅值的情况的，即使芯片由于受到外界电磁干扰偶尔出现一次第一电压的电压幅值低于第二电压的电压幅值的情况，也是无法满足所述第一预设条件的，因此，在第一电压和第二电压满足第一预设条件才进行数字单元接收的特征向量的判断，即可避免芯片在正常工作过程中出现被误触发而进入测试模式的情况，提升了芯片的工作稳定性。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种测试模式进入方法，如图2所示，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入方法包括：

S101：获取所述第一电压和所述第二电压；

S102：判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

正如前文所述，所述模拟单元接收的第一电压和第二电压为两个不同的电流源提供的电压，第一电压通常指VBAT电压，在正常工作过程中，第一电压VBAT的正常工作电压的范围为4.2V-5.5V；第二电压通常指VDDIO电压，用于为芯片的IO结构提供电压，第二电压VDDIO的正常工作电压的取值范围为1.8V-3.3V。

因此，在本实施例中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

所述预设特征向量可以是测试机发送特定的特征向量，例如可以是5’b11010等，并且锁定测试机的测试寄存器一直为高，直至测试结束。

在上述实施例的基础上，在本申请的一个实施例中，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

在本申请的一个实施例中，参考图3，所述第一预设条件包括：所述第二电压在第一预设时间内，包括三个幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述预设电压阈值的取值范围为0.8±0.1V，例如可以是0.8V，0.9V或0.7V等，本申请对此并不做限定。

可选的，所述预设时间阈值的取值范围为500±100ns，例如所述预设时间阈值的取值可以是500ns，550ns，600ns，450ns和400ns等，本申请对此并不做限定。

在图3所示的实施例中，所述预设电压阈值的取值为0.8V，所述预设时间阈值的取值范围为500ns。

在实际应用过程中，所述第二电压的幅值可以通过与芯片连接的测试机拉高的方式实现。

在上述实施例的基础上，在本申请的另一个实施例中，如图4所示，所述测试模式进入方法包括：

S201：获取所述第一电压和所述第二电压；

S202：判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平；

S203：接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

S204：判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。

在本实施例中，步骤S203给出了一种对芯片进行扫描链测试的可行过程；步骤S204给出了一种退出测试模式的可行过程。

在本实施例中，当第二电压的幅值一旦小于第一电压的幅值，即认为所述第一电压和第二电压不再满足所述第一预设条件，即可认为芯片完成了测试，因此控制所述芯片退出测试模式，使得所述芯片能够完成正常的工作逻辑。

下面对本申请实施例提供的测试模式进入系统进行描述，下文描述的测试模式进入系统与上文描述的测试模式进入方法可相互对应参照。

相应的，本申请实施例提供了一种测试模式进入系统，如图5所示，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述测试模式进入系统包括：

电压获取模块100，用于获取所述第一电压和所述第二电压；

测试判断模块200，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

正如前文所述，所述模拟单元接收的第一电压和第二电压为两个不同的电流源提供的电压，第一电压通常指VBAT电压，在正常工作过程中，第一电压VBAT的正常工作电压的范围为4.2V-5.5V；第二电压通常指VDDIO电压，用于为芯片的IO结构提供电压，第二电压VDDIO的正常工作电压的取值范围为1.8V-3.3V。

因此，在本实施例中，所述测试模式进入系统设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

在上述实施例的基础上，在本申请的一个实施例中，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

在本申请的一个实施例中，参考图3，所述第一预设条件包括：所述第二电压在第一预设时间内，包括三个幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

可选的，所述预设电压阈值的取值范围为0.8±0.1V，例如可以是0.8V，0.9V或0.7V等，本申请对此并不做限定。

可选的，所述预设时间阈值的取值范围为500±100ns，例如所述预设时间阈值的取值可以是500ns，550ns，600ns，450ns和400ns等，本申请对此并不做限定。

在图3所示的实施例中，所述预设电压阈值的取值为0.8V，所述预设时间阈值的取值范围为500ns。

在实际应用过程中，所述第二电压的幅值可以通过与芯片连接的测试机拉高的方式实现。

在上述实施例的基础上，在本申请的另一个实施例中，如图6所示，所述测试模式进入系统还包括：

测试模块300，用于接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

退出模块400，用于判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。

在本实施例中，测试模块给出了一种对芯片进行扫描链测试的可行过程；退出模块给出了一种退出测试模式的可行过程。

在本实施例中，当第二电压的幅值一旦小于第一电压的幅值，即认为所述第一电压和第二电压不再满足所述第一预设条件，即可认为芯片完成了测试，因此控制所述芯片退出测试模式，使得所述芯片能够完成正常的工作逻辑。

综上所述，本申请实施例提供了一种测试模式进入方法及系统，其中，所述测试模式进入方法设定了两个测试模式的进入条件，即在模拟单元接收的第一电压和第二电压满足第一预设条件，且所述数字单元接收到预设特征向量时，才使芯片进入测试模式，避免了芯片在正常工作过程中被误触发进入测试模式的情况出现，提高了芯片的工作稳定性。这是因为在芯片正常工作过程中，第一电压的正常取值范围是高于第二电压的正常取值范围的，不可能出现满足第一预设条件的情况；并且即使在第一电压和第二电压满足第一预设条件的情况下，还需要满足数字单元接收到预设特征向量才会使芯片进入测试模式，最大程度上杜绝了芯片在正常工作过程中被误触发的情况。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种测试模式进入方法，其特征在于，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述第一电压为VBAT电压，所述第二电压为VDDIO电压，所述第二电压用于为所述芯片的IO结构提供电压，所述测试模式进入方法包括：

获取所述第一电压和所述第二电压；

判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

2.根据权利要求1所述的方法，其特征在于，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

3.根据权利要求2所述的方法，其特征在于，所述预设电压阈值的取值范围为0.8±0.1V。

4.根据权利要求2所述的方法，其特征在于，所述预设时间阈值的取值范围为500±100ns。

5.根据权利要求1所述的方法，其特征在于，所述进入测试模式之后还包括：

接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。

6.一种测试模式进入系统，其特征在于，应用于芯片，所述芯片包括模拟单元和数字单元，所述模拟单元接收第一电压和第二电压，所述第一电压为VBAT电压，所述第二电压为VDDIO电压，所述第二电压用于为所述芯片的IO结构提供电压，所述测试模式进入系统包括：

电压获取模块，用于获取所述第一电压和所述第二电压；

测试判断模块，用于判断所述第一电压和第二电压是否满足第一预设条件，如果是，则判断所述数字单元是否接收到预设特征向量，若是，则进入测试模式；

所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

7.根据权利要求6所述的系统，其特征在于，所述第一预设条件包括：所述第二电压包括多个连续的，且幅值超过所述第一电压预设电压阈值，且持续时间超过预设时间阈值的电压脉冲，且在多个所述电压脉冲后持续保持高电平。

8.根据权利要求7所述的系统，其特征在于，所述预设电压阈值的取值范围为0.8±0.1V。

9.根据权利要求7所述的系统，其特征在于，所述预设时间阈值的取值范围为500±100ns。

10.根据权利要求6所述的系统，其特征在于，还包括：

测试模块，用于接收激励向量，并根据所述激励向量反馈测试向量，以使测试机根据所述测试向量判断所述芯片是否通过扫描链测试；

退出模块，用于判断所述第二电压的幅值是否小于所述第一电压的幅值，如果是，则退出测试模式。