CN108196181B - 一种芯片测试模式进入方法、进入系统及芯片 - Google Patents
一种芯片测试模式进入方法、进入系统及芯片 Download PDFInfo
- Publication number
- CN108196181B CN108196181B CN201711364016.0A CN201711364016A CN108196181B CN 108196181 B CN108196181 B CN 108196181B CN 201711364016 A CN201711364016 A CN 201711364016A CN 108196181 B CN108196181 B CN 108196181B
- Authority
- CN
- China
- Prior art keywords
- chip
- test mode
- data port
- input voltage
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种芯片测试模式进入方法、进入系统及芯片，其中，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为在芯片正常工作时，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
Description
技术领域
本申请涉及集成电路技术领域，更具体地说，涉及一种芯片测试模式进入方法、进入系统及芯片。
背景技术
芯片(Integrated Circuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格。芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段。为了便于芯片的测试，并且减少芯片的测试时间，节约测试成本，需要在芯片内部设计芯片测试模式进入系统，在芯片进入测试模式后对芯片的各项特性参数进行测试。芯片测试模式进入系统不能影响芯片的正常工作。
在现有技术中，通过设置于芯片内部的芯片测试模式进入系统来使芯片进入测试模式的过程通常为：通过对时钟端口加时钟信号，对数据端口加特定的数据信号，当采集到的数据信号和芯片设定的信号密码一致时，芯片测试模式进入系统使芯片进入测试模式。但是在芯片在出厂后的正常使用过程中，由于芯片应用的场合各异，有可能出现在数据端口接收到的某一段工作信号与设定的信号密码一致，而导致芯片误进入测试模式的情况。这种在正常工作时误进入测试模式的情况，会导致芯片无法正常工作，属于芯片的质量事故，在芯片设计时需要避免。
发明内容
为解决上述技术问题，本发明提供了一种芯片测试模式进入方法、进入系统及芯片，以实现大幅降低在芯片正常使用过程中出现误进入测试模式的可能的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种芯片测试模式进入方法，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入方法包括：
获取所述数据端口的输入电压；
判断所述输入电压是否满足第一测试条件，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致，其中，所述预设数量的取值范围为3个-10个，包括端点值。
可选的，所述预设数量的取值为5个。
可选的，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
可选的，所述预设电压范围的取值为6.5V。
可选的，所述预设阈值的取值范围为100μs±5μs，包括端点值。
一种芯片测试模式进入系统，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入系统包括：
输入电压获取模块，用于获取所述数据端口的输入电压；
测试条件判断模块，用于判断所述输入电压是否满足第一测试条件，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致，其中，所述预设数量的取值范围为3个-10个，包括端点值。
可选的，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
可选的，所述预设电压范围的取值为6.5V。
可选的，所述预设阈值的取值范围为100μs±5μs，包括端点值。
一种芯片，包括数据端口和时钟端口，还包括：如上述任一项所述的芯片测试模式进入系统。
从上述技术方案可以看出，本发明实施例提供了一种芯片测试模式进入方法、进入系统及芯片，其中，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为通常情况下，在芯片正常工作时，其数据端口的正常工作电压范围与进入测试模式的数据端口所加电压范围不同，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种芯片测试模式进入方法的流程示意图；
图2为本申请的一个实施例提供的一种芯片测试模式进入系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种芯片测试模式进入方法，如图1所示，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入方法包括：
S101：获取所述数据端口的输入电压；
S102：判断所述输入电压是否满足第一测试条件，如果否，则进入正常工作模式，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致，其中，所述预设数量的取值范围为3个-10个，包括端点值。
需要说明的是，在芯片的工作过程中，如果只通过判断芯片的数据端口接收到的数据信号是否与预设信号密码一致这一条件作为芯片是否进入测试模式的唯一标准，那么就有两种进入测试模式的可能，一种是在前几个时钟信号中采集到的数据信号就和预设信号密码一致，此时进入测试模式；另一种可能是在采集到前几个时钟信号甚至前几十个时钟信号的过程中采集到的数据信号都和预设信号密码不一致，此时时钟端口和数据端口持续发送相应的时钟信号和数据信号，直到采集到的数据信号和预设信号密码一致时进入测试模式。而在第二种进入测试模式的可能中，存在着在芯片正常工作过程中接收到的数据信号与预设信号密码一致的巧合，也就是说存在着芯片在正常工作过程中误进入测试模式的可能，而当芯片进入测试模式后就失去了芯片的正常工作逻辑，从而使得芯片无法正常工作。
而在本申请实施例提供的芯片测试模式进入方法中，在判断数据端口接收到的数据信号与预设信号密码是否一致之前，设定了两个前提条件(即第一测试条件和第二测试条件)，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为通常情况下，在芯片正常工作时，其数据端口的正常工作电压范围与进入测试模式的数据端口所加电压范围不同，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
在本申请的一个优选实施例中，所述预设数量的取值为5个，将预设数量设置为5个即可满足大多数芯片的预设信号密码的设定要求，也避免预设数量取值较大而使得误进入测试模式的概率提升的情况。在本申请的其他实施例中，所述预设数量的取值还可以为4个、6个、7个、3个等，本申请对此并不做限定，具体视实际情况而定。
可选的，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
正如上文所述，芯片在正常工作过程中，其数据端口的输入电压的可能范围与预设电压范围的不同，一般情况下，在芯片的正常工作过程中，芯片数据端口的输入电压的最大值不超过5V。在本实施例中，将所述预设电压范围的取值范围限定为6.5V-7.0V，可以有效地与芯片正常工作过程中芯片数据端口的取值区分开来，但通常情况下，芯片的数据端口的输入电压的取值不会超过7.0V，以避免过高的输入电压对芯片的内部结构造成损毁。所述预设电压范围的取值可以为6.5V、6.6V、6.8V或7.0V，优选的，所述预设电压范围的取值为6.5V，也就是说，在当数据端口的输入电压等于6.5V，且持续时间超过预设阈值时认为输入电压满足第一测试条件。但本申请对所述预设电压范围的具体取值并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述预设阈值的取值范围为100μs±5μs，包括端点值。
可选的，所述预设阈值可以为95μs、98μs、100μs、103μs或105μs，本申请对此并不做限定，具体视实际情况而定。但优选的，所述预设阈值的取值为100μs，所述预设电压范围的取值为6.5V。也就是说，优选的，所述第一测试条件为所述输入电压等于6.5V，且持续时间超过100μs。
综上所述，本申请实施例提供了一种芯片测试模式进入方法，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为通常情况下，在芯片正常工作时，其数据端口的正常工作电压范围与进入测试模式的数据端口所加电压范围不同，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
相应的，本申请实施例还提供了一种芯片测试模式进入系统，如图2所示，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入系统包括：
输入电压获取模块100，用于获取所述数据端口的输入电压；
测试条件判断模块200，用于判断所述输入电压是否满足第一测试条件，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前5个时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致。
需要说明的是，在芯片的工作过程中，如果只通过判断芯片的数据端口接收到的数据信号是否与预设信号密码一致这一条件作为芯片是否进入测试模式的唯一标准，那么就有两种进入测试模式的可能，一种是在前几个时钟信号中采集到的数据信号就和预设信号密码一致，此时进入测试模式；另一种可能是在采集到前几个时钟信号甚至前几十个时钟信号的过程中采集到的数据信号都和预设信号密码不一致，此时时钟端口和数据端口持续发送相应的时钟信号和数据信号，直到采集到的数据信号和预设信号密码一致时进入测试模式。而在第二种进入测试模式的可能中，存在着在芯片正常工作过程中接收到的数据信号与预设信号密码一致的巧合，也就是说存在着芯片在正常工作过程中误进入测试模式的可能，而当芯片进入测试模式后就失去了芯片的正常工作逻辑，从而使得芯片无法正常工作。
而在本申请实施例提供的芯片测试模式进入系统中，在判断数据端口接收到的数据信号与预设信号密码是否一致之前，设定了两个前提条件(即第一测试条件和第二测试条件)，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为通常情况下，在芯片正常工作时，其数据端口的正常工作电压范围与进入测试模式的数据端口所加电压范围不同，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
在本申请的一个优选实施例中，所述预设数量的取值为5个，将预设数量设置为5个即可满足大多数芯片的预设信号密码的设定要求，也避免预设数量取值较大而使得误进入测试模式的概率提升的情况。在本申请的其他实施例中，所述预设数量的取值还可以为4个、6个、7个、3个等，本申请对此并不做限定，具体视实际情况而定。
可选的，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
正如上文所述，芯片在正常工作过程中，其数据端口的输入电压的可能范围与预设电压范围的不同，一般情况下，在芯片的正常工作过程中，芯片数据端口的输入电压的最大值不超过5V。在本实施例中，将所述预设电压范围的取值范围限定为6.5V-7.0V，可以有效地与芯片正常工作过程中芯片数据端口的取值区分开来，但通常情况下，芯片的数据端口的输入电压的取值不会超过7.0V，以避免过高的输入电压对芯片的内部结构造成损毁。所述预设电压范围的取值可以为6.5V、6.6V、6.8V或7.0V，优选的，所述预设电压范围的取值为6.5V，也就是说，在当数据端口的输入电压等于6.5V，且持续时间超过预设阈值时认为输入电压满足第一测试条件。但本申请对所述预设电压范围的具体取值并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述预设阈值的取值范围为100μs±5μs，包括端点值。
可选的，所述预设阈值可以为95μs、98μs、100μs、103μs或105μs，本申请对此并不做限定，具体视实际情况而定。但优选的，所述预设阈值的取值为100μs，所述预设电压范围的取值为6.5V。也就是说，优选的，所述第一测试条件为所述输入电压等于6.5V，且持续时间超过100μs。
相应的，本申请实施例还提供了一种芯片，包括数据端口和时钟端口，还包括：如上述任一实施例所述的芯片测试模式进入系统。
综上所述，本申请实施例提供了一种芯片测试模式进入方法、进入系统及芯片，其中，所述芯片测试模式进入方法首先获取数据端口的输入电压，然后判断所述输入电压是否满足第一测试条件，这是因为通常情况下，在芯片正常工作时，其数据端口的正常工作电压范围与进入测试模式的数据端口所加电压范围不同，输入电压满足第一测试条件是芯片进入测试模式的一个必要条件，在此必要条件满足后，判断在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码是否一致，只有在前预设数量的时钟信号的接收过程中，所述数据端口接收到的数据信号与预设信号密码一致才使所述芯片进入测试模式，这样通过两个测试条件的设置，可以在极大程度上降低芯片正常使用过程中出现误进入测试模式的可能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片测试模式进入方法，其特征在于，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入方法包括：
获取所述数据端口的输入电压；
判断所述输入电压是否满足第一测试条件，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致，其中，所述预设数量的取值范围为3个-10个，包括端点值。
2.根据权利要求1所述的方法，其特征在于，所述预设数量的取值为5个。
3.根据权利要求1所述的方法，其特征在于，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
4.根据权利要求2所述的方法，其特征在于，所述预设电压范围的取值为6.5V。
5.根据权利要求1所述的方法，其特征在于，所述预设阈值的取值范围为100μs±5μs，包括端点值。
6.一种芯片测试模式进入系统，其特征在于，应用于芯片，所述芯片具有数据端口和时钟端口，所述芯片测试模式进入系统包括：
输入电压获取模块，用于获取所述数据端口的输入电压；
测试条件判断模块，用于判断所述输入电压是否满足第一测试条件，如果是，则判断所述数据端口接收的数据信号是否满足第二测试条件，若是，则进入测试模式，若否，则返回获取所述数据端口的输入电压的步骤；
所述第一测试条件包括：所述输入电压处于预设电压范围，且持续时间超过预设阈值；
所述第二测试条件包括：在所述时钟端口接收到前预设数量的时钟信号的过程中，所述数据端口接收到的数据信号与预设信号密码一致，其中，所述预设数量的取值范围为3个-10个，包括端点值。
7.根据权利要求6所述的系统，其特征在于，所述预设电压范围的取值范围为6.5V-7.0V，包括端点值。
8.根据权利要求7所述的系统，其特征在于，所述预设电压范围的取值为6.5V。
9.根据权利要求6所述的系统，其特征在于，所述预设阈值的取值范围为100μs±5μs，包括端点值。
10.一种芯片，包括数据端口和时钟端口，其特征在于，还包括：如权利要求6-9任一项所述的芯片测试模式进入系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711364016.0A CN108196181B (zh) | 2017-12-18 | 2017-12-18 | 一种芯片测试模式进入方法、进入系统及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711364016.0A CN108196181B (zh) | 2017-12-18 | 2017-12-18 | 一种芯片测试模式进入方法、进入系统及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108196181A CN108196181A (zh) | 2018-06-22 |
| CN108196181B true CN108196181B (zh) | 2020-12-11 |
Family
ID=62574437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711364016.0A Active CN108196181B (zh) | 2017-12-18 | 2017-12-18 | 一种芯片测试模式进入方法、进入系统及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108196181B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581199A (zh) * | 2019-01-22 | 2019-04-05 | 上海艾为电子技术股份有限公司 | 数字量产测试机、激励信号获取方法及待测数据比较方法 |
| CN109490761B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种测试模式进入方法及系统 |
| CN112986797A (zh) * | 2021-02-08 | 2021-06-18 | 昂宝电子（上海）有限公司 | 芯片测试电路及方法 |
| CN114895994B (zh) * | 2022-03-10 | 2023-09-01 | 深圳优美创新科技有限公司 | 终端设备进入测试模式的方法、终端设备及可读存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102592683A (zh) * | 2012-02-23 | 2012-07-18 | 苏州华芯微电子股份有限公司 | 一种芯片测试模式的进入方法及相关装置 |
| CN102831934A (zh) * | 2011-06-14 | 2012-12-19 | 芯成半导体（上海）有限公司 | 进入asram芯片内部测试模式的方法 |
| CN103066985A (zh) * | 2012-12-06 | 2013-04-24 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN104134466A (zh) * | 2014-07-23 | 2014-11-05 | 大唐微电子技术有限公司 | 一种芯片及其进入测试态的方法 |
| CN105045695A (zh) * | 2015-08-17 | 2015-11-11 | 大唐微电子技术有限公司 | 一种芯片进入测试模式的保护方法和系统 |
| CN105207657A (zh) * | 2015-09-18 | 2015-12-30 | 芯佰微电子（北京）有限公司 | 一种利用负电压进入芯片测试模式的电路 |
| CN106918775A (zh) * | 2017-04-21 | 2017-07-04 | 成都锐成芯微科技股份有限公司 | 芯片测试模式的进入方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072137A (en) * | 1990-08-17 | 1991-12-10 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a clocked access code for test mode entry |
| JP2914346B2 (ja) * | 1997-05-29 | 1999-06-28 | 日本電気株式会社 | 半導体装置 |
| US7675308B1 (en) * | 2008-08-20 | 2010-03-09 | Faraday Technology Corp. | Test circuit and test method for power switch |
| CN104375079B (zh) * | 2014-11-07 | 2018-03-27 | 三星半导体(中国)研究开发有限公司 | 芯片 |
| CN204966058U (zh) * | 2015-09-18 | 2016-01-13 | 芯佰微电子（北京）有限公司 | 一种利用负电压进入芯片测试模式的电路 |
| CN206178094U (zh) * | 2016-10-10 | 2017-05-17 | 珠海中慧微电子股份有限公司 | 芯片测试预调整电路 |
-
2017
- 2017-12-18 CN CN201711364016.0A patent/CN108196181B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102831934A (zh) * | 2011-06-14 | 2012-12-19 | 芯成半导体（上海）有限公司 | 进入asram芯片内部测试模式的方法 |
| CN102592683A (zh) * | 2012-02-23 | 2012-07-18 | 苏州华芯微电子股份有限公司 | 一种芯片测试模式的进入方法及相关装置 |
| CN103066985A (zh) * | 2012-12-06 | 2013-04-24 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN104134466A (zh) * | 2014-07-23 | 2014-11-05 | 大唐微电子技术有限公司 | 一种芯片及其进入测试态的方法 |
| CN105045695A (zh) * | 2015-08-17 | 2015-11-11 | 大唐微电子技术有限公司 | 一种芯片进入测试模式的保护方法和系统 |
| CN105207657A (zh) * | 2015-09-18 | 2015-12-30 | 芯佰微电子（北京）有限公司 | 一种利用负电压进入芯片测试模式的电路 |
| CN106918775A (zh) * | 2017-04-21 | 2017-07-04 | 成都锐成芯微科技股份有限公司 | 芯片测试模式的进入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108196181A (zh) | 2018-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108196181B (zh) | 一种芯片测试模式进入方法、进入系统及芯片 | |
| US20200371972A1 (en) | Integrated circuit i/o integrity and degradation monitoring | |
| US8436352B2 (en) | Semiconductor integrated circuit | |
| US7663418B2 (en) | Driving circuit slew rate compensation method | |
| CN109741779B (zh) | 一种在晶圆测试过程中动态调整测试条件的方法 | |
| US10228736B2 (en) | Reset isolation for an embedded safety island in a system on a chip | |
| CN106970311A (zh) | 一种芯片测试方法 | |
| CN109062391A (zh) | 一种上电时序控制电路及电子设备 | |
| EP1306740A2 (en) | A semiconductor circuit, and method for operating the same | |
| CN112014713B (zh) | 一种晶圆电性测试方法及测试设备 | |
| US9438241B1 (en) | Multipurpose pads used as digital serial and analog interface | |
| CN107623517B (zh) | 一种时钟和复位控制芯片工作模式的实现装置 | |
| CN110457172B (zh) | 一种用于流片过程中的检测方法 | |
| CN113138330A (zh) | 一种防止芯片误入测试模式的方法及系统 | |
| US9274170B2 (en) | Semiconductor device | |
| CN104142839A (zh) | 一种防止音频芯片初始化失效的方法 | |
| KR20120109849A (ko) | 반도체 집적회로 | |
| US11125811B2 (en) | Semiconductor device and method of operating the same | |
| US20080054945A1 (en) | Method and apparatus for loss-of-clock detection | |
| CN114373691A (zh) | 晶片级测试方法及装置 | |
| CN109490761B (zh) | 一种测试模式进入方法及系统 | |
| CN109521863B (zh) | 芯片及芯片上电启动方法 | |
| US7089137B2 (en) | Universal test platform and test method for latch-up | |
| CN115981683B (zh) | 一种efuse自动烧写电路 | |
| CN110888032A (zh) | 晶片级测试方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 201199 Room 1201, Lane 908, Xiuwen Road, Minhang District, Shanghai Applicant after: Shanghai Awinic Technology Co.,Ltd. Address before: Room 303-39, 33 Block 680 Guiping Road, Xuhui District, Shanghai, 2003 Applicant before: Shanghai Awinic Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |