CN106918775A - 芯片测试模式的进入方法 - Google Patents

芯片测试模式的进入方法 Download PDF

Info

Publication number
CN106918775A
CN106918775A CN201710264480.6A CN201710264480A CN106918775A CN 106918775 A CN106918775 A CN 106918775A CN 201710264480 A CN201710264480 A CN 201710264480A CN 106918775 A CN106918775 A CN 106918775A
Authority
CN
China
Prior art keywords
chip
test pattern
terminal
test
access method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710264480.6A
Other languages
English (en)
Inventor
孔欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rui Core Micro Polytron Technologies Inc
Original Assignee
Chengdu Rui Core Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rui Core Micro Polytron Technologies Inc filed Critical Chengdu Rui Core Micro Polytron Technologies Inc
Priority to CN201710264480.6A priority Critical patent/CN106918775A/zh
Publication of CN106918775A publication Critical patent/CN106918775A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种芯片测试模式的进入方法，包括以下步骤：将芯片的复位端子作为时钟信号输入端，将芯片的普通输入端子作为数据信号输入端；所述普通输入端子输入组合为测试模式辨别码和测试模式类型码的输入码流；当所述测试模式辨别码匹配所述芯片中用于进入测试模式的预设值时，确定所述芯片要进入测试模式；保存所述测试模式类型码，在码流输入结束后，所述普通输入端子保持高电平；以及在所述复位端子解除复位状态后，进入所述芯片的测试模式。本发明减少了芯片端子的使用，不易产生误操作，且增加了故意破解模式的难度。

Description

芯片测试模式的进入方法
技术领域
本发明涉及集成电路芯片测试领域，特别是涉及一种芯片测试模式的进入方法。
背景技术
在集成电路芯片的应用中，会根据不同的应用通过不同的方式使芯片进入用户模式或者测试模式。
对于一般的用户来说，通常是在用户模式中进行工作，而测试模式仅供芯片测试使用。在现有技术中，由于芯片的模式设置接口复杂，往往会由于用户的误操作或者故意的因素，而导致芯片进入测试模式，使得芯片无法正常工作，甚至出现安全问题。
发明内容
本发明的目的在于克服现有技术的不足，提供一种芯片测试模式的进入方法，使得不会由于误操作使得芯片进入测试模式。
本发明的目的是通过以下技术方案来实现的：一种芯片测试模式的进入方法，包括以下步骤：
将芯片的复位端子作为时钟信号输入端，将芯片的普通输入端子作为数据信号输入端；
所述普通输入端子输入组合为测试模式辨别码和测试模式类型码的输入码流；
当所述测试模式辨别码匹配所述芯片中用于进入测试模式的预设值时，确定所述芯片要进入测试模式；
保存所述测试模式类型码，在码流输入结束后，所述普通输入端子保持高电平；以及
在所述复位端子解除复位状态后，进入所述芯片的测试模式。
所述复位端子解除复位状态即所述复位端子由低电平转换为高电平。
所述方法还包括以下步骤：当所述复位端子由高电平转换为低电平时，所述芯片退出测试模式，进入复位状态。
所述方法还包括以下步骤：当所述复位端子再次解除复位状态，且所述普通输入端子保持低电平时，清除测试模式的设置。
在所述芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设值。
所述普通输入端子不输入组合为测试模式辨别码和测试模式类型码的输入码流，所述芯片进入用户模式。
当所述测试模式辨别码不匹配所述预设值时，所述复位端子将作为复位功能使用，在所述复位端子解除所述复位状态后，直接进入所述芯片的用户模式。
本发明的有益效果是：减少了芯片端子的使用，不易产生误操作，且增加了故意破解模式的难度。
附图说明
图1为本发明芯片测试模式的进入方法的方法流程图；
图2为本发明芯片测试模式的进入方法的时序示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
请参阅图1，图1为本发明芯片测试模式的进入方法的方法流程图，本发明芯片测试模式的进入方法包括以下步骤：
步骤一，将芯片的复位端子作为时钟信号输入端，将芯片的普通输入端子作为数据信号输入端。
步骤二，芯片的普通输入端子输入特定的码流，特定的码流的组合为测试模式辨别码和测试模式类型码。
步骤三，当测试模式辨别码匹配芯片中用于进入测试模式的预设值时，确定芯片要进入测试模式。
步骤四，保存测试模式类型码，在码流输入结束后，芯片的普通输入端子保持高电平。
步骤五，在芯片的复位端子解除复位状态后，即复位端子由低电平转换为高电平时，进入芯片的测试模式。
步骤六，当芯片的复位端子由高电平转换为低电平时，芯片退出测试模式，进入复位状态。
步骤七，当芯片的复位端子再次解除复位状态，即复位端子由低电平转换为高电平，且芯片的普通输入端子保持低电平时，清除测试模式设置。
步骤八，进入用户模式。
其中，在芯片进入测试模式之前，需要在芯片中预先设置用于进入测试模式的预设值，当测试模式辨别码匹配芯片中的预设值时，确定芯片要进入测试模式；当测试模式辨别码不匹配芯片中的预设值时，复位端子将作为复位功能使用，解除复位状态后，直接进入用户模式。
另外，当清除测试模式设置后，只要不再次输入进入测试模式的特定的码流，都将进入用户模式。
请参阅图2，图2为本发明芯片测试模式的进入方法的时序示意图。芯片的普通输入端子输入组合为测试模式辨别码和测试模式类型码的码流，当测试模式辨别码匹配芯片中用于进入测试模式的预设值时，确定芯片要进入测试模式。此时，将测试模式类型码保存，在普通输入端子输入的码流输入结束后，普通输入端子保持高电平，复位端子解除复位状态后，即复位端子由低电平转换为高电平时，芯片进入测试模式。当芯片的复位端子由高电平转换为低电平时，芯片退出测试模式，进入复位状态，当芯片的复位端子再次解除复位状态，即复位端子由低电平转换为高电平，且芯片的普通输入端子保持低电平时，清除测试模式设置。此时，只要不再次输入进入测试模式的特定的码流，都将进入用户模式。
本发明芯片测试模式的进入方法与现有技术相比，利用芯片的复位端子和一个普通输入端子，产生特殊组合使得芯片进入测试模式，减少了芯片的端子的使用，且不易产生误操作，同时也增加了故意破解模式的难度。
综上所述，本发明芯片测试模式的进入方法，使得用户不会由于误操作而使芯片进入测试模式，减少了芯片的端子的使用，同时也增加了故意破解模式的难度。

Claims (7)

1.一种芯片测试模式的进入方法，包括以下步骤：
将芯片的复位端子作为时钟信号输入端，将芯片的普通输入端子作为数据信号输入端；
所述普通输入端子输入组合为测试模式辨别码和测试模式类型码的输入码流；
当所述测试模式辨别码匹配所述芯片中用于进入测试模式的预设值时，确定所述芯片要进入测试模式；
保存所述测试模式类型码，在码流输入结束后，所述普通输入端子保持高电平；以及
在所述复位端子解除复位状态后，进入所述芯片的测试模式。
2.根据权利要求1所述的芯片测试模式的进入方法，其特征在于：所述复位端子解除复位状态即所述复位端子由低电平转换为高电平。
3.根据权利要求2所述的芯片测试模式的进入方法，其特征在于：所述方法还包括以下步骤：当所述复位端子由高电平转换为低电平时，所述芯片退出测试模式，进入复位状态。
4.根据权利要求3所述的芯片测试模式的进入方法，其特征在于：所述方法还包括以下步骤：当所述复位端子再次解除复位状态，且所述普通输入端子保持低电平时，清除测试模式的设置。
5.根据权利要求1所述的芯片测试模式的进入方法，其特征在于：在所述芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设值。
6.根据权利要求1所述的芯片测试模式的进入方法，其特征在于：所述普通输入端子不输入组合为测试模式辨别码和测试模式类型码的输入码流，所述芯片进入用户模式。
7.根据权利要求1所述的芯片测试模式的进入方法，其特征在于：当所述测试模式辨别码不匹配所述预设值时，所述复位端子将作为复位功能使用，在所述复位端子解除所述复位状态后，直接进入所述芯片的用户模式。
CN201710264480.6A 2017-04-21 2017-04-21 芯片测试模式的进入方法 Pending CN106918775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710264480.6A CN106918775A (zh) 2017-04-21 2017-04-21 芯片测试模式的进入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710264480.6A CN106918775A (zh) 2017-04-21 2017-04-21 芯片测试模式的进入方法

Publications (1)

Publication Number Publication Date
CN106918775A true CN106918775A (zh) 2017-07-04

Family

ID=59567447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710264480.6A Pending CN106918775A (zh) 2017-04-21 2017-04-21 芯片测试模式的进入方法

Country Status (1)

Country Link
CN (1) CN106918775A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN108196181A (zh) * 2017-12-18 2018-06-22 上海艾为电子技术股份有限公司 一种芯片测试模式进入方法、进入系统及芯片
CN111157872A (zh) * 2019-12-25 2020-05-15 上海亮牛半导体科技有限公司 复用现有逻辑管脚进入测试模式的方法
CN111307420A (zh) * 2020-01-23 2020-06-19 珠海荣邦智能科技有限公司 红外发射管产品红外质量测试装置及测试方法
CN111951025A (zh) * 2020-07-28 2020-11-17 广州邦讯信息系统有限公司 芯片防伪方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06123762A (ja) * 1990-08-17 1994-05-06 Sgs Thomson Microelectron Inc テストモードエントリ用クロック型アクセスコードを有する半導体メモリ
CN1190254A (zh) * 1997-02-04 1998-08-12 合泰半导体股份有限公司 测试模式的检测装置与方法
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
CN1626353A (zh) * 2003-12-02 2005-06-15 佳能株式会社 记录头的元件基体、记录头及记录头的控制方法
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN101154207A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器配置接口操作方法
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
TWM498163U (zh) * 2014-12-11 2015-04-01 Xue-Ren Liao 滑動式驅動盤組結構

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06123762A (ja) * 1990-08-17 1994-05-06 Sgs Thomson Microelectron Inc テストモードエントリ用クロック型アクセスコードを有する半導体メモリ
CN1190254A (zh) * 1997-02-04 1998-08-12 合泰半导体股份有限公司 测试模式的检测装置与方法
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
CN1626353A (zh) * 2003-12-02 2005-06-15 佳能株式会社 记录头的元件基体、记录头及记录头的控制方法
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN101154207A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器配置接口操作方法
CN103593626A (zh) * 2013-11-11 2014-02-19 杭州晟元芯片技术有限公司 一种芯片测试模式和调试模式的保护方法
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
TWM498163U (zh) * 2014-12-11 2015-04-01 Xue-Ren Liao 滑動式驅動盤組結構

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN108196181A (zh) * 2017-12-18 2018-06-22 上海艾为电子技术股份有限公司 一种芯片测试模式进入方法、进入系统及芯片
CN108196181B (zh) * 2017-12-18 2020-12-11 上海艾为电子技术股份有限公司 一种芯片测试模式进入方法、进入系统及芯片
CN111157872A (zh) * 2019-12-25 2020-05-15 上海亮牛半导体科技有限公司 复用现有逻辑管脚进入测试模式的方法
CN111307420A (zh) * 2020-01-23 2020-06-19 珠海荣邦智能科技有限公司 红外发射管产品红外质量测试装置及测试方法
CN111951025A (zh) * 2020-07-28 2020-11-17 广州邦讯信息系统有限公司 芯片防伪方法

Similar Documents

Publication Publication Date Title
CN106918775A (zh) 芯片测试模式的进入方法
CN103324546B (zh) 一种延时喂狗的方法及装置
CN106020176B (zh) 一种cc逻辑控制芯片低功耗连接检测方法及结构
CN106970311A (zh) 一种芯片测试方法
CN106326171A (zh) 硬盘背板的硬盘类型识别方法和装置
CN101738931A (zh) 一种irig-b码的对时装置及其对时方法
CN105677596B (zh) 一种控制方法及电子设备
CN107239422A (zh) 一种低功耗模式下ttl串口无损接收突发数据的方法
CN107423239A (zh) Halt模式下的低功耗单片机完整数据帧接收方法
CN104330990A (zh) 一种偶校验电缆型号识别方法及装置
CN108196181A (zh) 一种芯片测试模式进入方法、进入系统及芯片
CN104678284B (zh) 一种提高芯片健壮性的新型测试控制电路和方法
CN104750226A (zh) Usb otg模式识别系统及方法
CN106295774A (zh) 一种带指纹防伪的有源银行卡
CN105809002A (zh) 一种用户终端充电方法及用户终端
CN106776086A (zh) 芯片初始化方法及其芯片初始化系统
CN109102436B (zh) 基于usb3.0协议ts1训练序列的ip软核产权保护与侵权鉴定方法
CN110018977A (zh) 基于usb协议的侵权识别方法、系统、终端、及介质
CN209044798U (zh) 基于近场通信的充值装置
CN109214144A (zh) 基于usb3.2协议ts2训练序列的ip软核产权保护与侵权鉴定方法
CN211606520U (zh) 基于sim功能的安全芯片
CN101965582A (zh) 集成电路卡
CN105718835B (zh) 一种数字整形电路
CN109165482B (zh) 基于usb3.1协议ts1训练序列的ip软核产权保护与侵权鉴定方法
CN109214143B (zh) 基于usb3.2协议ts1训练序列的ip软核产权保护与侵权鉴定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170704