CN107783028A - 一种芯片进入测试模式的控制方法及系统 - Google Patents
一种芯片进入测试模式的控制方法及系统 Download PDFInfo
- Publication number
- CN107783028A CN107783028A CN201710959458.3A CN201710959458A CN107783028A CN 107783028 A CN107783028 A CN 107783028A CN 201710959458 A CN201710959458 A CN 201710959458A CN 107783028 A CN107783028 A CN 107783028A
- Authority
- CN
- China
- Prior art keywords
- test
- pattern
- test pattern
- coding
- user cipher
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
Abstract
本申请公开了一种芯片进入测试模式的控制方法,所述方法包括:当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;若是,则接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;若否,则重新接收所述用户密码;该方法能够避免客户在拿到芯片之后轻易进入测试模式而导致芯片功能产生错误;本申请还公开了一种芯片进入测试模式的控制系统、一种计算机可读存储介质及终端,具有以上有益效果。
Description
技术领域
本发明涉及芯片测试领域,特别涉及一种芯片进入测试模式的控制方法、系统和一种计算机可读存储介质及终端。
背景技术
DFT(Design for Testability,可测试性设计)技术是适应集成电路发展所出现的一种技术,主要任务是对电路的结构进行调整,提高电路的可测性,即可控制性和可观察性。
对一块芯片的测试会分成很多项,例如常用的scan测试、mbist测试、pll测试等。不同测试需要通过测试端口来进行控制选择。传统的测试模式进入方式是通过端口直接控制,例如PORT{TEST}=1’b0进入测试模式,然后再通过其他端口选择测试模块,PORT{a,b}=2’b00为scan模式,PORT{a,b}=2’b01为mbist模式。测试模式通过对端口进行配置的方式进入。
DFT是一项复杂的工作,在尽量增大测试覆盖率的同时也要尽量降低测试成本,减少测试风险。现有技术中,在某些芯片应用场景出现不将部分测试控制管脚封装出来的情况,这样会导致客户在拿到芯片之后轻易进入测试模式而导致芯片功能产生错误。
而进入测试模式又是芯片检测的一项必须过程。因此设计了一种内部信号测试模式进入控制方法,将外部端口编码转为内部信号编码,通过输入密码的方式进入不同的测试模块。这种将外部端口直接控制转化为内部信号控制的方式,既保证了多种测试模式的进入和退出控制,减少了测试控制端口的管脚数量需求,同时又降低了用户误操作的风险。
因此,如何避免客户在拿到芯片之后轻易进入测试模式而导致芯片功能产生错误,是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种芯片进入测试模式的控制方法、系统和一种计算机可读存储介质及芯片,能够避免客户在拿到芯片之后轻易进入测试模式而导致芯片功能产生错误。
为解决上述技术问题,本申请提供一种芯片进入测试模式的控制方法,该方法包括:
当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;
若是,则接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
若否,则重新接收所述用户密码。
可选的,还包括:
当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;
若是,则根据所述序列编码更改指令对所述序列编码进行更改。
可选的,根据所述模式编码进入相对应的测试模式后,还包括:
判断所述测试模式是否为Scan测试模式;
若是,则启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
可选的,还包括:
判断所述测试模式对应的芯片测试是否完成;
若是,则将所述XRSTN端口置位为1,以便进入其他测试模式。
本申请还提供了一种芯片进入测试模式的控制系统,该系统包括:
判断模块,用于当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;
测试模块,用于当所述用户密码正确时,接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
复位模块,用于当所述用户密码不正确时,重新接收所述用户密码。
可选的,还包括:
更改鉴权模块,用于当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;
序列编码更改模块,用于当所述设计者具有得到更改权限时,根据所述序列编码更改指令对所述序列编码进行更改。
可选的,还包括:
Scan测试判断模块,用于判断所述测试模式是否为Scan测试模式;
测试保护模块,用于当所述测试模式为所述Scan测试模式时,启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
可选的,还包括:
测试完成判断模块,用于判断所述测试模式对应的芯片测试是否完成;
端口置位模块,用于当所述测试模式对应的芯片测试完成时,将所述XRSTN端口置位为1,以便进入其他测试模式。
本申请还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序执行时实现以下步骤:
接收通过复用功能端口输入的序列编码,并根据所述序列编码选择相对应的测试模式;
当接收到用户输入的用户密码,判断所述用户密码是否为所述测试模式对应的测试密码;
若是,则进入测试模式并将XRSTN端口置位为0;
若否,则重新接收所述测试密码。
本申请还提供了一种终端,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器调用所述存储器中的计算机程序时实现以下步骤:
接收通过复用功能端口输入的序列编码,并根据所述序列编码选择相对应的测试模式;
当接收到用户输入的用户密码,判断所述用户密码是否为所述测试模式对应的测试密码;
若是,则进入测试模式并将XRSTN端口置位为0;
若否,则重新接收所述测试密码。
本发明提供了一种芯片进入测试模式的控制方法,接收通过复用功能端口输入的序列编码,并根据所述序列编码选择相对应的测试模式;当接收到用户输入的用户密码,判断所述用户密码是否为所述测试模式对应的测试密码;若是,则进入测试模式并将XRSTN端口置位为0;若否,则重新接收所述测试密码。本方法将外部端口编码转为内部信号编码,通过输入密码的方式进入不同的测试模块。本方法能够避免客户在拿到芯片之后轻易进入测试模式而导致芯片功能产生错误。本申请同时还提供了一种芯片进入测试模式的控制系统和一种计算机可读存储介质及终端,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种芯片进入测试模式的控制方法的流程图;
图2为本申请实施例所提供的一种芯片进入测试模式的控制示意图;
图3为本申请实施例所提供的另一种芯片进入测试模式的控制方法的流程图;
图4为本申请实施例所提供的一种芯片进入测试模式的控制系统的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
下面请参见图1,图1为本申请实施例所提供的一种芯片进入测试模式的控制方法的流程图。
具体步骤可以包括:
S101:当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;若是,则进入S102;若否,则进入S103;
其中,本方案采用通过复用功能端口来输入序列编码(包括用户密码和模式编码),内部电路进行仲裁的机制来判断进入何种测试模式。相对于现有技术中直接通过端口控制测试模式的进入而言,复用功能端口能够输入多种测试模式,而不是针对每一种测试模式设置一个端口简化了测试的步骤。
通过复用功能端口的方式,仅需要一个额外的端口进行串行数据输入,并依此数据序列对内部信号进行赋值,判断进入何种测试模式。此序列编码方式可由设计者决定并更改复杂度。
本步骤进行密码验证并根据验证结果来判断是否进入测试模式。本步骤是默认测试密码是有一定位数的,此时需要用户输入预设数量位的用户密码。可以理解的是,进入测试模式是需要先将XRSTN置位,然后输入预设数量位ID密码保护和预设数量位的测试模式。当然,在本实施例中还可以存在更改用户密码的操作,例如:当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;若是,则根据所述序列编码更改指令对所述序列编码进行更改。更改密码的操作只是在本实施例上进一步的优化,本领域的技术人员可以根据应用条件进行相关设置。
S102:接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
其中,本步骤是建立在S101的基础上,S101中当测试密码验证正确后并不代表进入相应的测试模式,还需要选择需要进入的测试模式之后。本方案采用通过复用功能端口来输入序列编码,内部电路进行仲裁的机制来判断进入何种测试模式。相对于现有技术中直接通过端口控制测试模式的进入而言,复用功能端口能够输入多种测试模式,而不是针对每一种测试模式设置一个端口简化了测试的步骤。
通过复用功能端口的方式,仅需要一个额外的端口进行串行数据输入,并依此数据序列对内部信号进行赋值,判断进入何种测试模式。此序列编码方式可由设计者决定并更改复杂度。
本步骤中提到的模式编码是一种能够进入某一测试模式的代码,每一种测试模式都可以对应存在一个或多个模式编码,而在模式编码正确的前提下每一个模式编码都存在唯一对应的测试模式。当然也可能存在这样的情况:接收到通过复用功能端口输入的模式编码,而该模式编码是一个错误的序列编码(即不存在与之对应的测试模式),此时可以报错,并等待下一次序列代码的输入。由于模式编码和测试模式存在上述的对应关系,因此芯片中可以存在一个模式编码和测试模式的对应表,可以在收到模式编码后查询对应表,以便进入相应的测试模式。当然,该对照表是存在于一种优选的实施方式中,本领域的技术人员也可以根据实际应用的情况选择适当的查询测试模式的方法,此处不进行具体的限定。下面举一个例子来说明模式编码与测试模式的对照关系:请参见表1,表1为模式编码与测试模式对照表,表中scan mode和chip_test_mode[4:0]为模式编码。
表1模式编码与测试模式对照表
通常来讲,XRSTN是作为所有测试模式下的复位信号使用,将XRSTN置为1后,所有测试模块都会复位。而测试控制模块则开始工作,并根据输入密码序列选择进入何种测试模式。在进入测试模式之后,XRSTN再赋值0,表明测试模式进入过程结束。这也是在切换测试模式过程中,保证芯片不会失控的一种方式。因为在XRSTN为1时,所有测试模块逻辑一直处于复位状态,不会变化,直到XRSTN再赋值0为止。
可以理解的是,芯片的测试模式有很多种,如SCAN测试、ADC测试、PMU测试等,此处并不对测试模式的具体种类进行限定,本领域的技术人员可以根据芯片的实际状况进行设置。若要实现以上这么多种测试模式,至少需要5个控制端口,以及相应的TEST_CLK,RSTN等端口。本设计方法除了必要的TEST_CLOCK,RSTN等端口外,只需要一个输入作为控制端口,将外部端口控制转为内部信号控制。如图2所示,图2为测试模式进入方法示意图。先将XRSTN端口置为0,再通过TDI端口输入低频时钟,通过TMS端口串行输入数据(以本设计为例,34位密码数据),低位优先。如输入密码正确,则TDO端口置位为1。将XRSTN端口置为1,并等待进入相应的测试模式。若希望进入其他测试模式,则需重新置位XRSTN端口,重复上述过程并输入相应测试模式的序列数据。
S103:重新接收所述用户密码。
其中,本步骤发生的前提是,用户密码发生错误。可以在保证用户密码输入错误的前提下回到初始状态,重新接受用户密码。
该实施例能够减少控制端口的管脚数量需求,同时可以降低用户误操作的风险。
下面请参见图3,图3为本申请实施例所提供的另一种芯片进入测试模式的控制方法的流程图;
具体步骤可以包括:
S201:当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;若是,则进入S202;若否,则进入S203;
其中,作为一种优选的实施方式,可以设置24位用户密码。
S202:若是,则接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;进入S204。
其中,作为一种优选的实施方式,可以设置10位的模式编码。
S203:若否,则重新接收所述用户密码。
S204:判断所述测试模式是否为Scan测试模式。
S205:若是,则启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
其中,其他测试只是针对模拟模块或者相应模块的功能,不会影响到TCU(TestControl Unit,测试控制模块)模块的数据和功能。但是进入Scan测试后,所有的寄存器值都会受Scan模式的控制,从而影响到TCU模块中控制模式的输出。因此应该设置Scan测试模式保护机制,保证Scan测试模式不会在Scan测试时突然退出。
S206:判断所述测试模式对应的芯片测试是否完成;
S207:若是,则将所述XRSTN端口置位为1,以便进入其他测试模式。
本实施例能够在进行某项测试完成后,再次置位XRSTN端口,即可重新输入用户密码和模式编码进入其他测试模式。
请参见图4,图4为本申请实施例所提供的一种芯片进入测试模式的控制系统的结构示意图;
该系统可以包括:
判断模块100,用于当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;
测试模块200,用于当所述用户密码正确时,接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
复位模块300,用于当所述用户密码不正确时,重新接收所述用户密码。
在本申请提供的另一种芯片进入测试模式的控制系统的实施例中;
该系统还包括:
更改鉴权模块,用于当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;
序列编码更改模块,用于当所述设计者具有得到更改权限时,根据所述序列编码更改指令对所述序列编码进行更改。
该系统还包括:
Scan测试判断模块,用于判断所述测试模式是否为Scan测试模式;
测试保护模块,用于当所述测试模式为所述Scan测试模式时,启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
该系统还包括:
测试完成判断模块,用于判断所述测试模式对应的芯片测试是否完成;
端口置位模块,用于当所述测试模式对应的芯片测试完成时,将所述XRSTN端口置位为1,以便进入其他测试模式。由于系统部分的实施例与方法部分的实施例相互对应,因此系统部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
本申请还提供了一种计算机可读存储介质,其上存有计算机程序,该计算机程序被执行时可以实现上述实施例所提供的步骤。该存储介质可以包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还提供了一种终端,可以包括存储器和处理器,所述存储器中存有计算机程序,所述处理器调用所述存储器中的计算机程序时,可以实现上述实施例所提供的步骤。当然所述芯片还可以包括各种网络接口,电源等组件。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种芯片进入测试模式的控制方法,其特征在于,包括:
当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;
若是,则接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
若否,则重新接收所述用户密码。
2.根据权利要求1所述控制方法,其特征在于,还包括:
当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;
若是,则根据所述序列编码更改指令对所述序列编码进行更改。
3.根据权利要求1所述控制方法,其特征在于,根据所述模式编码进入相对应的测试模式后,还包括:
判断所述测试模式是否为Scan测试模式;
若是,则启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
4.根据权利要求1所述控制方法,其特征在于,还包括:
判断所述测试模式对应的芯片测试是否完成;
若是,则将所述XRSTN端口置位为1,以便进入其他测试模式。
5.一种芯片进入测试模式的控制系统,其特征在于,包括:
判断模块,用于当接收到通过复用功能端口输入的用户密码,判断所述用户密码是否正确;
测试模块,用于当所述用户密码正确时,接收通过所述复用功能端口输入的模式编码,根据所述模式编码进入相对应的测试模式并将XRSTN端口置位为0;
复位模块,用于当所述用户密码不正确时,重新接收所述用户密码。
6.根据权利要求5所述控制系统,其特征在于,还包括:
更改鉴权模块,用于当接收到设计者发送的序列编码更改指令时,判断所述设计者是否具有更改权限;
序列编码更改模块,用于当所述设计者具有得到更改权限时,根据所述序列编码更改指令对所述序列编码进行更改。
7.根据权利要求5所述控制系统,其特征在于,还包括:
Scan测试判断模块,用于判断所述测试模式是否为Scan测试模式;
测试保护模块,用于当所述测试模式为所述Scan测试模式时,启动Scan测试保护机制以保证所述Scan测试模式不在Scan测试过程中退出。
8.根据权利要求5所述控制系统,其特征在于,还包括:
测试完成判断模块,用于判断所述测试模式对应的芯片测试是否完成;
端口置位模块,用于当所述测试模式对应的芯片测试完成时,将所述XRSTN端口置位为1,以便进入其他测试模式。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序执行时实现如权利要求1至4任一项所述控制方法。
10.一种终端,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器调用所述存储器中的计算机程序时实现如权利要求1至4任一项所述控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710959458.3A CN107783028A (zh) | 2017-10-16 | 2017-10-16 | 一种芯片进入测试模式的控制方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710959458.3A CN107783028A (zh) | 2017-10-16 | 2017-10-16 | 一种芯片进入测试模式的控制方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107783028A true CN107783028A (zh) | 2018-03-09 |
Family
ID=61434534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710959458.3A Pending CN107783028A (zh) | 2017-10-16 | 2017-10-16 | 一种芯片进入测试模式的控制方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107783028A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109633422A (zh) * | 2018-12-21 | 2019-04-16 | 长沙理工大学 | 基于扫描混淆的加密芯片安全测试方法 |
CN110751978A (zh) * | 2019-10-16 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 用于非挥发性存储器的测试校调方法及测试校调电路 |
CN112463579A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 生成配置文件与使用配置文件测试的系统及其方法 |
CN112882402A (zh) * | 2021-01-18 | 2021-06-01 | 湖南国科微电子股份有限公司 | 一种集成芯片的控制方法、装置、设备及介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169467A (zh) * | 2006-10-26 | 2008-04-30 | 国际商业机器公司 | 用于控制访问部分扫描链和/或从其退出的方法和装置 |
CN102056172A (zh) * | 2011-01-04 | 2011-05-11 | 大唐微电子技术有限公司 | 一种智能卡及其进行鉴权的方法 |
CN102692595A (zh) * | 2011-03-25 | 2012-09-26 | Nxp股份有限公司 | 保护扫描链数据的电路 |
CN104375079A (zh) * | 2014-11-07 | 2015-02-25 | 三星半导体(中国)研究开发有限公司 | 芯片 |
CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
CN105824351A (zh) * | 2016-03-11 | 2016-08-03 | 福州瑞芯微电子股份有限公司 | Cpu的可测试性时钟电路及其测试方法 |
CN106646203A (zh) * | 2016-12-16 | 2017-05-10 | 北京航空航天大学 | 一种防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构 |
CN106918775A (zh) * | 2017-04-21 | 2017-07-04 | 成都锐成芯微科技股份有限公司 | 芯片测试模式的进入方法 |
-
2017
- 2017-10-16 CN CN201710959458.3A patent/CN107783028A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169467A (zh) * | 2006-10-26 | 2008-04-30 | 国际商业机器公司 | 用于控制访问部分扫描链和/或从其退出的方法和装置 |
CN102056172A (zh) * | 2011-01-04 | 2011-05-11 | 大唐微电子技术有限公司 | 一种智能卡及其进行鉴权的方法 |
CN102692595A (zh) * | 2011-03-25 | 2012-09-26 | Nxp股份有限公司 | 保护扫描链数据的电路 |
CN104375079A (zh) * | 2014-11-07 | 2015-02-25 | 三星半导体(中国)研究开发有限公司 | 芯片 |
CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
CN105824351A (zh) * | 2016-03-11 | 2016-08-03 | 福州瑞芯微电子股份有限公司 | Cpu的可测试性时钟电路及其测试方法 |
CN106646203A (zh) * | 2016-12-16 | 2017-05-10 | 北京航空航天大学 | 一种防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构 |
CN106918775A (zh) * | 2017-04-21 | 2017-07-04 | 成都锐成芯微科技股份有限公司 | 芯片测试模式的进入方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109633422A (zh) * | 2018-12-21 | 2019-04-16 | 长沙理工大学 | 基于扫描混淆的加密芯片安全测试方法 |
CN109633422B (zh) * | 2018-12-21 | 2021-08-17 | 长沙理工大学 | 基于扫描混淆的加密芯片安全测试方法 |
CN112463579A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 生成配置文件与使用配置文件测试的系统及其方法 |
CN112463579B (zh) * | 2019-09-09 | 2024-04-12 | 英业达科技有限公司 | 生成配置文件与使用配置文件测试的系统及其方法 |
CN110751978A (zh) * | 2019-10-16 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 用于非挥发性存储器的测试校调方法及测试校调电路 |
CN112882402A (zh) * | 2021-01-18 | 2021-06-01 | 湖南国科微电子股份有限公司 | 一种集成芯片的控制方法、装置、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107783028A (zh) | 一种芯片进入测试模式的控制方法及系统 | |
CN106531654B (zh) | 一种芯片输入引脚测试方法和装置 | |
CN111078482B (zh) | 通讯导航设备测试系统、方法、设备和可读存储介质 | |
CN106503308A (zh) | 一种基于uvm的can控制器ip验证平台 | |
US8185782B2 (en) | Test device and method for hierarchical test architecture | |
CN100486185C (zh) | 一种并行测试方法及系统 | |
CN104364766A (zh) | 测试仪器基于来自测试中系统的信息的定制操作 | |
CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
CN106682370A (zh) | 一种仿真验证系统 | |
CN110321292A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
CN109450601A (zh) | 信号检测方法及装置 | |
US6707313B1 (en) | Systems and methods for testing integrated circuits | |
CN108038060A (zh) | 一种测试方法、装置、终端及计算机可读介质 | |
CN105528477B (zh) | 芯片内部功能模块的电源压降检测方法、装置及芯片 | |
CN110069279A (zh) | 一种直流控制保护程序的校验方法、装置及存储介质 | |
CN107797004A (zh) | 一种航天器电性能测试用例数字化验证系统和方法 | |
CN102401876A (zh) | 一种光电集成电路芯片的测试系统和测试方法 | |
CN100507927C (zh) | 库测试电路以及库测试方法 | |
CN106648823A (zh) | 代码发布的方法及装置 | |
CN104731702B (zh) | 测试系统及其服务端 | |
CN106777665A (zh) | 提高协同仿真平台验证效率的方法及系统 | |
CN104021083B (zh) | 测试方法及装置 | |
CN110413531A (zh) | 实现iomt自动测试方法、装置、计算机设备及存储介质 | |
CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
CN109165030A (zh) | 一种单片机的在线编程测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 215011 23rd Floor, Building 3, Suzhou Pioneer Park, 209 Zhuyuan Road, Suzhou High-tech Zone, Jiangsu Province Applicant after: Suzhou Guoxin Technology Co., Ltd. Address before: 215011 23rd Floor, Building 3, Suzhou Pioneer Park, 209 Zhuyuan Road, Suzhou High-tech Zone, Jiangsu Province Applicant before: C*Core Technology (Suzhou) Co., Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180309 |