CN112882402A - 一种集成芯片的控制方法、装置、设备及介质 - Google Patents

一种集成芯片的控制方法、装置、设备及介质 Download PDF

Info

Publication number
CN112882402A
CN112882402A CN202110063708.1A CN202110063708A CN112882402A CN 112882402 A CN112882402 A CN 112882402A CN 202110063708 A CN202110063708 A CN 202110063708A CN 112882402 A CN112882402 A CN 112882402A
Authority
CN
China
Prior art keywords
integrated chip
analog
circuit module
controlling
analog circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110063708.1A
Other languages
English (en)
Inventor
邓冏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Goke Microelectronics Co Ltd
Original Assignee
Hunan Goke Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Goke Microelectronics Co Ltd filed Critical Hunan Goke Microelectronics Co Ltd
Priority to CN202110063708.1A priority Critical patent/CN112882402A/zh
Publication of CN112882402A publication Critical patent/CN112882402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Abstract

本申请公开了一种集成芯片的控制方法,其中,集成芯片中设置有模拟控制电路,该方法包括:对集成芯片进行检测;当集成芯片失效时,则利用模拟控制电路对集成芯片中的模拟电路模块进行控制。显然,通过这样的设置方式不仅能够避免集成芯片中的模拟电路模块由于集成芯片失效而出现的不可控现象,而且,也可以推测出集成芯片产生失效的原因,此时通过对导致集成芯片发生失效的信号进行控制,就可以保证集成芯片的正常运行。相应的,本申请所提供的一种集成芯片的控制装置、设备及介质,同样具有上述有益效果。

Description

一种集成芯片的控制方法、装置、设备及介质
技术领域
本发明涉及电力电子技术领域,特别涉及一种集成芯片的控制方法、装置、设备及介质。
背景技术
集成芯片是电力电子领域中最为常见的一种电子元器件,并且,随着集成芯片的逐渐增大,会在集成芯片中设置大量的模拟电路模块。如果集成芯片中的模拟电路模块发生失效,那么,集成芯片中模拟电路模块的输出信号就会出现抖动或亚稳态现象,与此同时,集成芯片模拟电路模块的输出信号也会反馈至集成芯片内模拟电路模块的输入信号中,这样不仅会导致模拟电路模块处于不可控状态,而且,也会引发集成芯片的异常运行。目前,针对这一技术问题,还没有较为有效的解决办法。
由此可见,如何能够在集成芯片发生失效的情况下,实现对集成芯片中模拟电路模块的控制,并保证集成芯片的正常运行,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,本发明的目的在于提供一种集成芯片的控制方法、装置、设备及介质,以能够在集成芯片发生失效的情况下,实现对集成芯片中的模拟电路模块的控制,并保证集成芯片的正常运行。其具体方案如下:
一种集成芯片的控制方法,所述集成芯片中设置有模拟控制电路,包括:
对所述集成芯片进行检测;
当所述集成芯片失效时,则利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制。
优选的,所述对所述集成芯片进行检测的过程,包括:
利用微光显微镜对目标buffer进行监测;其中,所述目标buffer为预先添加到所述模拟电路模块输出端的buffer,且所述目标buffer的输出端不连接负载;
若所述目标buffer出现异常亮点,则判定所述集成芯片失效。
优选的,所述目标buffer的功率大于预设阈值。
优选的,还包括:
控制所述模拟电路模块输出不同的目标输出信号,并利用所述微光显微镜对所述目标buffer的输出状态进行观测,得到目标观测状态;
利用所述目标观测状态对所述集成芯片中发生失效的器件进行定位。
优选的,所述控制所述模拟电路模块输出不同的目标输出信号的过程,包括:
通过所述集成芯片的I2C接口或SPI接口或UART接口控制所述模拟电路模块输出不同的所述目标输出信号。
优选的,所述利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制的过程,包括:
当所述集成芯片中设置有DFT电路时,则通过复用所述DFT电路,以对所述模拟电路模块进行控制。
相应的,本发明还公开了一种集成芯片的控制装置,所述集成芯片中设置有模拟控制电路,包括:
芯片检测模块,用于对所述集成芯片进行检测;
芯片控制模块,用于当所述集成芯片失效时,则利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制。
相应的,本发明还公开了一种集成芯片的控制设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如前述所公开的一种集成芯片的控制方法的步骤。
相应的,本发明还公开了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如前述所公开的一种集成芯片的控制方法的步骤。
可见,在本发明所提供的集成芯片控制方法中,先是对集成芯片进行检测,如果发现集成芯片失效,则利用预先添加到集成芯片中的模拟控制电路来对集成芯片中的模拟电路模块进行控制,这样就相当于是模拟控制电路接管了集成芯片中模拟电路模块的控制逻辑。显然,通过这样的设置方式不仅能够避免集成芯片中的模拟电路模块由于集成芯片失效而出现的不可控现象,而且,也可以推测出集成芯片产生失效的原因,此时通过对导致集成芯片发生失效的信号进行控制,就可以保证集成芯片的正常运行。相应的,本发明所提供的一种集成芯片的控制装置、设备及介质,同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种集成芯片的控制方法的流程图;
图2为本发明实施例所提供的一种集成芯片的控制装置的结构图;
图3为本发明实施例所提供的一种集成芯片的控制设备的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1,图1为本发明实施例所提供的一种集成芯片的控制方法的流程图,其中,集成芯片中设置有模拟控制电路,该控制方法包括:
步骤S11:对集成芯片进行检测;
步骤S12:当集成芯片失效时,则利用模拟控制电路对集成芯片中的模拟电路模块进行控制。
在本实施例中,是提供了一种集成芯片的控制方法,利用该控制方法能够在集成芯片发生失效的情况下,也能对集成芯片中的模拟电路模块进行控制。具体的,在本实施例中,需要预先在集成芯片中设置模拟控制电路,在使用集成芯片的过程中,首先是对集成芯片进行检测,以判断集成芯片是否处于正常运行状态,如果集成芯片失效,则说明集成芯片中的模拟电路模块处于不可控状态,在此情况下,集成芯片的输出信号就会出现抖动或亚稳态现象。
为了避免上述情况的发生,则利用预先添加到集成芯片中的模拟控制电路来对集成芯片中的模拟电路模块进行控制。能够想到的是,当利用模拟控制电路对集成芯片中的模拟电路模块进行控制后,模拟控制电路就相当于接管了集成芯片中模拟电路模块的控制逻辑,在此情况下,就可以避免模拟电路模块的输入信号被污染,这样就能够避免集成芯片中的模拟电路模块由于集成芯片失效而出现的不可控现象。并且,当模拟控制电路接管了集成芯片中模拟电路模块的控制逻辑之后,不仅可以定位出集成芯片中发生失效的器件,而且,也可以推测出集成芯片发生失效的原因,此时通过对导致集成芯片发生失效的信号进行控制,就可以保证集成芯片的正常运行。
需要说明的是,在本实施例中,集成芯片是指任意一种类型或型号的芯片,比如:SOC(System On Chip,系统级)芯片等等。也即,只要是集成芯片在发生失效的情况下,其内部的模拟电路模块处于不可控的芯片均可以利用本实施例所提供的控制方法来对集成芯片内部的模拟电路模块进行控制。
可见,在本实施例所提供的集成芯片控制方法中,先是对集成芯片进行检测,如果发现集成芯片失效,则利用预先添加到集成芯片中的模拟控制电路来对集成芯片中的模拟电路模块进行控制,这样就相当于是模拟控制电路接管了集成芯片中模拟电路模块的控制逻辑。显然,通过这样的设置方式不仅能够避免集成芯片中的模拟电路模块由于集成芯片失效而出现的不可控现象,而且,也可以定位出集成芯片产生失效的原因,此时通过对导致集成芯片发生失效的信号进行控制,就可以保证集成芯片的正常运行。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,上述步骤:对集成芯片进行检测的过程,包括:
利用微光显微镜对目标buffer进行监测;
其中,目标buffer为预先添加到模拟电路模块输出端的buffer,且目标buffer的输出端不连接负载;
若目标buffer出现异常亮点,则判定集成芯片失效。
在本实施例中,是提供了一种对集成芯片进行检测的具体实现方法,在该检测方法中,需要预先在集成芯片模拟电路模块的输出端添加目标buffer,并在目标buffer的输出端不连接负载。在本实施例中,目标buffer是指一对相互连接的反相器。
可以理解的是,如果集成芯片发生失效,那么,目标buffer的输出端就会出现信号抖动或亚稳态现象,与此同时,目标buffer中的反相器就会出现PMOS管和NMOS管同时导通的现象,这样就会导致目标buffer中的PMOS管和NMOS管上出现短时间的大电流,并在目标buffer上出现异常亮光。而微光显微镜(Emission Microscope,EMMI)是一种分辨率极高的故障分析工具,所以,在此情况下,就可以利用微光显微镜侦测到器件上所发出的异常亮光。也即,如果利用微光显微镜观测到目标buffer上出现异常亮点,则说明集成芯片发生了失效现象。
显然,当通过此种设置方式来对集成芯片进行检测时,不仅不会对集成芯片的运行状况造成影响,而且,目标buffer也不会占用集成芯片过多的面积与资源开销,因此,通过本实施例所提供的技术方案,就可以相对提高在对集成芯片进行检测过程中的便捷度。
作为一种优选的实施方式,目标buffer的功率大于预设阈值。
可以理解的是,由于集成芯片的体积通常较小,并且,会在集成芯片上会设置有大量的电子元器件,因此,在对集成芯片进行检测的过程中会存在很多困难。
考虑到目标buffer上出现亮点的持续时间较短,以及外界环境中存在亮光对目标buffer产生亮点所造成干扰,所以,在本实施例中,是将目标buffer的功率设置为大于预设阈值的功率值。能够想到的是,当将目标buffer的功率值设置为大于预设阈值的功率值时,就可以在集成芯片发生失效时,在目标buffer上出现亮度更为明显的亮点,由此就可以进一步降低在对异常亮点进行检测过程中的检测难度。
作为一种优选的实施方式,上述控制方法还包括:
控制模拟电路模块输出不同的目标输出信号,并利用微光显微镜对目标buffer的输出状态进行观测,得到目标观测状态;
利用目标观测状态对集成芯片中发生失效的器件进行定位。
可以理解的是,在实际操作过程中,导致集成芯片发生失效的原因多种多样,比如:集成芯片中模拟电路模块发生故障、短路、断路等等,而每一种故障都会在集成芯片上反馈出不同的信号输出结果。
因此,在本实施例中,为了对集成芯片中发生失效的器件进行定位,并对发生失效器件的失效原因进行分析,还可以通过模拟控制电路控制集成芯片中模拟电路模块的输入,并使得集成芯片中的模拟电路模块输出不同的目标输出信号,然后,利用微光显微镜对连接在模拟电路模块输出端目标buffer的输出状态进行观测,得到目标观测状态,最后,再利用目标观测状态来定位集成芯片中发生失效的器件,并根据目标观测状态来推测集成芯片中器件发生失效的原因。
显然,通过本实施例所提供的技术方案,不仅可以定位出集成芯片中发生失效的器件,而且,也可以推测出集成芯片中器件发生失效的原因。
作为一种优选的实施方式,上述步骤:控制模拟电路模块输出不同的目标输出信号的过程,包括:
通过集成芯片的I2C接口或SPI接口或UART接口控制模拟电路模块输出不同的目标输出信号。
可以理解的是,目前在对集成芯片进行测试时,一般是对集成芯片进行机台测试,因此,在实际操作过程中,为了方便工作人员对集成芯片进行板级测试,还可以通过集成芯片上的I2C接口或SPI接口或UART接口来控制模拟电路模块输出不同的目标输出信号,并由此来提高工作人员的测试体验。
基于上述实施例,本实施例对技术方案作进一步的说明与优化,作为一种优选的实施方式,上述步骤:利用模拟控制电路对集成芯片中的模拟电路模块进行控制的过程,包括:
当集成芯片中设置有DFT电路时,则通过复用DFT电路,以对模拟电路模块进行控制。
在实际应用中,由于在很多集成芯片中都会设置有DFT(Design ForTestability,可测试性)电路,而在DFT电路中通常会设置有对模拟电路模块进行控制的模拟控制电路,所以,当集成芯片中设置有DFT电路时,就可以直接复用DFT电路中的模拟控制电路来对集成芯片中的模拟电路模块进行控制,而省去在集成芯片中设置模拟控制电路的繁琐步骤。
显然,通过本实施例所提供的技术方案,就可以进一步提高在对集成芯片进行控制时的便捷度。
请参见图2,图2为本发明实施例所提供的一种集成芯片的控制装置的结构图,该控制装置包括:
芯片检测模块21,用于对集成芯片进行检测;
芯片控制模块22,用于当集成芯片失效时,则利用模拟控制电路对集成芯片中的模拟电路模块进行控制。
本发明实施例所提供的一种集成芯片的控制装置,具有前述所公开的一种集成芯片的控制方法所具有的有益效果。
请参见图3,图3为本发明实施例所提供的一种集成芯片的控制设备的结构图,该控制设备包括:
存储器31,用于存储计算机程序;
处理器32,用于执行计算机程序时实现如前述所公开的一种集成芯片的控制方法的步骤。
本发明实施例所提供的一种集成芯片的控制设备,具有前述所公开的一种集成芯片的控制方法所具有的有益效果。
相应的,本发明实施例还公开了一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如前述所公开的一种集成芯片的控制方法的步骤。
本发明实施例所提供的一种计算机可读存储介质,具有前述所公开的一种集成芯片的控制方法所具有的有益效果。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种集成芯片的控制方法、装置、设备及介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种集成芯片的控制方法,其特征在于,所述集成芯片中设置有模拟控制电路,包括:
对所述集成芯片进行检测;
当所述集成芯片失效时,则利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制。
2.根据权利要求1所述的控制方法,其特征在于,所述对所述集成芯片进行检测的过程,包括:
利用微光显微镜对目标buffer进行监测;其中,所述目标buffer为预先添加到所述模拟电路模块输出端的buffer,且所述目标buffer的输出端不连接负载;
若所述目标buffer出现异常亮点,则判定所述集成芯片失效。
3.根据权利要求2所述的控制方法,其特征在于,所述目标buffer的功率大于预设阈值。
4.根据权利要求2所述的控制方法,其特征在于,还包括:
控制所述模拟电路模块输出不同的目标输出信号,并利用所述微光显微镜对所述目标buffer的输出状态进行观测,得到目标观测状态;
利用所述目标观测状态对所述集成芯片中发生失效的器件进行定位。
5.根据权利要求4所述的控制方法,其特征在于,所述控制所述模拟电路模块输出不同的目标输出信号的过程,包括:
通过所述集成芯片的I2C接口或SPI接口或UART接口控制所述模拟电路模块输出不同的所述目标输出信号。
6.根据权利要求1至5任一项所述的控制方法,其特征在于,所述利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制的过程,包括:
当所述集成芯片中设置有DFT电路时,则通过复用所述DFT电路,以对所述模拟电路模块进行控制。
7.一种集成芯片的控制装置,其特征在于,所述集成芯片中设置有模拟控制电路,包括:
芯片检测模块,用于对所述集成芯片进行检测;
芯片控制模块,用于当所述集成芯片失效时,则利用所述模拟控制电路对所述集成芯片中的模拟电路模块进行控制。
8.一种集成芯片的控制设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述的一种集成芯片的控制方法的步骤。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的一种集成芯片的控制方法的步骤。
CN202110063708.1A 2021-01-18 2021-01-18 一种集成芯片的控制方法、装置、设备及介质 Pending CN112882402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110063708.1A CN112882402A (zh) 2021-01-18 2021-01-18 一种集成芯片的控制方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110063708.1A CN112882402A (zh) 2021-01-18 2021-01-18 一种集成芯片的控制方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN112882402A true CN112882402A (zh) 2021-06-01

Family

ID=76049128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110063708.1A Pending CN112882402A (zh) 2021-01-18 2021-01-18 一种集成芯片的控制方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN112882402A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030237025A1 (en) * 2002-06-19 2003-12-25 Lee Song Automatic test equipment for test and analysis of analog DFT/BIST circuitry
CN1486506A (zh) * 2000-12-01 2004-03-31 株式会社日立制作所 半导体集成电路装置及其识别和制造方法以及半导体芯片
US20050015693A1 (en) * 2003-07-15 2005-01-20 Kenichi Anzou Semiconductor integrated circuit verification system
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN108496222A (zh) * 2016-03-16 2018-09-04 惠普发展公司有限责任合伙企业 控制功能模式和测试模式之间的转换
CN109164374A (zh) * 2018-09-28 2019-01-08 长鑫存储技术有限公司 芯片与芯片测试系统
CN110780180A (zh) * 2019-10-25 2020-02-11 长江存储科技有限责任公司 芯片测试装置及系统
CN110988652A (zh) * 2019-11-28 2020-04-10 西安电子科技大学 一种回收芯片检测方法及其检测电路
CN111123081A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 集成电路
CN111123077A (zh) * 2020-01-15 2020-05-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486506A (zh) * 2000-12-01 2004-03-31 株式会社日立制作所 半导体集成电路装置及其识别和制造方法以及半导体芯片
US20030237025A1 (en) * 2002-06-19 2003-12-25 Lee Song Automatic test equipment for test and analysis of analog DFT/BIST circuitry
US20050015693A1 (en) * 2003-07-15 2005-01-20 Kenichi Anzou Semiconductor integrated circuit verification system
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN108496222A (zh) * 2016-03-16 2018-09-04 惠普发展公司有限责任合伙企业 控制功能模式和测试模式之间的转换
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN109164374A (zh) * 2018-09-28 2019-01-08 长鑫存储技术有限公司 芯片与芯片测试系统
CN111123081A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 集成电路
CN110780180A (zh) * 2019-10-25 2020-02-11 长江存储科技有限责任公司 芯片测试装置及系统
CN110988652A (zh) * 2019-11-28 2020-04-10 西安电子科技大学 一种回收芯片检测方法及其检测电路
CN111123077A (zh) * 2020-01-15 2020-05-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法

Similar Documents

Publication Publication Date Title
KR101977431B1 (ko) 차량 시스템용 전압 공급원을 모니터링하기 위한 방법 및 장치
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
CN109477862B (zh) 车载控制装置
US20180003745A1 (en) Method for diagnosing state of capacitor in modular converter
CN110658400B (zh) 基于嵌入式的测试方法、微控制器和系统
US8259422B2 (en) Switching power supply protection system, mother board and computer
US20220137130A1 (en) Self diagnostic apparatus for electronic device
JP6104578B2 (ja) 検査装置および検査方法
US9829534B2 (en) Device and method for monitoring a power semiconductor switch
US20040085074A1 (en) Method for producing a fault signal which indicates a short to ground
CN112882402A (zh) 一种集成芯片的控制方法、装置、设备及介质
US9651600B2 (en) Power up detecting system
US20140266272A1 (en) Ground fault circuit interrupter and method
JP2015500984A (ja) 互いに独立した複数の電子構成部品と中央処理装置との間の接続ラインにおける欠陥を検出する方法および装置
CN111090557B (zh) 一种pcie设备异常降带宽的管理方法、装置及设备
CN105676981B (zh) 一种复位电路、工作方法及复位方法
US20060179332A1 (en) Power system providing power to at least one component including circuit for minimizing effects of power interruptions and method of using same
KR101524660B1 (ko) 사이리스터 고장 검출 시스템 및 방법
US11462901B2 (en) Protective circuit, operating method for a protective circuit and computer system
CN111257677B (zh) 一种电磁脉冲干扰测试方法及系统
KR960002363B1 (ko) 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법
JPH11223661A (ja) 集積回路の検査方法及び検査装置
CN116047215A (zh) 一种元器件故障激发方法及装置
US20220355484A1 (en) Controller for robot and power-outage processing method
CN107179471B (zh) 一种板间总线插件测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210601