CN111123077A - 一种芯片的失效定位方法 - Google Patents

Abstract

本发明公开了一种芯片的失效定位方法，包括如下步骤：连接步骤：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的输入端或输出端相接；加电步骤：依照模拟芯片或数字电路芯片的加电顺序依次对待测芯片的输入端和/或输出端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。本发明的芯片的失效定位方法通过对不同的芯片端位进行加电进而待测芯片工作，使得OBIRCH机器实现对芯片的动态检测，并且采用本发明的方法进行实现定位检测成本低廉、且节约时间。

Description

一种芯片的失效定位方法

技术领域

本发明涉及半导体器件的失效检测领域，尤其涉及一种芯片的失效定位方法。

背景技术

目前，对于芯片缺陷的检测，现在有采用EMMI(微光显微镜)定位方法，EMMI是通过外部电源，使芯片内部电路发光，然后使用EMMI镜头捕捉发光点，进而定位失效位置。具体的如图10所示，当采用EMMI定位方法进行检测时，第一缺陷A因为芯片VCC端以及MOS管1的栅极加电而产生光，产生的光子被EMMI机器3探测到然后实现定位；但是采用EMMI进行缺陷检测具有一定的局限性，因为并不是所有缺陷都可以发光，当遇到不能进行发光的缺陷时，则EMMI定位方法无能为力。因此对芯片进行缺陷检测的会采用OBIRCH检测的方式来进行检测，如图11所示，其为采用OBIRCH进行检测的原理图；在芯片VCC端加恒定的电压以及在MOS管1的栅极加电时，此时缺陷位置产生电流变化，OBIRCH产生的激光打在第二缺陷B上，所得到的反射亮度与打在非缺陷位置的反射亮度存在差异，进而检测到对应的缺陷。但是目前使用OBIRCH的定位方法还停留在静态阶段，这些方法主要与IV曲线测试相结合，依据IV曲线的测试结果以及加偏压来完成失效定位。因此，这种方法主要运用于芯片的静态参数失效定位。

现有的OBIRCH机器虽然能够增加EOP功能来实现局部元器件的动态检测，但是这种EOP功能的增加价格昂贵，至少是40万以上；并且这种EOP功能需要集成固定的电路版图，且其只能实现对单个特定的元器件测试，使用范围也具有一定的局限。因此，设计一种成本低廉、操作方便、使用范围广泛的动态失效检测成为本领域技术人员亟待解决的技术问题。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种芯片的失效定位方法，其能实现对待测芯片的动态检测，且能进一步完成对芯片的缺陷定位。

本发明的目的之二在于提供一种芯片的失效定位方法，其能实现对待测芯片的动态检测，且能进一步完成对芯片的缺陷定位。

本发明的目的之一采用如下技术方案实现：

一种芯片的失效定位方法，包括如下步骤：

连接步骤：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的输入端相接；

输入加电步骤：依次对待测芯片各输入端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

进一步地，所述待测芯片的输入端包括VCC端、LINE端、COMP端；

所述连接步骤通过以下方式实现：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的VCC端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的LINE端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的COMP端相接，且其余输入端口与外部电源相接；

输入加电步骤：依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

进一步地，在输入加电步骤之后还包括如下步骤：

输出加电步骤：当在输入加电步骤中检测到待测芯片不存在缺陷时，则将待测芯片的输出端口通过串联电阻与OBIRCH机器的电源输出端相接，且将OBIRCH机器的接地端与待测芯片的地端相接；

设置步骤：对OBIRCH机器进行扫描设置；

扫描步骤：通过OBIRCH机器对待测芯片进行扫描进而获取所述芯片的失效定位图像。

进一步地，所述设置步骤具体包括：

设置OBIRCH机器的扫描模式为Normal模式；

设置OBIRCH机器的分辨率为X*Y；

设置OBIRCH机器的输出电压为待测芯片的检测电压值；

设置OBIRCH机器的扫描时间为T，所述扫描时间通过时间计算公式计算得到，所述时间计算公式为：T＝N*周期*分辨率，其中，N为正整数，周期为待测芯片的检测周期。

进一步地，在连接步骤之前还包括波形检测步骤：

将待测芯片与外围驱动电路相接，通过示波器的检测端与待测芯片的输出端相接以得到待测芯片的检测波形，并通过示波器得到的检测波形以读取待测芯片的检测周期以及检测电压值。

进一步地，所述串联电阻的阻值大小通过如下步骤计算得到：

获取OBIRCH机器的检测电流范围以及待测芯片的检测电压值；

根据电阻计算公式：R＝U/I计算得到串联电阻的阻值大小；R表示串联电阻的大小，U表示检测电压值的大小，I表示通过OBIRCH机器的检测电流值大小；其中，当检测电压值小于10V时，I为10μA～8mA中任意一数值；当检测电压值大于等于10V时，I为10μA～100μA中任意一数值。

进一步地，所述待测芯片为模拟芯片或者数字电路芯片。

本发明的目的之二采用如下技术方案实现：

一种芯片的失效定位方法，包括如下步骤：

第一连接步骤：将待测芯片与驱动电路相接，并将待测芯片的输出端口通过串联电阻与OBIRCH机器的电源输出端相接，且将OBIRCH机器的接地端与待测芯片的地端相接；

设置步骤：对OBIRCH机器进行扫描设置；

扫描步骤：通过OBIRCH机器对待测芯片进行扫描进而获取所述芯片的失效定位图像。

进一步地，当在扫描步骤中检测到待测芯片不存在缺陷时，则执行如下步骤：

第二连接步骤：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的输入端相接；

输入加电步骤：依次对待测芯片各输入端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

进一步地，所述待测芯片的输入端包括VCC端、LINE端、COMP端；

所述第二连接步骤通过以下方式实现：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的VCC端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的LINE端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的COMP端相接，且其余输入端口与外部电源相接；

输入加电步骤：依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

相比现有技术，本发明的有益效果在于：

本发明的芯片的失效定位方法通过对不同的芯片端位进行加电进而驱动待测芯片工作，使得OBIRCH机器实现对芯片的动态检测，并且采用本发明的方法进行实现定位检测成本低廉、且节约时间。

附图说明

图1为实施例一的芯片的失效定位方法的流程图；

图2为实施例一中的待测芯片的电路原理图；

图3为实施例一的OBIRCH机器与待测芯片输入端的电路连接示意图；

图4为当缺陷位于MOS管的源极时的电路示意图；

图5为当缺陷位于待测芯片的输出端时的电路示意图；

图6为示波器检测正常待测芯片时得到的波形图；

图7为示波器检测异常待测芯片时得到的波形图；

图8为静态OBIRCH检测结果图像；

图9为动态OBIRCH检测结果图像；

图10为采用EMMI进行失效检测的具体电路原理图；

图11为采用OBIRCH进行失效检测的具体电路原理图；

图12为实施例二的芯片的失效定位方法的流程图。

附图标记：1、MOS管；2、第二电源端；3、EMMI机器；4、OBIRCH机器；A、第一缺陷；B、第二缺陷；C、第三缺陷。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

实施例一

如图1和图2所示，本实施例提供了一种芯片的失效定位方法，包括如下步骤：

S0：将待测芯片与外围驱动电路相连，在后续的检测过程中，待测芯片一直与外围驱动电路相连，其目的是为了保持待测芯片处于工作状态，只有处于工作状态才能够对待测芯片的缺陷进行检测。在本实施例中，驱动电路是指能够激发待测芯片处于正常工作状态下的电路连接方式。首先先进行正常品的检测，记录正常的待测芯片的波形的电压值以及周期，然后再进行待测品的波形检测，并比对正常品与待测品的电压值以及波形是否相同；如图7所示，其为待测芯片处于异常状态时的波形显示，如图6所示，其为待测芯片处于正常状态时的波形显示。如图6所示的图像，在示波器存在两条不同的波形，上面的波形为输出电压的波形，在进行电压检测时，主要通过读取靠上的波形来进行电压的确认。

在本实施例中通过示波器的检测端与待测芯片的输出端相接以得到待测芯片的检测波形，并通过示波器得到的检测波形以读取待测芯片的检测周期以及检测电压值；当检测波形与正常品的波形不匹配时，则需要进一步对缺陷位置进行检测。

S1：将OBIRCH机器4的电源输出端与待测芯片的输入端相接；在本实施例中，具体的，所述待测芯片的输入端包括VCC端、LINE端、COMP端；除了所列举的上述端口之外，当针对有其他类型的芯片时，其输入端口也可以是其他电源端名称。

S2：依照待测芯片的加电顺序依次对待测芯片各输入端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。在本实施例的步骤中，其主要是对输入端进行检测。

在进行具体操作时，先将OBIRCH机器的电源输出端与待测芯片的VCC端连接，依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。在本实施例中加电顺序是通过芯片手册得到的，通过芯片自身的加电顺序来完成对芯片的驱动；在进行OBIRCH扫描时，其仅需将扫描模式设置为正常模式即可，而不需要进行其他方面的设置，然后对比正常产品的扫描图与待测芯片的扫描图来观察是否有异常的热点，当出现有异常热点时，则判断该待测芯片存在缺陷。

当进行完VCC端检测时，再依次对LINE端和COMP端进行连接检测；其具体实现方式与VCC端的检测一样，先将OBIRCH机器的输入端与LINE端或者COMP端相接，然后再依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。上述三个端位的检测之间没有关联性，也没有顺序关系，在检测时可以自行选择任何一个端位开始；但是根据芯片检测经验，在整个检测的过程中，发现如果其存在有缺陷，且可推测出其大概率出现缺陷的端口(如VCC端口)，，可先对最大概率出现缺陷的端位(如VCC端口)进行检测。在本实施例中，最为优选地检测方式如表1所示：

	VCC	COMP	LINE	加电顺序
					方案1	Amplifier	Ext	Ext	VCC>LINE>COMP
方案2	Ext	Amplifier	Ext	VCC>LINE>COMP
					方案3	Ext	Ext	Amplifier	VCC>LINE>COMP

表1

按照表1中方案1、方案2、方案3的顺序来进行待测芯片的缺陷检测。表1中Amplifier表示的是OBIRCH电源，Ext表示的是普通外部电源。本实施例的方案与现有的方案主要存在有如下的差别：现有的方案，也即是普通的OBIRCH只有一个电源端，一个接地端。只能测量电源与地端之间的二极管电路，如下图4所示芯片的简化示意图，在第二电源端2没有加电的前提下，MOS管1处于截止状态，加电时候，OBIRCH感应到的电流只经过二极管。但是通过本实施例的上述步骤能够实现给第二电源端2的加电，能够实现MOS管1的开关，使得感应的电流也能经过MOS管1所在电路，因而能够测到芯片更多的内部电路。这也即是本实施例中相对于目前的静态检测的优势。其可以检测到如图4所示的第二缺陷B。

在本步骤中主要针对的是输入端位的检测，如果通过上述三个方案均未检测到缺陷，则需要进一步对待测芯片来进行检测，也即是需要对待测芯片的输出端位进行检测。因为存在如下情况，当处于如图5的简化示意所示的情况时，其真实电路情况较为复杂，图5仅仅为简化示意图，实际情况中，第三缺陷C并不一定是直接处于输出端与接地端之间的，其也可以处于输出端的其他电路模块中；这时仅仅通过输入端是无法检测到对应的第三缺陷C的，因为，输入端与输出端两者处于不同的电路系统中，当在输入端加电时，其只能够激发输入端处的各电路，如图4所示情况，进而实现对输入端中存在的缺陷检测，由于加电在输入端其无法激发输出端各电路模块而无法实现对输出端各电路的检测。只有当对输出端进行加电时，通过激发输出端处各电路工作使得位于输出端电路存在的缺陷能够被检测出来。当在输出端进行加电时，激发第三缺陷C所在电路模块工作，使得有电流通过对应的第三缺陷C，进而使得第三缺陷C可被检测。

具体的如图3所示，其为OBIRCH机器4通过电阻与待测芯片的输出端的具体连接示意图；S3：当在输入加电步骤中检测到待测芯片不存在缺陷时，则将待测芯片的输出端口通过串联电阻与OBIRCH机器4的电源输出端相接，且将OBIRCH机器4的接地端与待测芯片的地端相接；本实施例中的串联电阻其主要作用是限流，也是为了产生一个变化电流使得OBIRCH能同步探测到。当连接完成之后，还需要进行扫描设置，进行输出端的扫描设置与输入端的扫描设置并不相同，输入端其并不需要进行电压同步，但是进行输出端的检测时则需要进行电压同步，因为输出端的输出信号为脉冲式信号，如果不进行电压同步则无法进行有效的观测。

更为优选地，所述串联电阻的阻值大小通过如下步骤计算得到：

获取OBIRCH机器的检测电流范围以及待测芯片的检测电压值；本实施例中提及的检测电流范围为OBIRCH机器自身的检测电流范围，其下限值为10μA，当电流值低于这个数值时，OBIRCH机器难以进行探测，但是当超过上限值时，则容易对OBIRCH机器产生不良影响，会使得烧坏其内某些部件；因此需要设置OBIRCH机器的安全检测电流范围。

根据电阻计算公式：R＝U/I计算得到串联电阻的阻值大小；R表示串联电阻的大小，U表示检测电压值的大小，I表示通过OBIRCH机器的检测电流值大小；其中，当检测电压值小于10V时，I为10μA～8mA中任意一数值；当检测电压值大于等于10V时，I为10μA～100μA中任意一数值。具体的，当检测电压值为13.7V，所述串联电阻的阻值处于0.137MΩ～1.37MΩ之间。

具体的设置步骤S4：对OBIRCH机器4进行扫描设置；设置OBIRCH机器4的扫描模式为Normal模式；设置OBIRCH机器4的分辨率为X*Y；设置OBIRCH机器4的输出电压为待测芯片的检测电压值；设置OBIRCH机器4的扫描时间为T，所述扫描时间通过时间计算公式计算得到，所述时间计算公式为：T＝N*周期*分辨率，其中，N为正整数，周期为待测芯片的检测周期。周期以及检测电压值的具体参数通过图6或者图7即可读取得到。

在本实施例中所述分辨率可以设置为512*512或者是1024*1024，具体数值操作者可以根据实际需求进行设置；在本实施例中，N的数值设置为2，因为如果设置为1，则加热时间太短，也即是OBIRCH加的电压时间太短，则正常品与异常品的热点区别不够明显，如果加热时间太长，可能将芯片内部的电路烧坏，进而无法进行有效检测；还会损坏样品。

S5：通过OBIRCH机器4对待测芯片进行扫描进而获取所述芯片的失效定位图像。当对所有的参数设置完成之后，则需要对芯片进行缺陷检测。如图8为静态OBIRCH检测结果图像，图9为采用本实施例的方案进行动态OBIRCH检测结果图像。

本实施例采用一种芯片的失效定位方法，通过运用现有的OBIRCH缺陷定位技术来快速精确定位待测芯片动态参数的方法，改变了OBIRCH不能用于动态参数定位的现状。并且该方法能够满足待测芯片动态参数失效定位的需求；

本实施例的方法能检测的缺陷主要有：间歇性失效，参数漂移，与时间、温度相关的失效等动态失效内容，其主要针对控制器、微控制器和待测芯片等类型的产品。本发明的芯片的失效定位方法通过对不同的芯片端位进行加电进而待测芯片工作，使得OBIRCH机器4实现对芯片的动态检测，并且采用本发明的方法进行失效定位其检测成本低廉、且节约时间。

实施例二

实施例二与实施例一的不同在于，实施例一先对输入端进行加电检测，而实施例二是先对输出端进行加电检测，两者仅仅是在检测顺序上存在差异，各检测步骤内的具体检测内容一致。

如图12所示，本实施例提供了一种芯片的失效定位方法，包括如下步骤：

S201：将待测芯片与驱动电路相接，并将待测芯片的输出端口通过串联电阻与OBIRCH机器的电源输出端相接，且将OBIRCH机器的接地端与待测芯片的地端相接；

S202：对OBIRCH机器进行扫描设置；

S203：通过OBIRCH机器对待测芯片进行扫描进而获取所述芯片的失效定位图像。

当在扫描步骤中检测到待测芯片不存在缺陷时，则执行如下步骤：

步骤S204通过以下方式实现：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的VCC端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的LINE端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的COMP端相接，且其余输入端口与外部电源相接；

S205：依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种芯片的失效定位方法，其特征在于，包括如下步骤：

连接步骤：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的输入端相接；

输入加电步骤：依次对待测芯片各输入端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

2.如权利要求1所述的一种芯片的失效定位方法，其特征在于，所述待测芯片的输入端包括VCC端、LINE端、COMP端；

所述连接步骤通过以下方式实现：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的VCC端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的LINE端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的COMP端相接，且其余输入端口与外部电源相接；

输入加电步骤：依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

3.如权利要求1所述的一种芯片的失效定位方法，其特征在于，在输入加电步骤之后还包括如下步骤：

输出加电步骤：当在输入加电步骤中检测到待测芯片不存在缺陷时，则将待测芯片的输出端口通过串联电阻与OBIRCH机器的电源输出端相接，且将OBIRCH机器的接地端与待测芯片的地端相接；

设置步骤：对OBIRCH机器进行扫描设置；

扫描步骤：通过OBIRCH机器对待测芯片进行扫描进而获取所述芯片的失效定位图像。

4.如权利要求3所述的一种芯片的失效定位方法，其特征在于，所述设置步骤具体包括：

设置OBIRCH机器的扫描模式为Normal模式；

设置OBIRCH机器的分辨率为X*Y；

设置OBIRCH机器的输出电压为待测芯片的检测电压值；

设置OBIRCH机器的扫描时间为T，所述扫描时间通过时间计算公式计算得到，所述时间计算公式为：T＝N*周期*分辨率，其中，N为正整数，周期为待测芯片的检测周期。

5.如权利要求4所述的一种芯片的失效定位方法，其特征在于，本发明的方法还包括波形检测步骤：

将待测芯片与外围驱动电路相接，通过示波器的检测端与待测芯片的输出端相接以得到待测芯片的检测波形，并通过示波器得到的检测波形以读取待测芯片的检测周期以及检测电压值。

6.如权利要求5所述的一种芯片的失效定位方法，其特征在于，所述串联电阻的阻值大小通过如下步骤计算得到：

获取OBIRCH机器的检测电流范围以及待测芯片的检测电压值；

根据电阻计算公式：R＝U/I计算的得到串联电阻的阻值大小；R表示串联电阻的大小，U表示检测电压值的大小，I表示通过OBIRCH机器的检测电流值大小；其中，当检测电压值小于10V时，I为10μA～8mA中任意一数值；当检测电压值大于等于10V时，I为10μA～100μA中任意一数值。

7.如权利要求4所述的一种芯片的失效定位方法，其特征在于，所述待测芯片为模拟芯片或者数字电路芯片。

8.一种芯片的失效定位方法，其特征在于，包括如下步骤：

第一连接步骤：将待测芯片与驱动电路相接，并将待测芯片的输出端口通过串联电阻与OBIRCH机器的电源输出端相接，且将OBIRCH机器的接地端与待测芯片的地端相接；

设置步骤：对OBIRCH机器进行扫描设置；

扫描步骤：通过OBIRCH机器对待测芯片进行扫描进而获取所述芯片的失效定位图像。

9.如权利要求8所述的一种芯片的失效定位方法，其特征在于，当在扫描步骤中检测到待测芯片不存在缺陷时，则执行如下步骤：

第二连接步骤：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的输入端相接；

输入加电步骤：依次对待测芯片各输入端进行加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

10.如权利要求9所述的一种芯片的失效定位方法，其特征在于，所述待测芯片的输入端包括VCC端、LINE端、COMP端；

所述第二连接步骤通过以下方式实现：将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的VCC端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的LINE端相接，且其余输入端口与外部电源相接；

和/或将待测芯片与驱动电路相接，并将OBIRCH机器的电源输出端与待测芯片的COMP端相接，且其余输入端口与外部电源相接；

输入加电步骤：依照待测芯片的加电顺序依次对待测芯片的VCC端、LINE端、COMP端加电，当对各输入端加电完成之后时，获取失效定位图像以判断是否存在缺陷。

Images