CN110299299A - 基于手动绑线机的高密度封装芯片失效定位方法 - Google Patents

基于手动绑线机的高密度封装芯片失效定位方法 Download PDF

Info

Publication number
CN110299299A
CN110299299A CN201910602633.2A CN201910602633A CN110299299A CN 110299299 A CN110299299 A CN 110299299A CN 201910602633 A CN201910602633 A CN 201910602633A CN 110299299 A CN110299299 A CN 110299299A
Authority
CN
China
Prior art keywords
chip
pinboard
localization method
binding machine
wire binding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910602633.2A
Other languages
English (en)
Inventor
单书珊
陈燕宁
付振
赵扬
潘成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN201910602633.2A priority Critical patent/CN110299299A/zh
Publication of CN110299299A publication Critical patent/CN110299299A/zh
Priority to PCT/CN2020/100497 priority patent/WO2021004438A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种基于手动绑线机的高密度封装芯片失效定位方法，包括如下步骤：S1：提供COB转接板，并对转接板进行开窗预处理；S2：提供透明薄载玻片；S3：将芯片背面开封或者正面开封，露出硅基面；S4：将芯片的开封面朝向载波片，并进行粘接固定；S5：芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位，使得硅基面朝向待观测面；S6：设置绑线机参数；S7：使用绑线机将芯片的待测针脚与转接板的指定管脚相连接；以及S8：使用EMMI定位芯片失效位置。本发明的高密度封装芯片失效定位方法克服了直接开封测试法中由许多类型封装无外延针脚无法测试问题，也可以规避芯片取die直测法无法背面定位的问题，同时具备价格低廉、使用范围广的优点。

Description

基于手动绑线机的高密度封装芯片失效定位方法
技术领域
本发明是关于芯片失效分析技术领域，特别是关于一种基于手动绑线机的高密度封装芯片失效定位方法。
背景技术
芯片内部失效定位的手段通常有两种，一种是微光显微镜(EmissionMicroscope，简称EMMI)分析，一种是激光束电阻异常侦测激光束电阻异常侦测(OpticalBeam Induced Resistance Change，简称OBIRCH)。其中，EMMI是利用铟镓砷探头对芯片中电子空穴复合过程中产生的光子进行捕捉，而后通过电脑运算进行背景处理，形成热点标注。对失效样品及好品以同样样品进行上述实验，对比好品及失效样品之间的差异，从而定位到失效点。EMMI主要用于结漏电(Junction Leakage)、接触毛刺(Contact spiking)、栅氧化缺陷(Gate oxide defects)、热电子(Hot electrons)、闩锁效应(Latch up)等。OBIRCH是利用激光束感生电阻变化，其主要用于欧姆短路(Ohmic Short)、金属线缺陷(Metal line Defect)、静电放电缺陷(ESD Defect)、Low power leakage(Low powerleakage)等。
芯片通常固定在芯片封装内，芯片封装的作用是安放、固定、密封、保护芯片和增强电热性能的作用。通常芯片固定在芯片封装内有两种形式，一种是绑线(Wire bonding)形式，一种是倒装(Flip chip)形式。然而，在采用上述两种方法进行实验时，均需要将芯片开封，而EMMI实验多适合裸露出芯片背面，因为光子易穿透硅而溢出。OBIRCH实验多适合正面开，利于激光对样品加热，从而捕获到电阻变化。现有技术通常采用激光开封机对芯片封装的塑封部分进行预开封，开封后继续用酸液腐蚀直至腐蚀至芯片表面或芯片背部。对于可引出管脚的封装类型，通过探针直接连接外接针脚，即可进行EMMI或OBIRCH实验，但多数倒装(Flip chip)形式的封装则无法通过探针连接针脚测试。现有技术的一些测试方法存在以下问题：
直接开封测试法主要应有于存在外接部针脚的封装类型，芯片封装通过背面开封后，可以直接接上封装外部管脚，而后对芯片背面开封，开封后进行EMMI或OBIRCH测试，主要问题是该方法仅适用于外部针脚超出封装体的封装类型如：QFP、SOP、PLCC等。该方法不适用于其他无超封装体针脚型封装，如BGA、QFN、CSP等高密度封装，所以该方法存在很大的弊端。
开封焊接法主要问题是容易受焊接人员水平和密度影响。该方法是通过焊接的方法将芯片封装的针脚引出，达到例如QFP、SOP类型封装的特征。但由于焊接时焊接人员的水平直接导致了该方法是否可行，并且，该方法在焊接时存在粘连、高低不平等问题，所以，焊接很大程度上受工程师的经验影响，可控度比较低。而现今高密度封装发展迅猛，针脚的pitch值很低，人工焊接已经无法满足高密度封装的需求。
芯片取die直测法主要问题为需要正面进行EMMI测试，高密度封装多数采用6层甚至更多层次金属布线，过多金属布线层会阻挡器件层产生的光子溢出，导致光子自边缘或空旷区域溢出，致使热点位置不准确，不能准确定位。
因此，需要一种能够解决无法直接连接外接针脚的封装芯片失效定位问题(诸如QFN、BGA等)的方法。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种基于手动绑线机的高密度封装芯片失效定位方法，其能够克服现有技术的上述问题。
为实现上述目的，本发明提供了一种基于手动绑线机的高密度封装芯片失效定位方法，该高密度封装芯片失效定位方法包括如下步骤：
S1：提供COB转接板，并对转接板进行开窗预处理；
S2：提供透明薄载玻片；
S3：将芯片背面开封或者正面开封，露出硅基面；
S4：将芯片的开封面朝向载波片，并进行粘接固定；
S5：芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位，使得硅基面朝向待观测面；
S6：设置绑线机参数；
S7：使用绑线机将芯片的待测针脚与转接板的指定管脚相连接；以及
S8：使用EMMI定位芯片失效位置。
在一优选的实施方式中，步骤S1中对转接板进行开窗预处理具体为：根据芯片的开窗尺寸在转接板的中央开槽。
在一优选的实施方式中，步骤S6中设置绑线机参数包括：设置超声功率为200-230W、超声时间为100-150S、超声压力为125Pa。
在一优选的实施方式中，步骤S6中设置绑线机参数还包括：设置焊接温度为常温。
在一优选的实施方式中，透明薄载玻片的厚度为1mm。
在一优选的实施方式中，步骤S4和S5中均采用热熔蜡进行粘接。
在一优选的实施方式中，步骤S7中使用绑线机通过键合金-铜、金-锡、金-镍将芯片的待测针脚与转接板的指定管脚相连接。
在一优选的实施方式中，步骤S8中使用EMMI定位芯片失效位置为：通过对比分析失效样品和好样品的EMMI效果图，以定位芯片的失效位置。
与现有技术相比，根据本发明的基于手动绑线机的高密度封装芯片失效定位方法具有如下优点：本发明通过转接板、载玻片与手动绑线机相结合，通过设置手动绑线机参数，可以与镍、锡、铜等多种金属材料。本发明克服了直接开封测试法中由许多类型封装无外延针脚无法测试问题，也可以规避芯片取die直测法无法背面定位的问题，同时具备价格低廉、使用范围广的优点；本发明通过绑线机可以绑定印制电路板、solder bump、镀镍针脚等多种材料，本专利的绑线参数可以保证形成的金-铜、金-锡、金-镍等材料的粘结力在测试可接受范围内。因此，克服了开封焊接法遇到的高密度封装无法焊接及焊接水平参差不齐无法焊接的问题。
附图说明
图1是根据本发明一实施方式的高密度封装芯片失效定位方法的流程图。
图2是根据本发明一实施方式的经过开窗预处理的COB转接板示意图。
图3是根据本发明一实施方式的芯片、载玻片和转接板连接示意图。
图4是根据本发明一实施方式的芯片、载玻片和转接板连接效果图。
图5是根据本发明一实施方式的绑线后的效果图。
图6A是根据本发明一实施方式的好品EMMI效果图。
图6B是根据本发明一实施方式的失效品EMMI效果图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如图1-5所示，根据本发明优选实施方式的基于手动绑线机的高密度封装芯片失效定位方法，包括如下步骤：步骤S1：提供COB转接板1，并对转接板进行开窗预处理；步骤S2：提供透明薄载玻片2；步骤S3：将芯片3背面开封或者正面开封，露出硅基面(注意开封时不要破坏封装连接关系)；步骤S4：将芯片3的开封面朝向载波片2，并进行粘接固定；步骤S5：芯片粘接固定后将透明薄载玻片粘到转接板的开窗部位4，使得硅基面朝向待观测面；步骤S6：设置绑线机参数；步骤S7：使用绑线机将芯片的待测针脚与转接板的指定管脚相连接；以及步骤S8：使用EMMI定位芯片失效位置。
上述方案中，步骤S1中对转接板进行开窗预处理具体为：根据芯片的开窗尺寸在转接板1的中央开槽，如图2所示。优选地，透明薄载玻片的厚度为1mm。
在一优选的实施方式中，如图3所示，芯片3的开封面朝向透明薄载波片2，使用热熔蜡进行粘接，芯片3粘接固定后使用热熔蜡把透明薄载玻片2粘到转接板1的开窗部位，并保证芯片硅基朝向待观测面，效果图如图4所示。
在一优选的实施方式中，步骤S6中设置绑线机参数包括：设置超声功率为200-230W、超声时间为100-150S、超声压力为125Pa，设置焊接温度为常温。
在一优选的实施方式中，步骤S7中使用绑线机通过键合金-铜、金-锡、金-镍将芯片的待测针脚与转接板的指定管脚相连接。绑线后的效果图如图5所示。
在一优选的实施方式中，步骤S8中使用EMMI定位芯片失效位置为：通过对比分析失效样品和好样品的EMMI效果图，以定位芯片的失效位置，如图6A和6B所示。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (8)

1.一种基于手动绑线机的高密度封装芯片失效定位方法，其特征在于，所述高密度封装芯片失效定位方法包括如下步骤：
S1：提供COB转接板，并对所述转接板进行开窗预处理；
S2：提供透明薄载玻片；
S3：将芯片背面开封或者正面开封，露出硅基面；
S4：将所述芯片的开封面朝向所述载波片，并进行粘接固定；
S5：芯片粘接固定后将所述透明薄载玻片粘到所述转接板的开窗部位，使得所述硅基面朝向待观测面；
S6：设置绑线机参数；
S7：使用绑线机将所述芯片的待测针脚与所述转接板的指定管脚相连接；以及
S8：使用EMMI定位芯片失效位置。
2.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，步骤S1中对所述转接板进行开窗预处理具体为：根据芯片的开窗尺寸在所述转接板的中央开槽。
3.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，步骤S6中设置绑线机参数包括：设置超声功率为200-230W、超声时间为100-150S、超声压力为125Pa。
4.如权利要求3所述的高密度封装芯片失效定位方法，其特征在于，骤S6中设置绑线机参数还包括：设置焊接温度为常温。
5.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，所述透明薄载玻片的厚度为1mm。
6.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，步骤S4和S5中均采用热熔蜡进行粘接。
7.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，步骤S7中使用绑线机通过键合金-铜、金-锡、金-镍将所述芯片的待测针脚与所述转接板的指定管脚相连接。
8.如权利要求1所述的高密度封装芯片失效定位方法，其特征在于，步骤S8中使用EMMI定位芯片失效位置为：通过对比分析失效样品和好样品的EMMI效果图，以定位芯片的失效位置。
CN201910602633.2A 2019-07-05 2019-07-05 基于手动绑线机的高密度封装芯片失效定位方法 Pending CN110299299A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910602633.2A CN110299299A (zh) 2019-07-05 2019-07-05 基于手动绑线机的高密度封装芯片失效定位方法
PCT/CN2020/100497 WO2021004438A1 (zh) 2019-07-05 2020-07-06 一种芯片失效定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910602633.2A CN110299299A (zh) 2019-07-05 2019-07-05 基于手动绑线机的高密度封装芯片失效定位方法

Publications (1)

Publication Number Publication Date
CN110299299A true CN110299299A (zh) 2019-10-01

Family

ID=68030409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910602633.2A Pending CN110299299A (zh) 2019-07-05 2019-07-05 基于手动绑线机的高密度封装芯片失效定位方法

Country Status (2)

Country Link
CN (1) CN110299299A (zh)
WO (1) WO2021004438A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123077A (zh) * 2020-01-15 2020-05-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法
CN111913022A (zh) * 2020-07-30 2020-11-10 青岛歌尔微电子研究院有限公司 系统封装产品的电流失效分析方法
WO2021004438A1 (zh) * 2019-07-05 2021-01-14 北京智芯微电子科技有限公司 一种芯片失效定位方法
CN118156163A (zh) * 2024-05-10 2024-06-07 上海聚跃检测技术有限公司 一种晶圆表面绑定线下方连线方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113129989A (zh) * 2021-04-20 2021-07-16 苏州鲲腾智能科技有限公司 一种三维存储器失效分析样品制备方法
CN114420646A (zh) * 2021-12-08 2022-04-29 武汉新芯集成电路制造有限公司 封装管壳及半导体晶粒的失效分析方法
CN115656331B (zh) * 2022-11-22 2023-03-14 胜科纳米(苏州)股份有限公司 一种芯片开裂的失效根因溯源的分析方法及设备
CN117129788B (zh) * 2023-10-13 2024-09-24 康希通信科技（上海）有限公司 电容失效检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121059A (en) * 1998-01-14 2000-09-19 Taiwan Semiconductor Manufacturing Company, Ltd Method and apparatus for identifying failure sites on IC chips
CN101086553A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 光发射显微镜背面样品固定器
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005312C2 (de) * 2000-02-07 2003-09-25 Promos Technologies Inc Verfahren zum Auffinden der eigentlichen Ursache des Ausfalls eines fehlerhaften Chips
JP2006275835A (ja) * 2005-03-30 2006-10-12 Yamaha Corp 故障検出回路および故障検出方法
CN102129026A (zh) * 2011-01-04 2011-07-20 苏州瀚瑞微电子有限公司 一种芯片失效定位的方法
CN103487744B (zh) * 2013-05-07 2016-01-27 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN110299299A (zh) * 2019-07-05 2019-10-01 北京智芯微电子科技有限公司 基于手动绑线机的高密度封装芯片失效定位方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121059A (en) * 1998-01-14 2000-09-19 Taiwan Semiconductor Manufacturing Company, Ltd Method and apparatus for identifying failure sites on IC chips
CN101086553A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 光发射显微镜背面样品固定器
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021004438A1 (zh) * 2019-07-05 2021-01-14 北京智芯微电子科技有限公司 一种芯片失效定位方法
CN111123077A (zh) * 2020-01-15 2020-05-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法
CN111123077B (zh) * 2020-01-15 2022-03-08 深圳赛意法微电子有限公司 一种芯片的失效定位方法
CN111913022A (zh) * 2020-07-30 2020-11-10 青岛歌尔微电子研究院有限公司 系统封装产品的电流失效分析方法
CN118156163A (zh) * 2024-05-10 2024-06-07 上海聚跃检测技术有限公司 一种晶圆表面绑定线下方连线方法
CN118156163B (zh) * 2024-05-10 2024-08-27 上海聚跃检测技术有限公司 一种晶圆表面绑定线下方连线方法

Also Published As

Publication number Publication date
WO2021004438A1 (zh) 2021-01-14

Similar Documents

Publication Publication Date Title
CN110299299A (zh) 基于手动绑线机的高密度封装芯片失效定位方法
CN100397639C (zh) 形成多引线框半导体器件的结构和方法
CN102024677B (zh) 半导体器件的制造方法
CN102738109B (zh) 引线框架及半导体装置
CN103185856B (zh) 失效分析专用载板、测试设备、芯片电性失效分析的方法
JPH04226046A (ja) 電子チップの非破壊電気検査方法
CN203277367U (zh) 半导体装置
CN103063855B (zh) 一种用于宇航用叠层封装器件的破坏性物理分析方法
TW528874B (en) Non-destructive inspection method
JP6387256B2 (ja) 半導体装置の製造方法
JP4659534B2 (ja) 半導体装置
JPH02186279A (ja) 試験用ｔａｂフレームとその試験方法
CN105575939A (zh) 无引脚的半导体器件与其制造方法
US5677203A (en) Method for providing known good bare semiconductor die
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
Dušek et al. Analysis of a failure in a molded package caused by electrochemical migration
CN104384647B (zh) 用于超小肖特基二极管与石英基片薄膜电路吻合焊接方法
JP4417964B2 (ja) テープ状ｉｃモジュール及びｉｃモジュール製造方法
JP3958078B2 (ja) テープ状ｉｃモジュールと、ｉｃモジュール製造方法
US10103072B2 (en) Damaging components with defective electrical couplings
CN107275228B (zh) 改善上盖板精度的半导体封装方法
Descartin et al. Investigation of a suitable material for automotive grade 0 requirement mitigating lead delamination
KR100378093B1 (ko) 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법
CN220772985U (zh) 一种场效应晶体管生物传感器封装结构
Green A Critical Review of Wirebond Visual Inspection Criteria

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210830

Address after: 102200 1st floor, building 11, Zhongke Yungu garden, No. 79, Shuangying West Road, Changping District, Beijing

Applicant after: Beijing core Kejian Technology Co.,Ltd.

Applicant after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Applicant after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Address before: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing.

Applicant before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Applicant before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20191001

RJ01 Rejection of invention patent application after publication