CN103487744B - 一种动态emmi系统及其实现方法和应用方法 - Google Patents
一种动态emmi系统及其实现方法和应用方法 Download PDFInfo
- Publication number
- CN103487744B CN103487744B CN201310165050.0A CN201310165050A CN103487744B CN 103487744 B CN103487744 B CN 103487744B CN 201310165050 A CN201310165050 A CN 201310165050A CN 103487744 B CN103487744 B CN 103487744B
- Authority
- CN
- China
- Prior art keywords
- emmi
- signal
- pcb substrate
- analysis chip
- leading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种动态EMMI系统及其实现方法和应用方法，包括通用EMMI平台、安装有需分析芯片的通用PCB基板、信号发生器以及外部电源。本发明具有如下优点或者有益效果：1、采用简单的信号发生器和通用PCB基板，使SRAM等存储器芯片或者简单的逻辑IC进入预定工作模式，在此情况下进行EMMI热点的抓取，低成本的实现了动态EMMI操作；2、丰富了失效定位方法，对于不太容易定位的存储器芯片失效模式，能迅速定位到有缺陷的某个存储单元，极大的增加了后面的PFA效率和成功率，缩短了良率分析的周期，可广泛应用于各种良率提升分析和IP分析。
Description
技术领域
本发明涉及半导体测试分析技术领域，尤其涉及一种动态EMMI系统及其实现方法和应用方法。
背景技术
半导体器件和电路制造技术飞速发展，器件特征尺寸不断下降，而集成度不断上升。这两方面的变化都给失效缺陷定位和失效机理的分析带来巨大的挑战。而EMMI(EmissionMicroscope，微光显微镜)技术作为一种新型的高分辨率微观缺陷定位技术，能够在大范围内迅速准确地进行器件失效缺陷定位，因而在器件失效分析中得到广泛使用。光发射微光显微镜(EMMI)与光束诱导电阻变化(OBIRCH，OpticalBeamInducedResistanceChange)功能常见集成在一个检测系统，合称PEM(PhotoEmissionMicroscope)，两者互为补充，能够很好的应对绝大多数失效模式。
在存在着漏电、击穿、热载流子效应的半导体器件中，其失效点由于电致发光过程而产生发光现象，这些光子流通过收集和增强，再经过CCD光电转换和图像处理，得到一张发光像，将发光像和器件表面的光学反射像叠加，就能对失效点和缺陷进行定位。
中国专利申请“半导体器件的失效分析方法”申请号“201010605339.6”公开了一种半导体器件的失效分析方法，其包括步骤：去除半导体器件背面的铜层；对半导体器件背面的硅层进行减薄；及使用微光显微镜(EMMI)和/或镭射光束诱发阻抗值变化测试(OBIRCH)电性定位设备定位半导体器件背面的失效点，该申请通过对半导体器件的背面进行除铜、硅层减薄及失效点定位，节约了时间，提高了效率及成功率。
随着集成电路的发展，芯片外围pad(焊盘)的数目也从早期的几个几十个发展到现在的上百个之多，工艺也随着摩尔定律减小到65nm、40nm，甚至更小。PEM中的EMMI机台一般只有四根探针，且只能施加静态DC信号，对一般的芯片在简单的DC状态下就能激发漏电的情况较为有效。但是大多数情况下，简单的电源实施静态加压并不会使有问题或者缺陷的电路处于工作状态，它需要施加一定激励条件使芯片的输入端通过一个或者多个周期进入特定的工作(功能)模式，使时序电路的有限状态机进入到某个特定状态或者组合逻辑电路进入某个逻辑状态。在这个状态下，问题电路处于活动或者激活状态，从而漏电情况较静态状态大为明显。传统的静态EMMI对这种复杂的芯片失效定位却是无能为力的。
传统的静态EMMI对于功能失效的芯片问题的失效定位常规方法是使用ATE(AutomaticTestEquipment，自动测试设备)测试机台为芯片施加电信号。这种方案虽然可以解决部分复杂多通道测试向量施加问题，但是有三个主要缺点：第一，ATE测试仪的成本很高，运用动态EMMI进行失效定位需要大量的时间进行系统连接和测试程序调试，从而会占用大量的测试及分析或者量产机时；第二，很多ATE测试仪精密且昂贵，针对每个失效分析案例经常要不断调整测试方案，稍有不慎就可能对ATE测试仪造成损坏；第三，由于测试设备体积原因，ATE测试仪和EMMI机台之间连线复杂并且冗长，造成容易引入连接性失效或者引入额外测试等影响。如何以最廉价有效的方式，给芯片施加合适的输入信号，使芯片内部电路进入故障激发模式，以重现失效模式，是有效利用EMMI机台进行失效分析的一个难题。
发明内容
针对上述存在的问题，本发明公开一种新型低成本的动态EMMI系统及其实现方法和应用方法，克服了现有技术中对于复杂的芯片无法进行动态EMMI失效定位的问题，以最廉价有效的方式，给芯片施加合适的输入信号，使芯片内部电路进入故障激发模式，以重现失效模式，从而有效利用EMMI机台进行失效分析。
为了实现上述目的，本发明采用如下技术方案：
一种动态EMMI系统，其中，包括通用EMMI平台、安装有需分析芯片的通用PCB基板、信号发生器以及外部电源，所述通用PCB基板设有引出端子，所述引出端子的一端与所述需分析芯片的信号引脚打线连接，所述引出端子的另一端与所述外部电源或者所述信号发生器的脉冲信号输出端连接；所述外部电源和信号发生器均设于通用PCB基板上，所述通用PCB基板设于所述通用EMMI平台的载物台上。
上述的动态EMMI系统，其中，所述通用PCB基板的引出端子为4-8个，所述需分析芯片的信号引脚的数量与所述通用PCB基板的引出端子相同。
上述的动态EMMI系统，其中，所述通用PCB基板的引出端子为包括地址引出端子、VDD/VSS引出端子、输入输出引出端子、控制信号引出端子、数据输入引出端子或者时钟信号输入引出端子在内的组合。
上述的动态EMMI系统，其中，所述通用PCB基板的引出端子与所述需分析芯片的信号引脚采用环形走线设计或者单条单侧走线设计的连线方式。
上述的动态EMMI系统，其中，所述环形走线设计或者单条单侧走线设计采用宽度为20-70μm的走线。
上述的动态EMMI系统，其中，所述动态EMMI系统为共地连接。
上述的动态EMMI系统，其中，所述需分析芯片包括存储器芯片或者逻辑IC。
一种动态EMMI系统的实现方法，采用上述的动态EMMI系统，其中，包括如下步骤；
打线连接步骤：将通用PCB基板与需分析芯片的信号引脚进行打线连接；
静态加压步骤：利用上述打线连接后的通用PCB基板和通用EMMI平台通过外部电源对需分析芯片实施静态加压；
脉冲周期信号施加步骤：对上述静态加压后的需分析芯片采用信号发生器施加脉冲周期信号，以实现动态EMMI系统。
上述的动态EMMI系统的实现方法，其中，在所述打线连接步骤中，首先，将需分析芯片的地址信号引脚通过打线连接到通用PCB基板的一个地址引出端子上，以使地址信号引脚选择失效地址；然后将需分析芯片的其他信号引脚根据需分析芯片的要求打线连接到通用PCB基板上相应的引出端子上，再将需分析芯片的输入输出信号引脚打线连接到通用PCB基板的一个输入输出引出端子，以使输入输出信号引脚固定失效数据；最后，将信号发生器的地端连接到通用PCB基板的VSS引出端子，同时将信号发生器的脉冲信号输出端连接到通用PCB基板的时钟信号输入引出端子。
上述的动态EMMI系统的实现方法，其中，在所述静态加压方法中，首先根据失效地址和失效数据计算出需分析芯片选用的地址信号引脚、数据信号引脚、控制信号引脚的位数及其偏置的状态，根据排布的需要，将相同状态的信号引脚用铝线或金线打线连接到通用PCB基板的走线上；然后根据计算得到的信号引脚位数的高低状态要求，利用通用EMMI平台通过外部电源进行偏置，以实现对需分析芯片的静态加压。
上述的动态EMMI系统的实现方法，其中，在所述脉冲周期信号施加步骤中，信号发生器使用单独一根连接时钟信号输入引出端子的走线施加需分析芯片工作合适的脉冲周期信号。
一种动态EMMI系统的应用方法，采用上述的动态EMMI系统及其实现方法，其中，通过打线连接设置需分析芯片的地址信号引脚、数据信号引脚以及控制信号引脚，并连接上相应的静态加压条件，打开信号发生器，设置需要的周期和电压，从信号发生器的脉冲信号输出端输出信号到通用PCB基板的时钟信号引出端子，需分析芯片进入不断循环的写状态，不停重复写相应失效数据的动作，并通过通用EMMI平台抓取失效地址位置的动态热点，实现失效定位的应用。
本发明具有如下优点或者有益效果：
1、采用简单的信号发生器和通用PCB基板，使SRAM等存储器芯片或者简单的逻辑IC进入预定工作模式，在此情况下进行EMMI热点的抓取，低成本的实现了动态EMMI操作；
2、丰富了失效定位方法，对于不太容易定位的存储器芯片失效模式，能迅速定位到有缺陷的某个存储单元，极大的增加了后面的PFA(PredictiveFailureAnalysis，故障预警分析)效率和成功率，缩短了良率分析的周期，可广泛应用于各种良率提升分析和IP(intellectualproperty，智慧财产)分析。
具体附图说明
图1是本发明动态EMMI系统的一个实施例的结构示意图；
图2是本发明动态EMMI系统的另一个实施例的结构示意图；
图3为本发明动态EMMI系统的应用方法的交流信号波形图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
作为本发明动态EMMI系统的一个实施例，参见图1，包括通用EMMI平台、安装有需分析芯片的通用PCB基板、信号发生器以及外部电源，通用PCB基板设有引出端子，引出端子的一端与需分析芯片的信号引脚打线连接，引出端子的另一端与外部电源或者信号发生器的脉冲信号输出端连接；外部电源和信号发生器均设于通用PCB基板上，通用PCB基板设于通用EMMI平台的载物台上。
本实施例的通用PCB基板的引出端子为4-8个，需分析芯片的信号引脚的数量与通用PCB基板的引出端子相同。通用PCB基板的引出端子为包括地址引出端子、VDD/VSS引出端子、输入输出引出端子、控制信号引出端子、数据输入引出端子或者时钟信号输入引出端子在内的组合。其中，VDD/VSS引出端子的信号状态以模拟芯片的需要的H/L(高电平/低电平)设置。
如图1所示，本实施例中通用PCB基板的引出端子与需分析芯片的信号引脚采用环形走线设计的连线方式，环形走线设计或者单条单侧走线设计采用宽度为20-70μm的走线。
本实施例中整个动态EMMI系统为共地连接。
本实施例中需分析芯片包括存储器芯片或者逻辑IC，如SRAM(StaticRandomAccessMemory，静态随机存储器)存储器芯片。
作为本发明动态EMMI系统的另一个实施例，参见图2，通用PCB基板的引出端子与需分析芯片的信号引脚采用单条单侧走线设计的连线方式，其余结构特征均与上述实施例相同。
本发明动态EMMI系统的实现方法，采用上述实施例的动态EMMI系统，其中，包括如下步骤；
打线连接步骤：将通用PCB基板与需分析芯片的信号引脚进行打线连接；
静态加压步骤：利用上述打线连接后的通用PCB基板和通用EMMI平台通过外部电源对需分析芯片实施静态加压；
脉冲周期信号施加步骤：对上述静态加压后的需分析芯片采用信号发生器施加脉冲周期信号，以实现动态EMMI系统。
本发明的实现方法，先进行静态加压，再用信号发生器施加需分析芯片工作合适的脉冲周期信号，保证地址信号和数据信号的建立时间和保持时间。
其中，在打线连接步骤中，首先，将需分析芯片的地址信号引脚通过打线连接到通用PCB基板的一个地址引出端子上，以使地址信号引脚选择失效地址；然后将需分析芯片的其他信号引脚根据需分析芯片的要求打线连接到通用PCB基板上相应的引出端子上，再将需分析芯片的输入输出信号引脚打线连接到通用PCB基板的一个输入输出引出端子，以使输入输出信号引脚固定失效数据；最后，将信号发生器的地端连接到通用PCB基板的VSS引出端子，同时将信号发生器的脉冲信号输出端连接到通用PCB基板的时钟信号输入引出端子。
在静态加压方法中，首先根据失效地址和失效数据计算出需分析芯片选用的地址信号引脚、数据信号引脚、控制信号引脚的位数及其偏置的H/L状态，根据排布的需要，将相同状态的信号引脚采用铝线或金线打线连接到通用PCB基板的走线上；然后根据计算得到的信号引脚位数的高低状态要求，利用通用EMMI平台通过外部电源进行偏置，以实现对需分析芯片的静态加压。
在脉冲周期信号施加步骤中，信号发生器使用单独一根连接时钟信号输入引出端子的走线施加需分析芯片工作合适的脉冲周期信号。
本发明动态EMMI系统的应用方法，采用上述的动态EMMI系统，以及上述的动态EMMI系统的实现方法，其中，通过打线连接设置需分析芯片的地址信号引脚ADDRESS、数据信号引脚DATAIN以及控制信号引脚/WE，并连接上相应的静态加压条件，打开信号发生器，设置需要的周期和电压，从信号发生器的脉冲信号输出端输出信号到通用PCB基板的时钟信号引出端子/CLK，需分析芯片进入不断循环的写状态，不停重复写相应失效数据的动作，如图3所示为写循环时的交流信号波形图，控制信号引脚/WE的H/L设置可根据需要模拟的过程来确定，如图3为模拟写过程，则写控制信号有效，控制信号引脚/WE需设置为L，最后通过通用EMMI平台抓取失效地址位置的动态热点，实现失效定位的应用。
本发明采用简单的信号发生器和通用PCB基板，使SRAM等存储器芯片或者简单的逻辑IC进入预定工作模式，在此情况下进行EMMI热点的抓取，低成本的实现了动态EMMI操作；同时丰富了失效定位方法，对于不太容易定位的存储器芯片失效模式，如单条/多条行失效(rowfailure)、列失效(Columnfailure)或者块失效(Blockfailure)，能迅速定位到有缺陷的某个存储单元，极大的增加了后面的PFA效率和成功率，缩短了良率分析的周期，可广泛应用于各种良率提升分析和IP分析。
本发明应用的技术节点为大于等于130nm，90nm，65/55nm，45/40nm，32/28nm或者小于等于22nm；可应用的技术平台为Memory，Flash或者eFlash。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (4)
1.一种动态EMMI系统的实现方法，采用的动态EMMI系统包括通用EMMI平台、安装有需分析芯片的通用PCB基板、信号发生器以及外部电源，所述通用PCB基板设有引出端子，所述引出端子的一端与所述需分析芯片的信号引脚打线连接，所述引出端子的另一端与所述外部电源或者所述信号发生器的脉冲信号输出端连接；所述外部电源和信号发生器均设于通用PCB基板上，所述通用PCB基板设于所述通用EMMI平台的载物台上，其特征在于，包括如下步骤；
打线连接步骤：将通用PCB基板与需分析芯片的信号引脚进行打线连接；
静态加压步骤：利用上述打线连接后的通用PCB基板和通用EMMI平台通过外部电源对需分析芯片实施静态加压；
脉冲周期信号施加步骤：对上述静态加压后的需分析芯片采用信号发生器施加脉冲周期信号，以实现动态EMMI系统；
在所述打线连接步骤中，首先，将需分析芯片的地址信号引脚通过打线连接到通用PCB基板的一个地址引出端子上，以使地址信号引脚选择失效地址；然后将需分析芯片的其他信号引脚根据需分析芯片的要求打线连接到通用PCB基板上相应的引出端子上，再将需分析芯片的输入输出信号引脚打线连接到通用PCB基板的一个输入输出引出端子，以使输入输出信号引脚固定接收失效数据；最后，将信号发生器的地端连接到通用PCB基板的VSS引出端子，同时将信号发生器的脉冲信号输出端连接到通用PCB基板的时钟信号输入引出端子。
2.如权利要求1所述的动态EMMI系统的实现方法，其特征在于，在所述静态加压步骤中，首先根据失效地址和失效数据计算出需分析芯片选用的地址信号引脚、数据信号引脚、控制信号引脚的位数及其偏置的状态，根据排布的需要，将相同状态的信号引脚用铝线或金线打线连接到通用PCB基板的走线上；然后根据计算得到的地址信号引脚、数据信号引脚、控制信号引脚位数的高低状态要求，利用通用EMMI平台通过外部电源进行偏置，以实现对需分析芯片的静态加压。
3.如权利要求1所述的动态EMMI系统的实现方法，其特征在于，在所述脉冲周期信号施加步骤中，信号发生器使用单独一根连接时钟信号输入引出端子的走线施加需分析芯片工作合适的脉冲周期信号。
4.一种动态EMMI系统的应用方法，采用如权利要求1-3中任意一项所述的动态EMMI系统的实现方法，其特征在于，通过打线连接设置需分析芯片的地址信号引脚、数据信号引脚以及控制信号引脚，并连接上相应的静态加压条件，打开信号发生器，设置需要的周期和电压，从信号发生器的脉冲信号输出端输出信号到通用PCB基板的时钟信号输入引出端子，需分析芯片进入不断循环的写状态，不停重复写相应失效数据的动作，并通过通用EMMI平台抓取失效地址位置的动态热点，实现失效定位的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310165050.0A CN103487744B (zh) | 2013-05-07 | 2013-05-07 | 一种动态emmi系统及其实现方法和应用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310165050.0A CN103487744B (zh) | 2013-05-07 | 2013-05-07 | 一种动态emmi系统及其实现方法和应用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103487744A CN103487744A (zh) | 2014-01-01 |
| CN103487744B true CN103487744B (zh) | 2016-01-27 |
Family
ID=49828118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310165050.0A Active CN103487744B (zh) | 2013-05-07 | 2013-05-07 | 一种动态emmi系统及其实现方法和应用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103487744B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106646196A (zh) * | 2016-12-23 | 2017-05-10 | 苏州华碧微科检测技术有限公司 | 一种车载直流降压芯片失效分析方法 |
| CN109633418A (zh) * | 2018-12-29 | 2019-04-16 | 上海华力集成电路制造有限公司 | 光子辐射显微镜样品座、测试方法及显微镜装置 |
| CN109884515B (zh) * | 2019-02-28 | 2021-07-09 | 中国空间技术研究院 | 一种微光显微镜偏置装置 |
| CN110299299A (zh) * | 2019-07-05 | 2019-10-01 | 北京智芯微电子科技有限公司 | 基于手动绑线机的高密度封装芯片失效定位方法 |
| CN110504003A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | Ate快速获取存储器失效地址的方法 |
| CN111123077B (zh) * | 2020-01-15 | 2022-03-08 | 深圳赛意法微电子有限公司 | 一种芯片的失效定位方法 |
| CN111273152A (zh) * | 2020-01-19 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | 用于动态抓点的芯片失效分析的方法 |
| CN111273164B (zh) * | 2020-03-11 | 2022-05-27 | 上海精密计量测试研究所 | 一种电压调整器动态emmi分析系统及分析方法 |
| CN113075532A (zh) * | 2021-03-25 | 2021-07-06 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101206179A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 光发射显微镜样品 |
| CN101876682A (zh) * | 2009-04-30 | 2010-11-03 | 鸿富锦精密工业（深圳）有限公司 | 测试装置 |
| CN102074543A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装基座 |
| CN102116838A (zh) * | 2010-01-05 | 2011-07-06 | 上海华虹Nec电子有限公司 | 微光显微镜芯片失效分析方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3874996B2 (ja) * | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
-
2013
- 2013-05-07 CN CN201310165050.0A patent/CN103487744B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101206179A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 光发射显微镜样品 |
| CN101876682A (zh) * | 2009-04-30 | 2010-11-03 | 鸿富锦精密工业（深圳）有限公司 | 测试装置 |
| CN102074543A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装基座 |
| CN102116838A (zh) * | 2010-01-05 | 2011-07-06 | 上海华虹Nec电子有限公司 | 微光显微镜芯片失效分析方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103487744A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103487744B (zh) | 一种动态emmi系统及其实现方法和应用方法 | |
| US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
| Chi et al. | 3D-IC interconnect test, diagnosis, and repair | |
| CN101398463B (zh) | 连接测试装置与方法及使用该装置的芯片 | |
| US9448285B2 (en) | Method and apparatus of wafer testing | |
| US9678142B2 (en) | Two-step interconnect testing of semiconductor dies | |
| CN102116838A (zh) | 微光显微镜芯片失效分析方法及系统 | |
| CN103267940B (zh) | 多模块平行测试系统 | |
| US9341672B2 (en) | Method and apparatus for interconnect test | |
| KR20150073635A (ko) | 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법 | |
| CN204203420U (zh) | 一种测试bga封装芯片高速总线的测试治具 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US20060123288A1 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
| US20120286818A1 (en) | Assembly for optical backside failure analysis of wire-bonded device during electrical testing | |
| Karmani et al. | Design and test challenges in Nano-scale analog and mixed CMOS technology | |
| US20230251306A1 (en) | Method and system for wafer-level testing | |
| US8941403B2 (en) | Semiconductor device and method of testing the same | |
| CN102540047B (zh) | 一种测试覆盖率的评估方法 | |
| CN204086438U (zh) | 一种利用芯片保护二极管测量电路开短路的装置 | |
| CN107271888A (zh) | 一种单个测试芯片实现多个ip芯片测试的方法 | |
| US20060038576A1 (en) | Sort interface unit having probe capacitors | |
| Deligente | Defect Localization on MIM Capacitor Array by Circuit Edit using Focused-Ion Beam (FIB) | |
| JP2010165755A (ja) | 半導体装置 | |
| Chen et al. | Fan-out wafer level chip scale package testing | |
| US20160223612A1 (en) | Ieee 1149.1 standard based testing methods used in packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |