KR20150073635A - 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법 - Google Patents

반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법 Download PDF

Info

Publication number
KR20150073635A
KR20150073635A KR1020130161587A KR20130161587A KR20150073635A KR 20150073635 A KR20150073635 A KR 20150073635A KR 1020130161587 A KR1020130161587 A KR 1020130161587A KR 20130161587 A KR20130161587 A KR 20130161587A KR 20150073635 A KR20150073635 A KR 20150073635A
Authority
KR
South Korea
Prior art keywords
chip
node
data
output
input
Prior art date
Application number
KR1020130161587A
Other languages
English (en)
Inventor
이태용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130161587A priority Critical patent/KR20150073635A/ko
Priority to US14/158,117 priority patent/US9459318B2/en
Priority to CN201410049904.3A priority patent/CN104733050B/zh
Publication of KR20150073635A publication Critical patent/KR20150073635A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법에 관한 것으로, 특히 스택 칩에서 범프의 불량을 테스트할 수 있도록 하는 기술이다. 이러한 본 발명은 칩 상에 형성된 입력패드 및 출력패드, 칩 상에 형성된 적어도 하나 이상의 범프, 및 입력패드로부터 인가된 데이터를 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 노드의 커패시턴스에 대응하는 데이터를 저장하고, 저장된 커패시턴스에 대응하는 데이터를 출력패드로 출력하는 테스트 스캔 체인을 포함한다.

Description

반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법{Stack chip and testing method thereof}
본 발명은 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법에 관한 것으로, 특히 스택 칩에서 범프의 불량을 테스트할 수 있도록 하는 기술이다.
전자 산업의 발전이 급속히 이루어지고 있으며, 사용자의 요구에 따라 경량화, 소형화, 고속화, 다기능화 및 고성능화가 요구되고 있다. 이러한 요구에 따라 개발된 전자 제품 조립 기술의 하나가 칩 스케일 패키지(Chip Scale Package) 또는 칩 사이즈 패키지(Chip Size Package)이다.
칩 스케일 패키지는 반도체나 시스템 온 칩(System On Chip) 패키지의 두께나 크기를 획기적으로 줄일 수 있다. 칩 스케일 패키지의 반도체 장치 또는 시스템 온 칩들이 스택(stack)되는 경우, 스택된 칩들 사이의 물리적 접촉을 용이하게 하기 위해 마이크로 범프들을 배치시킬 수 있다.
종래의 메모리 장치는 입출력 버퍼가 본딩 패드에 직접 연결되어 있다. 즉, 본딩을 수행하는 칩에서는 본딩 패드를 통해 웨이퍼 테스트를 진행한다. 이에 따라, 와이어 본딩을 하기 전에 본딩 패드를 통해 직접 프로브 테스트를 수행함으로써 입출력 버퍼의 입력 누설 전류를 테스트할 수 있다. 특히, 여러 가지 테스트 항목 중 본딩 패드를 통해 입력 누설 전류의 테스트를 직접 수행할 수 있다.
그런데, 스택 메모리가 개발되면서, 시스템 온 칩 위에 직접 적층되는 메모리는 와이어 본딩이 아니라 마이크로 범프를 통해 하부의 시스템 온 칩과 연결되는 구조를 갖는다.
이러한 구조를 가지는 메모리에서는 마이크로 범프에 입출력 버퍼가 연결되어 있기 때문에 마이크로 범프를 직접 접촉하여 프로브 테스트를 할 수 없다. 즉, 새로운 메모리 형태인 TSV(Through Silicon Via)와 마이크로 범프 패드를 이용한 메모리에서는 마이크로 범프를 직접 프로브하여 테스트를 수행할 수 없다.
마이크로 범프에 직접 프로브 테스트를 수행한다 하여도 테스트 이후에 오염된 마이크로 범프는 시스템 온 칩과 스택할 경우 잘 연결되지 않는다. 즉, 마이크로 범프를 직접 프로브할 경우, 프로브 핀에 의한 어택(Attack)으로 마이크로 범프의 형태가 변형될 수 있다.
이에 따라, 테스트 이후에 오염된 범프로 스택을 하는 경우 오픈(Open) 또는 쇼트(Short) 등의 다양한 불량이 발생할 수 있다. 이로 인해 범프 또는 범프와 연결된 입출력 버퍼 등에 누설 전류가 발생 된 경우 이를 쉽게 찾아낼 수 없다.
본 발명은 범프를 통해 연결된 스택 칩에서 범프를 직접 프로브 하지 않고도 범프 불량을 테스트할 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 반도체 칩은, 칩 상에 형성된 입력패드 및 출력패드; 칩 상에 형성된 적어도 하나 이상의 범프; 및 입력패드로부터 인가된 데이터를 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 노드의 커패시턴스에 대응하는 데이터를 저장하고, 저장된 커패시턴스에 대응하는 데이터를 출력패드로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 다른 실시예에 따른 스택 칩은, 제 1칩; 제 1칩의 상부에 적층된 제 2칩; 제 2칩의 상부에 형성된 입력패드 및 출력패드; 제 1칩과 제 2칩을 서로 연결하는 적어도 하나 이상의 범프; 및 입력패드로부터 인가된 데이터를 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 노드의 커패시턴스에 대응하는 데이터를 저장하고, 저장된 커패시턴스에 대응하는 데이터를 출력패드로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예에 따른 스택 칩은, 제 1칩; 제 1칩의 상부에 적층된 제 2칩; 제 1칩과 제 2칩을 서로 연결하는 다수의 범프; 및 입력 범프를 통해 제 1칩으로부터 인가된 데이터를 상기 다수의 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 노드의 커패시턴스에 대응하는 데이터를 저장하고, 저장된 커패시턴스에 대응하는 데이터를 출력 범프를 통해 제 1칩으로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예에 따른 스택 칩은, 제 1칩; 제 1칩의 상부에 적층된 제 2칩; 제 1칩과 제 2칩을 서로 연결하는 다수의 범프; 및 다수의 범프를 통해 제 1칩으로부터 인가된 데이터를 상기 제 2칩에 형성된 노드에 병렬 출력하고 기 설정된 시간 동안 플로팅시켜 노드의 커패시턴스에 대응하는 데이터를 저장하고, 저장된 커패시턴스에 대응하는 데이터를 다수의 범프를 통해 제 1칩으로 병렬 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 스택 칩 테스트 방법은, 입력패드를 통해 인가되는 데이터가 각 저장부에 저장되는 단계; 선택신호에 대응하여 각 출력 버퍼가 턴 온 되면 각 저장부에 저장된 데이터가 범프와 연결된 노드에 출력되는 단계; 선택신호에 대응하여 구동버퍼가 턴 오프되면 노드가 플로팅되어 기 설정된 시간 동안 노드에 커패시턴스에 대응하는 데이터가 차지되는 단계; 제어클록에 대응하여 노드에 차지된 커패시턴스에 대응하는 데이터가 각 저장부에 출력되는 단계; 및 각 저장부에 저장된 데이터가 출력노드를 통해 출력되는 단계를 포함하는 것을 특징으로 한다.
본 발명은 범프를 통해 연결된 스택 칩에서 범프를 직접 프로브 하지 않고도 범프 누설 전류, 정전기 방전(Electro-Static Discharge, ESD), 입출력 버퍼의 게이트 크랙, TSV(Through Silicon Via) 불량을 테스트할 수 있도록 한다.
이러한 본 발명은 수많은 범프에 대해 큰 로직의 추가 없이 바운더리 스캔을 통해 손쉽게 누설 테스트를 수행할 수 있도록 한다.
또한, 본 발명은 대량의 양산 테스트시 손쉽게 범프의 누설 및 관통전극(TSV)의 불량을 찾아낼 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 칩의 구성도.
도 2는 본 발명의 실시예에 따른 반도체 칩 테스트 방법을 설명하기 위한 타이밍도.
도 3은 도 2의 타이밍도를 개념적으로 설명하기 위한 도면.
도 4는 본 발명의 다른 실시예에 따른 스택 칩의 구성도.
도 5는 도 4의 실시예에서 스택 칩 테스트 방법을 설명하기 위한 도면.
도 6은 도 5에서 스택 칩 테스트 방법을 설명하기 위한 타이밍도.
도 7은 본 발명의 다른 실시예에 따른 스택 칩에 관한 구성도.
도 8은 본 발명의 또 다른 실시예에 따른 스택 칩에 관한 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 칩의 구성도이다.
본 발명의 실시예에 따른 반도체 칩(200)은 복수의 패드 P1~P6, 버퍼(220, 270), 구동 버퍼(230, 250), 저장부(240, 260) 및 제어부(280)를 포함한다.
그리고, 본 발명의 반도체 칩(200)은 다른 범프들과 연결된 관통전극(TSV; Through Silicon Via)에 의해 전기적으로 연결될 수도 있다. 본 발명의 실시예에서는 반도체 칩(200)이 관통전극 TSV을 포함하지 않는 것을 그 일 예로 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 반도체 칩(200)이 관통전극 TSV를 포함할 수도 있다.
범프(210)은 반도체 칩(200)에서 서로 다른 칩들 간에 커맨드, 어드레스를 전달하기 위한 범프일 수 있다. 그리고, 범프(211)는 반도체 칩(200)에서 서로 다른 칩들 간에 데이터(DQ)를 전달하기 위한 범프일 수 있다.
본 발명의 실시예에서는 범프(210, 211)의 개수를 두 개로 설명하였지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 각각의 칩에 복수의 범프를 포함할 수도 있다.
이러한 범프들(210, 211)은 서로 다른 칩 사이의 연결성을 결정짓는다. 마이크로 범프들의 연결성은 반도체 칩(200)에서 불량을 판단하는데 중요한 요소가 된다. 이에 따라, 마이크로 범프들의 연결성 불량을 검출하는 방법이 요구된다.
마이크로 범프들(210, 211)의 불량을 테스트하는 방법으로 바운더리 스캔 테스트(Boundary Scan Test, BST)를 이용할 수 있다. 바운더리 스캔 테스트 방식은 마이크로 범프들(210, 211)이 해당 디바이스들에 연결되어 있는지를 테스트한다.
이를 위해, 반도체 칩(200)은 복수의 패드 P1~P6, 버퍼(220, 270), 구동 버퍼(230, 250), 저장부(240, 260) 및 제어부(280)를 포함한다. 반도체 칩(200)은 바운더리 스캔 테스트를 수행하기 위해 해당 신호가 입출력되는 복수의 패드 P1~P6가 할당된다.
여기서, 구동 버퍼(230), 저장부(240), 구동 버퍼(250) 및 저장부(260)는 테스트 스캔 체인 TSC으로 이루어진다. 테스트 스캔 체인 TSC은 직렬 연결된 구동버퍼(230), 저장부(240), 구동 버퍼(250) 및 저장부(260)가 연속적으로 연결된다.
본 발명의 실시예에서는 테스트 스캔 체인 TSC이 두 개의 구동 버퍼(230, 250)와 두 개의 저장부(240, 260)로 이루어지는 것을 그 일 예로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니며 테스트 스캔 체인 TSC에 직렬 연결된 복수의 구동 버퍼와 복수의 저장부를 포함할 수도 있다.
패드 P1는 스캔 칩 선택신호 SCS를 입력받기 위한 패드이다. 그리고, 패드 P2는 테스트 스캔 체인 TSC을 인에이블시키기 위한 스캔 인에이블신호 SEN를 입력받는 패드이다. 그리고, 패드 P3는 테스트 스캔 체인 TSC의 동작 모드를 선택하기 위한 스캔 쉬프트신호 SSH를 입력받는 패드이다. 또한, 패드 P4는 스캔 클록 SCK를 입력받기 위한 패드이다.
또한, 패드 P5는 스캔 입력신호 SDI를 입력받기 위한 입력 패드이다. 또한, 패드 P6는 스캔 출력신호 SDO를 출력하기 위한 출력 패드이다. 마이크로 범프(210, 211)에 직접 프로브 테스트를 진행할 수 없으므로 데이터가 입출력될 수 있도록 패드 P5, P6을 구비한다. 본 발명의 실시예에서는 이러한 입력 패드 P5, 출력 패드 P6가 직렬 데이터를 입출력하는 것을 그 일 예로 설명하였지만, 본 발명의 실시예는 이에 한정되지 않는다.
제어부(280)는 복수의 패드 P1~P6를 통해 스캔 칩 선택신호 SCS, 스캔 인에이블신호 SEN, 스캔 쉬프트신호 SSH 및 스캔 클록 SCK를 입력받아 테스트 스캔 체인 TSC의 동작 모드를 제어한다. 제어부(280)는 스캔 인에이블신호 SEN의 로직 레벨에 응답하여 테스트 스캔 체인 TSC을 선택적으로 인에이블시킬 수 있다.
그리고, 제어부(280)는 이러한 입력신호들을 조합하여 선택신호 iSCS를 버퍼(230, 250)에 출력하고, 제어클록 iSCK을 저장부(240, 260)에 출력한다. 이러한 제어부(280)는 스캔 인에이블신호 SEN의 로직 레벨에 응답하여 테스트 스캔 체인 TSC을 병렬 입출력 모드, 병렬 입력 모드 또는 병렬 출력 모드로 동작시킬 수 있다.
버퍼(220)는 패드 P5로부터 인가되는 스캔 입력신호 SDI를 버퍼링하여 저장부(240)에 출력한다. 그리고, 버퍼(270)는 저장부(260)에서 출력된 데이터를 버퍼링하여 스캔 출력신호 SDO를 패드 P6에 출력한다.
구동 버퍼(230)는 노드 ND1와 연결된 입력버퍼 RX1와 출력버퍼 TX1를 포함한다. 여기서, 노드 ND1는 범프(210)와 연결된다. 그리고, 입력버퍼 RX1는 노드 ND1를 통해 입력신호를 수신하여 저장부(240)에 출력한다. 그리고, 출력버퍼 TX1는 선택신호 iSCS의 제어에 따라 저장부(240)에 저장된 데이터를 노드 ND1에 출력한다.
저장부(240)는 플립플롭을 포함할 수 있다. 이러한 저장부(240)는 제어클록 iSCK에 동기하여 패드 P5로부터 인가되는 스캔 입력신호 SDI를 저장한다.
그리고, 구동 버퍼(250)는 노드 ND2와 연결된 입력버퍼 RX2와 출력버퍼 TX2를 포함한다. 여기서, 노드 ND2는 범프(211)와 연결된다. 그리고, 입력버퍼 RX2는 노드 ND2를 통해 입력신호를 수신하여 저장부(260)에 출력한다. 그리고, 출력버퍼 TX2는 선택신호 iSCS의 제어에 따라 저장부(260)에 저장된 데이터를 노드 ND2에 출력한다.
또한, 저장부(260)는 플립플롭을 포함할 수 있다. 이러한 저장부(260)는 제어클록 iSCK에 동기하여 저장부(240)로부터 쉬프트 입력된 데이터를 저장한다. 저장부(260)의 출력은 스캔 출력신호 SDO로 패드 P6을 통해 출력된다.
외부의 테스트부(300)는 패드 P5를 통해 입력되는 스캔 입력신호 SDI가 패드 P6를 통해 스캔 출력신호 SDO로 출력되는지를 모니터링 할 수 있다.
만약, 패드 P5를 통해 입력된 스캔 입력신호 SDI가 스캔 출력신호 SDO로 정상적으로 출력되면, 테스트부(300)는 마이크로 범프(210, 211)들에 누설 전류가 발생하지 않은 것으로 판단할 수 있다. 반면에, 패드 P5를 통해 입력되는 스캔 입력신호 SDI가 패드 P6를 통해 스캔 출력신호 SDO로 정상적으로 출력되지 않는 경우, 테스트부(300)는 마이크로 범프(210, 211)들이 오픈 또는 단락되어 누설 전류가 발생된 것으로 판단할 수 있다.
도 2는 도 1의 반도체 칩 테스트 방법을 설명하기 위한 타이밍도이다. 본 발명의 실시예에 따른 테스트 방법은 총 5개의 시컨스(Sequence)로 이루어질 수 있다.
먼저, 패드 P5를 통해 스캔 입력신호 SDI가 직렬로 입력된다.(T1 구간) 이에 따라, 입력 버퍼 RX1, RX2를 통해 인가되는 데이터에 따라 각 저장부(240, 260)에 각 범프(210, 211)의 기대값들이 전부 저장된다. 각 저장부(240, 260)에 저장된 기대값들은 모두 동일한 레벨을 갖는 데이터일 수 있다. 이때, 각 저장부(240, 260)에 저장되는 기대값들은 모두 "로직 하이(H)" 값일 수도 있고, "로직 로우(L)" 값일 수도 있다.
이후에, 스캔 인에이블신호 SEN가 인에이블되면 스캔 쉬프트신호 SSH가 하이 레벨로 활성화되고, 스캔 칩 선택신호 SCS가 로우 레벨이 된다. 그러면, 선택신호 iSCS에 의해 구동 버퍼(230)의 출력 버퍼 TX1와, 구동 버퍼(250)의 출력 버퍼 TX2가 턴 온 된다. 이에 따라, 각 저장부(240, 260)에 저장된 데이터가 노드 ND1, ND2를 통해 범프들(210, 211)로 병렬 출력된다.(T2 구간)
이어서, 스캔 칩 선택신호 SCS가 하이 레벨이 된다. 그러면, 선택신호 iSCS에 의해 구동 버퍼(230)의 출력 버퍼 TX1와, 구동 버퍼(250)의 출력 버퍼 TX2가 턴 오프 된다.(T3 구간) 이에 따라, 일정 구간(T3 pause time) 동안 구동버퍼(230, 250)가 동작하지 않게 되어 노드 ND1, ND2가 플로팅 상태가 된다. 이에 따라, 플로팅 된 노드 ND1, ND2의 커패시턴스를 이용하여 데이터를 노드 ND1, ND2에 차지시킨다.
다음에, 스캔 클록 SCK이 하이 레벨로 토글되면 제어클록 iSCK에 의해 각 저장부(240, 260)가 다시 동작하게 된다.(T4 구간) 그러면, 플로팅된 노드 ND1, ND2에 차지된 데이터가 구동 버퍼(230, 250)의 입력버퍼 RX1, RX2를 통해 병렬 입력되어 저장부(230, 260)에 다시 저장된다.
이어서, 스캔 인에이블신호 SEN가 인에이블되면, 테스트 스캔 체인 TSC이 모두 동작하지 않는 상태가 된다. 그리고, 각 저장부(230, 260)에 저장된 데이터가 스캔 출력신호 SDO로 패드 P6으로 직렬 출력된다. 외부의 테스트부(300)는 리드된 각 저장부(240, 260)의 기대값을 판별하여 범프의 누설 전류 및 불량을 판단할 수 있다.
도 3은 도 2의 타이밍도를 개념적으로 설명하기 위한 도면이다.
위에서 설명하였듯이 본 발명의 실시예에 따른 테스트 방법은 총 5개의 시컨스(Sequence)로 이루어진다.
T1 구간에서는 패드 P5를 통해 스캔 입력신호 SDI가 직렬로 각 저장부(240, 260)에 입력된다. 이후에, T2 구간에서는 선택신호 iSCS에 의해 출력 버퍼 TX1, TX2가 턴 온 되고, 각 저장부(240, 260)에 저장된 데이터가 범프들(210, 211)로 병렬 출력된다.
이어서, T3 구간에서는 선택신호 iSCS에 의해 출력 버퍼 TX1, TX2가 턴 오프 되어 노드 ND1, ND2가 플로팅 상태가 되고, 데이터가 노드 ND1, ND2에 차지된다. 다음에, T4 구간에서는 제어클록 iSCK에 의해 각 저장부(240, 260)가 다시 동작하여 노드 ND1, ND2에 차지된 데이터가 저장부(230, 260)에 병렬 입력된다. 이후에, T5 구간에서는 각 저장부(230, 260)에 저장된 데이터가 스캔 출력신호 SDO로 패드 P6으로 직렬 출력된다.
도 4는 본 발명의 다른 실시예에 따른 스택 칩의 구성도이다.
본 발명의 실시예에 따른 스택 칩은 제 1칩(100)과 제 2칩(200)이 적층되어 있으며, 제 1칩(100)과 제 2칩(200)은 각각 마이크로 범프들(110, 111)에 의해서 서로 전기적으로 연결될 수 있다.
여기서, 각각의 칩(100, 200)은 시스템 온 칩(System On Chip)일 수도 있고, 반도체 메모리 칩 또는 메모리 다이(Die)일 수도 있다. 또한, 각각의 칩(100, 200)은 외부와 데이터를 인터페이스하기 위한 인터페이스 칩일 수도 있고, 로직 소자 칩일 수도 있다. 또한, 각각의 칩(100, 200)은 메모리 레이어들의 동작을 제어하는 메모리 컨트롤러일 수도 있다. 또한, 제 1칩(100)은 시스템 온 칩이고 제 2칩(200)은 반도체 칩일 수도 있으며, 칩의 종류는 한정되지 않는다.
그리고, 각각의 칩(100, 200)은 범프들(110, 111)과 연결된 관통전극(TSV; Through Silicon Via)에 의해 전기적으로 연결될 수 있다. 제 2칩(200)의 범프(110, 111)는 하부의 제 1칩(100)과 관통전극(TSV)과 접촉하여 연결될 수 있다.
본 발명의 실시예에서는 제 1칩(100)과 제 2칩(200)이 모두 관통전극 TSV를 포함하는 것을 그 일 예로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니며 각각의 칩(100, 200)에 관통전극 TSV를 포함하지 않고 범프들(110, 111)을 통해 직접 연결될 수도 있다.
또한, 본 발명의 실시예에서는 범프(110, 111)의 개수를 두 개로 설명하였지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 각각의 칩에 복수의 범프를 포함할 수도 있다.
여기서, 범프들(110, 210)은 스택 칩에서 각 칩들 간에 커맨드, 어드레스를 전달하기 위한 범프일 수 있다. 그리고, 범프들(111, 211)은 스택 칩에서 각 칩들 간에 데이터(DQ)를 전달하기 위한 범프일 수 있다.
이러한 범프들(110, 111, 210, 220)은 서로 다른 디바이스들, 즉, 제 1칩(100)과 제 2칩(200)을 포함하는 스택 칩 사이의 연결성을 결정짓는다. 마이크로 범프들의 연결성은 스택 칩에서 불량을 판단하는데 중요한 요소가 된다. 이에 따라, 마이크로 범프들의 누설 전류 및 연결성 불량을 검출하는 방법이 요구된다.
마이크로 범프들(110, 111, 210, 211)의 불량을 테스트하는 방법으로 바운더리 스캔 테스트(Boundary Scan Test, BST)를 이용할 수 있다. 바운더리 스캔 테스트 방식은 마이크로 범프들(110, 111, 210, 211)이 해당 디바이스들, 즉, 제 1칩(100)과 제 2칩(200) 각각에 연결되어 있는지를 테스트하거나 누설 전류의 발생을 테스트한다.
이를 위해, 제 2칩(200)은 복수의 패드 P1~P6, 버퍼(220, 270), 구동 버퍼(230, 250), 저장부(240, 260) 및 제어부(280)를 포함한다. 제 2칩(200)은 바운더리 스캔 테스트를 수행하기 위해 해당 신호가 입출력되는 복수의 패드 P1~P6가 할당된다.
여기서, 구동 버퍼(230), 저장부(240), 구동 버퍼(250) 및 저장부(260)는 테스트 스캔 체인 TSC으로 이루어진다. 테스트 스캔 체인 TSC은 직렬 연결된 구동버퍼(230), 저장부(240), 구동 버퍼(250) 및 저장부(260)가 연속적으로 연결된다.
본 발명의 실시예에서는 테스트 스캔 체인 TSC이 두 개의 구동버퍼(230, 250)와 두 개의 저장부(240, 26)를 포함하는 것을 그 일 예로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니며, 직렬 연결된 복수의 구동 버퍼와 복수의 저장부를 포함할 수 있다.
또한, 본 발명의 실시예에서는 테스트 스캔 체인 TSC이 제 2칩(200)에 형성된 것을 그 일 예로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니며 제 1칩(100) 및 기타 칩 상에 형성될 수도 있다.
패드 P1는 스캔 칩 선택신호 SCS를 입력받기 위한 패드이다. 그리고, 패드 P2는 테스트 스캔 체인 TSC을 인에이블시키기 위한 스캔 인에이블신호 SEN를 입력받는 패드이다. 그리고, 패드 P3는 테스트 스캔 체인 TSC의 동작 모드를 선택하기 위한 스캔 쉬프트신호 SSH를 입력받는 패드이다. 또한, 패드 P4는 스캔 클록 SCK를 입력받기 위한 패드이다.
또한, 패드 P5는 스캔 입력신호 SDI를 입력받기 위한 입력 패드이다. 또한, 패드 P6는 스캔 출력신호 SDO를 출력하기 위한 출력 패드이다. 마이크로 범프(210, 211)에 직접 프로브 테스트를 진행할 수 없으므로 데이터가 입출력될 수 있도록 패드 P5, P6을 구비한다. 본 발명의 실시예에서는 이러한 입력 패드 P5, 출력 패드 P6가 직렬 데이터를 입출력하는 것을 그 일 예로 설명하였지만, 본 발명의 실시예는 이에 한정되지 않는다.
제어부(280)는 복수의 패드 P1~P6를 통해 스캔 칩 선택신호 SCS, 스캔 인에이블신호 SEN, 스캔 쉬프트신호 SSH 및 스캔 클록 SCK를 입력받아 테스트 스캔 체인 TSC의 동작 모드를 제어한다. 제어부(280)는 스캔 인에이블신호 SEN의 로직 레벨에 응답하여 테스트 스캔 체인 TSC을 선택적으로 인에이블시킬 수 있다.
그리고, 제어부(280)는 이러한 입력신호들을 조합하여 선택신호 iSCS를 버퍼(230, 250)에 출력하고, 제어클록 iSCK을 저장부(240, 260)에 출력한다. 이러한 제어부(280)는 스캔 인에이블신호 SEN의 로직 레벨에 응답하여 테스트 스캔 체인 TSC을 병렬 입출력 모드, 병렬 입력 모드 또는 병렬 출력 모드로 동작시킬 수 있다.
버퍼(220)는 패드 P5로부터 인가되는 스캔 입력신호 SDI를 버퍼링하여 저장부(240)에 출력한다. 그리고, 버퍼(270)는 저장부(260)에서 출력된 데이터를 버퍼링하여 스캔 출력신호 SDO를 패드 P6에 출력한다.
구동 버퍼(230)는 노드 ND1와 연결된 입력버퍼 RX1와 출력버퍼 TX1를 포함한다. 여기서, 노드 ND1는 범프(210)와 연결된다. 그리고, 입력버퍼 RX1는 노드 ND1를 통해 입력신호를 수신하여 저장부(240)에 출력한다. 그리고, 출력버퍼 TX1는 선택신호 iSCS의 제어에 따라 저장부(240)에 저장된 데이터를 노드 ND1에 출력한다.
저장부(240)는 플립플롭을 포함할 수 있다. 이러한 저장부(240)는 제어클록 iSCK에 동기하여 패드 P5로부터 인가되는 스캔 입력신호 SDI를 저장한다.
그리고, 구동 버퍼(250)는 노드 ND2와 연결된 입력버퍼 RX2와 출력버퍼 TX2를 포함한다. 여기서, 노드 ND2는 범프(211)와 연결된다. 그리고, 입력버퍼 RX2는 노드 ND2를 통해 입력신호를 수신하여 저장부(260)에 출력한다. 그리고, 출력버퍼 TX2는 선택신호 iSCS의 제어에 따라 저장부(260)에 저장된 데이터를 노드 ND2에 출력한다.
저장부(260)는 플립플롭을 포함할 수 있다. 이러한 저장부(260)는 제어클록 iSCK에 동기하여 저장부(240)로부터 쉬프트 입력된 데이터를 저장한다. 저장부(260)의 출력은 스캔 출력신호 SDO로 패드 P6을 통해 출력된다.
외부의 테스트부(300)는 패드 P5를 통해 입력되는 스캔 입력신호 SDI가 패드 P6를 통해 스캔 출력신호 SDO로 출력되는지를 모니터링 할 수 있다.
만약, 패드 P5를 통해 입력된 스캔 입력신호 SDI가 스캔 출력신호 SDO로 정상적으로 출력되면, 테스트부(300)는 마이크로 범프(210, 211)들이 제 2칩(200)에 연결되어 있고 범프(210, 211)에 누설 전류가 발생하지 않은 것으로 판단하여 제 2칩(200)을 양품으로 판정할 수 있다.
반면에, 패드 P5를 통해 입력되는 스캔 입력신호 SDI가 패드 P6를 통해 스캔 출력신호 SDO로 정상적으로 출력되지 않는 경우, 테스트부(300)는 마이크로 범프(210, 211)들이 오픈 또는 단락되어 제 2칩(200)에 제대로 연결되지 않거나 범프(210, 211)에 누설 전류가 발생한 것으로 판단하여 불량으로 판정할 수 있다.
본 발명의 실시예에서 각각의 칩(100, 200)은 메모리에 국한되는 것이 아니며, 직접 프로브 테스트를 수행할 수 없는 범프를 통해 인터페이스 구조를 갖는 칩에서 스택을 위해 바운더리 스캔(Boundary Scan)을 사용하는 모든 칩에 적용이 가능하다. 즉, 본 발명의 실시예는 메모리에 국한되지 않으며, 범프 패드를 가지며, JEDEC(Joint Electron Device Engineering Council) 스탠다드인 바운더리 스캔(Boundary Scan) 기능이 지원되는 모든 칩에 적용이 가능하다.
도 5는 도 4의 실시예에서 범프 불량을 테스트할 수 있는 방법을 설명하기 위한 도면이다.
도 5는 범프(210)와 연결된 노드 ND1에서 접지(VSS) 불량이 발생되어 누설 전류가 생성된 경우를 나타낸다. 그리고, 범프(211)와 연결된 노드 ND2에서 관통전극(TSV)이 전부 생성되지 않았거나, 관통전극(TSV)의 불량이 발생하게 되는 경우는 타나낸다.
본 발명의 실시예에서는 플로팅 된 노드 ND1, ND2에서 커패시턴스의 양이 변화되는 것을 감지하여 이러한 범프(210, 211)와 관련된 불량을 테스트할 수 있게 된다.
도 6는 도 5의 도면에서와 같은 범프 불량을 테스트할 수 있는 방법을 설명하기 위한 타이밍도이다.
먼저, 패드 P5를 통해 스캔 입력신호 SDI가 직렬로 입력된다.(T1 구간) 이에 따라, 입력 버퍼 RX1, RX2를 통해 인가되는 데이터에 따라 각 저장부(240, 260)에 각 범프(210, 211)의 기대값들이 전부 저장된다. 각 저장부(240, 260)에 저장된 기대값들은 모두 동일한 레벨을 갖는 데이터일 수 있다. 이때, 각 저장부(240, 260)에 저장되는 기대값들은 모두 "로직 하이(H)" 값일 수도 있고, "로직 로우(L)" 값일 수도 있다.
이후에, 스캔 인에이블신호 SEN가 인에이블되면 스캔 쉬프트신호 SSH가 하이 레벨로 활성화되고, 스캔 칩 선택신호 SCS가 로우 레벨이 된다. 그러면, 선택신호 iSCS에 의해 구동 버퍼(230)의 출력 버퍼 TX1와, 구동 버퍼(250)의 출력 버퍼 TX2가 턴 온 된다. 이에 따라, 각 저장부(240, 260)에 저장된 데이터가 노드 ND1, ND2를 통해 범프들(210, 211)로 병렬 출력된다.(T2 구간)
이어서, 스캔 칩 선택신호 SCS가 하이 레벨이 된다. 그러면, 선택신호 iSCS에 의해 구동 버퍼(230)의 출력 버퍼 TX1와, 구동 버퍼(250)의 출력 버퍼 TX2가 턴 오프 된다.(T3 구간) 이에 따라, 일정 구간(T3 pause time) 동안 구동버퍼(230, 250)가 동작하지 않게 되어 노드 ND1, ND2가 플로팅 상태가 된다. 이에 따라, 플로팅 된 노드 ND1, ND2의 커패시턴스를 이용하여 데이터를 노드 ND1, ND2에 차지시킨다.
이때, 노드 ND1에 접지(VSS) 불량이 발생되어 누설 경로가 형성될 수 있다. 전류가 생성된 경우를 나타낸다. 또한, 노드 ND2에서 관통전극(TSV)이 전부 생성되지 않았거나, 관통전극(TSV)의 불량이 발생하게 될 수도 있다.
이러한 경우, 노드 ND1, ND2에 커패시턴스에 대응하는 데이터가 차지되지 않고 누설 경로로 인하여 커패시턴스가 빠져나가게 된다. 예를 들면, 저장부(240, 260)에 저장된 기대값이 로직 "하이" 레벨인 경우, 누설 경로가 발생한 노드 ND1, ND2에 저장된 커패시턴스에 대응하는 데이터의 값이 로직 "로우" 레벨로 변하게 된다.
다음에, 스캔 클록 SCK이 하이 레벨로 토글되면 제어클록 iSCK에 의해 각 저장부(240, 260)가 다시 동작하게 된다.(T4 구간) 그러면, 플로팅된 노드 ND1, ND2에 차지된 데이터가 구동 버퍼(230, 250)의 입력버퍼 RX1, RX2를 통해 병렬 입력되어 저장부(230, 260)에 다시 저장된다. 이때, 노드 ND1, ND2에 저장된 커패시턴스가 누설 경로를 통해 빠져나가게 되므로, 저장부(230, 260)에 저장된 커패시턴스의 양이 점점 줄어들게 된다.
이어서, 스캔 인에이블신호 SEN가 인에이블되면, 테스트 스캔 체인 TSC이 모두 동작하지 않는 상태가 된다. 그리고, 각 저장부(230, 260)에 저장된 데이터가 스캔 출력신호 SDO로 패드 P6으로 직렬 출력된다. 외부의 테스트부(300)는 리드된 각 저장부(240, 260)의 커패시턴스 값이 줄어든 것을 감지하여 어떤 범프에서 누설 전류 및 불량이 발생 되었는지를 판단할 수 있다.
만약, 전원(VDD) 불량으로 인한 누설 경로가 형성된 경우에는 저장부(240, 260)에 기대값을 로직 "로우" 레벨로 저장하여 동일한 시컨스를 진행할 수도 있다. 저장부(240, 260)에 기대값을 로직 "로우" 레벨로 저장하는 경우 전원(VDD) 불량으로 인한 누설 전류가 발생하면 플로팅 노드 ND1, ND2의 커패시턴스 값이 점점 증가하는 것을 감지하여 어떤 범프에서 누설 전류 및 불량이 발생 되었는지를 판단할 수 있다.
본 발명의 실시예는 전원 범프(Power bump)를 제외한 테스트 스캔 체인 TSC에 연결된 모든 핀에 대해 테스트가 가능하다. 즉, 본 발명의 실시예는 범프 형태를 가지며 바운더리 스캔을 가지는 모든 메모리 또는 로직 칩에 응용이 가능하다. 그리고, 본 발명의 실시예는 범프에 관통전극(TSV)이 없을 경우 범프의 누설 전류의 검출이 가능하다. 또한, 본 발명의 실시예는 범프에 관통전극(TSV)가 있을 경우 관통전극(TSV)의 누설, 불량, 불완전 생성 까지고 검출이 가능하다.
도 7 본 발명의 다른 실시예에 따른 스택 칩의 구성도이다.
도 7의 실시예에 따른 스택 칩은 구동 버퍼(230, 250)의 입력 버퍼 RX1, RX2가 제어신호 DIS에 따라 선택적으로 턴 오프 되는 것이 도 4의 실시예와 서로 상이하다.
구동 버퍼(230, 250)는 스캔 칩 선택신호 SCS가 하이 레벨이 되면, 선택신호 iSCS에 의해 출력 버퍼 TX1, TX2가 모두 턴 오프 된다. 도 7의 실시예에 따른 구동 버퍼(230, 250)는 스캔 칩 선택신호 SCS가 하이 레벨이 되면 제어신호 DIS가 동시에 하이 레벨 상태가 된다.
제어신호 DIS가 하이 레벨이 되면 구동 버퍼(230, 250)의 입력 버퍼 RX1, RX2가 모두 턴 오프 된다. 이에 따라, 출력 버퍼 TX1, TX2만 턴 오프된 경우보다 플로팅 된 노드 ND1, ND2에 커패시턴스가 더 많이 차지될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 스택 칩에 관한 구성도이다.
도 8의 실시예에 따른 스택 칩은 제 1칩(100_1)과 제 2칩(200_1)이 적층되어 있으며, 제 1칩(100_1)과 제 2칩(200_1)은 각각 마이크로 범프들(110, 111, 112, 113)에 의해서 서로 전기적으로 연결될 수 있다.
그리고, 도 8의 실시예에서는 패드 P5가 관통 전극 TSV를 통해 범프(112)와 연결될 수 있으며, 패드 P6가 관통전극 TSV를 통해 범프(113)와 연결될 수 있다.
또한, 도 8의 실시예에서는 범프(112, 113)의 개수를 두 개로 설명하였지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 각각의 칩에 복수의 범프를 포함할 수도 있다.
도 8의 실시에서는 제 1칩(100_1)이 시스템 온 칩으로 이루어지고 제 2칩(200_1)이 반도체 칩으로 이루어질 수도 있다. 또한, 도 8의 실시예에서는 제 2칩(200_1)의 노드 ND1, ND2가 관통전극 TSV를 통해 제 1칩(100_1)과 연결되는 것을 일 예로 설명하였지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 제 1칩(100_1)과 제 2칩(200_1)이 모두 관통전극 TSV을 포함하지 않고, 범프들(110, 111, 112, 113)을 통해 직접 연결될 수도 있다.
그리고, 제 1칩(100_1)은 칩 제어부(300), 비교부(310) 및 입출력 버퍼(320)를 포함한다.
여기서, 칩 제어부(300)는 스캔 입력신호 iSDI를 생성하여 범프(112)에 출력한다. 여기서, 범프(112)는 입력 범프로 동작할 수 있다. 스캔 입력신호 iSDI는 범프(112), 관통전극 TSV, 버퍼(220)를 통해 저장부(240, 260)에 저장될 수 있다.
그리고, 버퍼(270)를 통해 출력된 스캔 출력신호 iSDO는 관통전극 TSV, 범프(113)를 통해 비교부(310)에 입력될 수 있다. 여기서, 범프(113)는 출력 범프로 동작할 수 있다.
이와 같이, 도 8의 실시예에서는 제 2칩(200_1)의 패드 P5를 통해 저장부(240, 260)에 입력 신호를 입력하는 것이 아니라, 제 1칩(100_1)을 통해 스캔 입력신호 iSDI를 생성하여 제 2칩(200_1)의 저장부(240, 260)에 저장할 수 있다.
또한, 도 8의 실시예는 제 2칩(200_1)의 패드 P6를 통해 저장부(240, 260)에 저장된 데이터를 리드하는 것이 아니라, 제 1칩(100_1)을 통해 스캔 출력신호 iSDO를 리드할 수 있다.
이러한 도 8의 실시예는 제 1칩(100_1)의 칩 제어부(300)를 통해 직렬 데이터를 제 2칩(200_1)에 출력하고, 테스트 스캔 체인 TSC을 통해 리드된 직렬 데이터를 제 1칩(100_1)의 비교부(310)를 통해 테스트한다.
한편, 도 8의 실시예에서 범프(110, 111)를 통해 데이터를 저장부(240, 260)에 병렬 출력하여 저장하고, 저장부(240, 260)에 저장된 데이터를 범프(110, 111)를 통해 병렬 리드하여 범프의 누설 전류 및 불량을 판별할 수도 있다.
그리고, 칩 제어부(300)는 커맨드, 어드레스를 포함하는 입력신호 iCA를 생성하여 범프(110)에 출력한다. 입력신호 iCA는 범프(110), 관통전극 TSV, 구동 버퍼(230)의 입력버퍼 RX1를 통해 저장부(230)에 저장될 수 있다. 그리고, 칩 제어부(300)는 선택신호 iSCS를 입출력 버퍼(320)에 출력한다.
그리고, 칩 제어부(300)는 데이터 iDQ를 생성하여 범프(111)에 출력한다. 데이터 iDQ는 범프(111), 관통전극 TSV, 구동 버퍼(250)의 입력버퍼 RX2를 통해 저장부(260)에 저장될 수 있다.
즉, 칩 제어부(300)는 각각의 범프(110, 111)를 통해 데이터를 병렬 전송한다. 이때, 칩 제어부(300)에서 생성되는 병렬 데이터는 외부의 패키지 볼에 의해 생성될 수 있다. 그러면, 범프(110, 111)를 통해 출력된 병렬 데이터는 구동 버퍼(230, 250)의 입력버퍼 RX1, RX2를 통해 저장부(24, 260)에 병렬 저장된다.
그리고, 각 저장부(240, 260)에 저장된 데이터는 출력버퍼 TX1, TX2를 통해 노드 ND1, ND2에 병렬 출력된다. 이후에, 출력버퍼 TX1, TX2가 턴 오프되어 노드 ND1, ND2가 플로팅 된 상태에서 노드 ND1, ND2에 커패시턴스의 레벨에 대응하는 데이터가 차지된다.
이때, 출력버퍼 TX1, TX2가 턴 오프되어 노드 ND1, ND2가 플로팅 되는 과정에서 칩 제어부(300)는 선택신호 iSCS를 이용하여 입출력버퍼(320)를 플로팅시킨다. 이에 따라, 칩 제어부(300)는 선택신호 iSCS를 이용하여 플로팅 동작시 노드 ND1, ND2에 차지된 커패시턴스가 제 1칩(100_1)에 흐르는 것을 방지할 수 있도록 한다.
이러한 칩 제어부(300)는 외부로부터 입력되는 스캔 칩 선택신호 SCS, 스캔 인에이블신호 SEN, 스캔 쉬프트신호 SSH 및 스캔 클록 SCK를 입력받아 선택신호 iSCS의 레벨을 제어할 수 있다.
그리고, 비교부(310)는 각각의 범프(110, 111)를 통해 노드 ND1, ND2에 차지된 데이터를 병렬 리드하여 범프(110, 111)의 불량 및 누설 전류를 판단할 수 있게 된다. 이때, 비교부(310)는 각각의 저장부(240, 260)에 저장된 기대값을 기 저장한다. 그리고, 비교부(310)는 범프(110, 111)를 통해 리드된 노드 ND1, ND2의 데이터와 기 저장된 기대값을 비교하여 범프의 불량 또는 누설 전류 판단 여부를 검출한다.
이때, 비교부(310)에서 출력된 비교 값을 패키지 볼을 통해 외부로 출력될 수 있으며, 외부에서는 이 패키지 볼의 출력을 검출하여 범프의 불량 또는 누설 전류의 발생을 체크 할 수 있게 된다.

Claims (20)

  1. 칩 상에 형성된 입력패드 및 출력패드;
    상기 칩 상에 형성된 적어도 하나 이상의 범프; 및
    상기 입력패드로부터 인가된 데이터를 상기 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 상기 노드의 커패시턴스에 대응하는 데이터를 저장하고, 상기 저장된 커패시턴스에 대응하는 데이터를 상기 출력패드로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 하는 반도체 칩.
  2. 제 1항에 있어서, 상기 테스트 스캔 체인은
    선택신호에 의해 선택적으로 구동되는 다수의 구동 버퍼와, 제어 클록에 의해 저장된 데이터를 출력하는 다수의 저장부가 직렬 연결되는 것을 특징으로 하는 반도체 칩.
  3. 제 2항에 있어서, 상기 다수의 구동 버퍼 각각은
    상기 노드로부터 데이터를 입력받아 저장부에 제공하는 입력버퍼; 및
    상기 선택신호에 의해 선택적으로 구동되며 상기 저장부의 데이터를 상기 노드에 출력하는 출력버퍼를 포함하는 것을 특징으로 하는 반도체 칩.
  4. 제 2항에 있어서, 패드로부터 인가되는 신호에 따라 상기 선택신호와 상기 제어 클록을 생성하는 제어부를 더 포함하는 것을 특징으로 하는 반도체 칩.
  5. 제 2항에 있어서, 상기 입력패드를 통해 상기 다수의 저장부에 인가되는 데이터는 모두 동일한 레벨을 갖는 데이터인 것을 특징으로 하는 반도체 칩.
  6. 제 1칩;
    상기 제 1칩의 상부에 적층된 제 2칩;
    상기 제 2칩의 상부에 형성된 입력패드 및 출력패드;
    상기 제 1칩과 상기 제 2칩을 서로 연결하는 적어도 하나 이상의 범프; 및
    상기 입력패드로부터 인가된 데이터를 상기 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 상기 노드의 커패시턴스에 대응하는 데이터를 저장하고, 상기 저장된 커패시턴스에 대응하는 데이터를 상기 출력패드로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 하는 스택 칩.
  7. 제 6항에 있어서, 상기 노드는 상기 범프와 관통 전극 사이를 전기적으로 연결하는 것을 특징으로 하는 스택 칩.
  8. 제 6항에 있어서, 상기 테스트 스캔 체인은
    제어 클록에 동기하여 상기 입력패드와 상기 출력패드 사이에서 직렬 입출력 동작을 수행하고, 상기 제어 클록에 동기하여 상기 노드와 병렬 입출력 동작을 수행하는 다수의 플립플롭;
    상기 노드와 상기 플립플롭 사이에 연결되며, 상기 노드에 저장된 데이터를 상기 다수의 플립플롭에 제공하는 다수의 입력버퍼; 및
    선택신호에 따라 기 설정된 시간 동안 턴 오프 상태를 유지하고, 상기 기 설정된 시간이 경과된 이후에 상기 다수의 플립플롭에 저장된 데이터를 상기 노드에 제공하는 다수의 출력버퍼를 포함하는 것을 특징으로 하는 스택 칩.
  9. 제 8항에 있어서, 상기 노드의 플로팅시 상기 다수의 입력버퍼는 제어신호에 따라 턴 오프 되는 것을 특징으로 하는 스택 칩.
  10. 제 8항에 있어서, 패드로부터 인가되는 신호에 따라 상기 선택신호와 상기 제어 클록을 생성하는 제어부를 더 포함하는 것을 특징으로 하는 스택 칩.
  11. 제 8항에 있어서, 상기 입력패드를 통해 상기 다수의 플립플롭에 인가되는 데이터는 모두 동일한 레벨을 갖는 데이터인 것을 특징으로 하는 스택 칩.
  12. 제 11항에 있어서, 상기 데이터가 하이 데이터인 경우 상기 범프의 접지 불량을 테스트하는 것을 특징으로 하는 스택 칩.
  13. 제 11항에 있어서, 상기 데이터가 로우 데이터인 경우 상기 범프의 전원 불량을 테스트하는 것을 특징으로 하는 스택 칩.
  14. 입력패드를 통해 인가되는 데이터가 각 저장부에 저장되는 단계;
    선택신호에 대응하여 각 출력 버퍼가 턴 온 되면 상기 각 저장부에 저장된 데이터가 범프와 연결된 노드에 출력되는 단계;
    상기 선택신호에 대응하여 구동버퍼가 턴 오프되면 상기 노드가 플로팅되어 기 설정된 시간 동안 상기 노드에 커패시턴스에 대응하는 데이터가 차지되는 단계;
    제어클록에 대응하여 상기 노드에 차지된 커패시턴스에 대응하는 데이터가 상기 각 저장부에 출력되는 단계; 및
    상기 각 저장부에 저장된 데이터가 출력노드를 통해 출력되는 단계를 포함하는 것을 특징으로 하는 스택 칩 테스트 방법.
  15. 제 14항에 있어서, 테스트부를 통해 상기 출력노드의 커패시턴스 변화를 판별하여 상기 범프의 불량을 검출하는 단계를 더 포함하는 것을 특징으로 하는 스택 칩 테스트 방법.
  16. 제 1칩;
    상기 제 1칩의 상부에 적층된 제 2칩;
    상기 제 1칩과 상기 제 2칩을 서로 연결하는 다수의 범프; 및
    입력 범프를 통해 상기 제 1칩으로부터 인가된 데이터를 상기 다수의 범프와 연결된 노드에 출력하고 기 설정된 시간 동안 플로팅시켜 상기 노드의 커패시턴스에 대응하는 데이터를 저장하고, 상기 저장된 커패시턴스에 대응하는 데이터를 출력 범프를 통해 상기 제 1칩으로 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 하는 스택 칩.
  17. 제 16항에 있어서, 상기 테스트 스캔 체인은 상기 입력 범프를 통해 데이터를 직렬 저장하며, 상기 출력 범프를 통해 상기 데이터를 직렬 출력하는 것을 특징으로 하는 스택 칩.
  18. 제 16항에 있어서, 상기 테스트 스캔 체인은
    제어 클록에 동기하여 상기 입력범프와 상기 출력범프 사이에서 직렬 입출력 동작을 수행하고, 상기 제어 클록에 동기하여 상기 노드와 병렬 입출력 동작을 수행하는 다수의 플립플롭;
    상기 노드와 상기 플립플롭 사이에 연결되며, 상기 노드에 저장된 데이터를 상기 다수의 플립플롭에 제공하는 다수의 입력버퍼; 및
    선택신호에 따라 기 설정된 시간 동안 턴 오프 상태를 유지하고, 상기 기 설정된 시간이 경과된 이후에 상기 다수의 플립플롭에 저장된 데이터를 상기 노드에 제공하는 다수의 출력버퍼를 포함하는 것을 특징으로 하는 스택 칩.
  19. 제 1칩;
    상기 제 1칩의 상부에 적층된 제 2칩;
    상기 제 1칩과 상기 제 2칩을 서로 연결하는 다수의 범프; 및
    상기 다수의 범프를 통해 상기 제 1칩으로부터 인가된 데이터를 상기 제 2칩에 형성된 노드에 병렬 출력하고 기 설정된 시간 동안 플로팅시켜 상기 노드의 커패시턴스에 대응하는 데이터를 저장하고, 상기 저장된 커패시턴스에 대응하는 데이터를 상기 다수의 범프를 통해 상기 제 1칩으로 병렬 출력하는 테스트 스캔 체인을 포함하는 것을 특징으로 하는 스택 칩.
  20. 제 19항에 있어서, 상기 제 1칩은
    상기 다수의 범프에 스캔 입력신호를 병렬 출력하는 칩 제어부; 및
    상기 다수의 범프를 통해 상기 노드로부터 인가되는 스캔 출력신호를 기 설정된 데이터와 비교하여 출력하는 비교부를 포함하는 것을 특징으로 하는 스택 칩.
KR1020130161587A 2013-12-23 2013-12-23 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법 KR20150073635A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130161587A KR20150073635A (ko) 2013-12-23 2013-12-23 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법
US14/158,117 US9459318B2 (en) 2013-12-23 2014-01-17 Semiconductor chip, stack chip including the same, and testing method thereof
CN201410049904.3A CN104733050B (zh) 2013-12-23 2014-02-13 半导体芯片、包括其的层叠芯片及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161587A KR20150073635A (ko) 2013-12-23 2013-12-23 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법

Publications (1)

Publication Number Publication Date
KR20150073635A true KR20150073635A (ko) 2015-07-01

Family

ID=53399757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161587A KR20150073635A (ko) 2013-12-23 2013-12-23 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법

Country Status (3)

Country Link
US (1) US9459318B2 (ko)
KR (1) KR20150073635A (ko)
CN (1) CN104733050B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143490B1 (ko) * 2014-01-20 2020-08-12 에스케이하이닉스 주식회사 패드 및 범프를 포함하는 반도체 장치
KR20160029511A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 스택 패키지 및 그를 포함하는 시스템 인 패키지
KR20170034178A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 패키지 장치
US10424921B2 (en) 2017-02-16 2019-09-24 Qualcomm Incorporated Die-to-die interface configuration and methods of use thereof
KR20200056639A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그의 테스트 방법
KR20210079543A (ko) 2019-12-20 2021-06-30 삼성전자주식회사 고대역폭 메모리 및 이를 포함하는 시스템
CN113097180B (zh) * 2019-12-23 2024-01-02 爱思开海力士有限公司 层叠式半导体器件及其测试方法
CN114121083A (zh) * 2020-08-26 2022-03-01 长鑫存储技术(上海)有限公司 接口电路、数据传输电路以及存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
JPS63138598A (ja) * 1986-11-28 1988-06-10 Mitsubishi Electric Corp 不揮発性半導体記憶装置
EP0522413A3 (en) * 1991-07-03 1993-03-03 Hughes Aircraft Company A high impedance technique for testing interconnections in digital systems
US5563959A (en) * 1991-12-19 1996-10-08 Texas Instruments Incorporated Character recognition
US5664089A (en) * 1994-04-26 1997-09-02 Unisys Corporation Multiple power domain power loss detection and interface disable
KR100555532B1 (ko) * 2003-11-27 2006-03-03 삼성전자주식회사 메모리 테스트 회로 및 테스트 시스템
US7270008B1 (en) * 2004-11-26 2007-09-18 United States Of America As Represented By The Secretary Of The Army Inertial testing method and apparatus for wafer-scale micromachined devices
US7843206B2 (en) * 2006-02-23 2010-11-30 Panasonic Corporation Semiconductor integrated circuit and method for inspecting same
JP5058503B2 (ja) * 2006-03-17 2012-10-24 日本電気株式会社 スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法
US8760824B2 (en) * 2011-03-04 2014-06-24 Fairchild Semiconductor Corporation Ground fault circuit interrupter (GFCI) monitor
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
KR20130049658A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템

Also Published As

Publication number Publication date
US20150177320A1 (en) 2015-06-25
CN104733050B (zh) 2019-03-05
US9459318B2 (en) 2016-10-04
CN104733050A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
KR20150073635A (ko) 반도체 칩, 이를 포함하는 스택 칩 및 그 테스트 방법
KR101201860B1 (ko) 반도체 장치와 그 테스트 방법 및 제조방법
US8242589B2 (en) Semiconductor device
US9153508B2 (en) Multi-chip package and interposer with signal line compression
US11327109B2 (en) Stacked semiconductor device and test method thereof
US9513330B2 (en) Charge sharing testing of through-body-vias
US9448285B2 (en) Method and apparatus of wafer testing
KR20150097074A (ko) 테스트 회로 및 이를 포함하는 반도체 장치
US10692583B2 (en) Multi-channel package, and test apparatus and test method of testing the same
KR20070109434A (ko) 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템
CN102376691A (zh) 半导体器件和堆叠半导体装置
US11456283B2 (en) Stacked semiconductor device and test method thereof
KR101959894B1 (ko) 반도체 집적회로 및 그의 내부전압 측정방법
KR20170034178A (ko) 반도체 패키지 장치
CN113362882A (zh) 存储器件及其测试操作
US20140062523A1 (en) Semiconductor apparatus and test method thereof
US9188626B2 (en) Semiconductor apparatus and test method thereof
US9891269B2 (en) Pulsed testing of through-body-vias
US11156657B2 (en) Stacked semiconductor device and test method thereof
US11495498B2 (en) Semiconductor device and test method thereof
US9989572B1 (en) Method and apparatus for testing interposer dies prior to assembly
US11568950B2 (en) Semiconductor device having micro-bumps and test method thereof
US20160223612A1 (en) Ieee 1149.1 standard based testing methods used in packaging
Salah DfT techniques and architectures for TSV-based 3D-ICs: A comparative study
KR20140029697A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid