CN102074543A - 一种半导体封装基座 - Google Patents

一种半导体封装基座 Download PDF

Info

Publication number
CN102074543A
CN102074543A CN 200910199210 CN200910199210A CN102074543A CN 102074543 A CN102074543 A CN 102074543A CN 200910199210 CN200910199210 CN 200910199210 CN 200910199210 A CN200910199210 A CN 200910199210A CN 102074543 A CN102074543 A CN 102074543A
Authority
CN
China
Prior art keywords
base
finger
pedestal
semiconductor packages
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910199210
Other languages
English (en)
Other versions
CN102074543B (zh
Inventor
李刚
郑鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910199210 priority Critical patent/CN102074543B/zh
Publication of CN102074543A publication Critical patent/CN102074543A/zh
Application granted granted Critical
Publication of CN102074543B publication Critical patent/CN102074543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装基座，包括：底座，所述底座的材质为玻璃；位于所述底座正面的载片区，用于固定半导体芯片；至少一个位于所述底座正面的手指；位于所述底座正面的引线，每一个位于所述底座正面的手指对应连接一条所述引线的一端，所述引线的另一端具有引脚，所述引脚分布在所述载片区的周围；以及至少一个位于所述底座背面的手指，所述位于底座背面的手指的位置与所述位于底座正面的手指的位置一一对应，所述位置对应的位于所述底座背面和位于所述底座正面的手指间通过位于所述手指上的且贯通于所述底座的通孔相连接。该封装基座易于实现芯片与封装基座之间的引线连接，可有效提高通过微光显微镜对芯片进行失效分析的质量。

Description

一种半导体封装基座
技术领域
本发明涉及半导体集成电路封装技术领域，特别涉及一种半导体封装基座。
背景技术
微光显微镜(EMMI，Emission Microscope)是一种非常有效的失效观察分析方式，通过观察芯片的光电放射，定位芯片失效的方位，再检查分析芯片失效的原因，能够快速准确的找到芯片的失效点和失效原因。但是芯片的一些深层次的失效，很难通过芯片的正面来观察查找，因此需要通过从芯片的背面来观察查找。由于传统的封装是引线连接，先将芯片正面向上用胶粘贴于封装基座的载片区域，然后用铝线或者金线引线连接芯片的焊盘(Pad)和基座的引脚(Lead)，然而封装基座是陶瓷或PCB材料，所以无法经由芯片的背面来查找失效。
为解决上述问题，现有技术通常使用载玻片对芯片进行封装，然后进行EMMI分析。使用载玻片对芯片进行封装的方法为：先将待测芯片用热溶胶粘于载玻片表面；根据需要连接的引线的数量，粘贴相同数量的铝箔于载玻片，且使粘贴的铝箔分布于芯片四周；连接芯片到铝箔的引线。完成封装后对芯片进行EMMI分析。但由于铝箔的粗糙不平整，引线连接非常的困难，且只能使用铝线进行引线连接，因此有很大的局限性。
发明内容
本发明要解决的技术问题是提供一种半导体封装基座，以解决现有技术中用于微光显微镜的半导体封装基座在使用时引线连接困难，使用局限性大的问题。
为解决上述技术问题，本发明提供一种半导体封装基座，包括：
底座，所述底座的材质为玻璃；
位于所述底座正面的载片区，用于固定半导体芯片；
至少一个位于所述底座正面的手指；
位于所述底座正面的引线，每一个位于所述底座正面的手指对应连接一条所述引线的一端，所述引线的另一端具有引脚，所述引脚分布在所述载片区的周围；
以及至少一个位于所述底座背面的手指，所述位于底座背面的手指的位置与所述位于底座正面的手指的位置一一对应，所述位置对应的位于所述底座背面和位于所述底座正面的手指间通过位于所述手指上的且贯通于所述底座的通孔电性连接。
可选的，所述底座的材质为钢化玻璃。
可选的，所述引线和所述引脚的材质由位于底层的镍层和位于镍层之上的金层构成。
可选的，所述镍层的厚度为5～10um。
可选的，所述金层的厚度为1～1.5um。
可选的，所述金层为软金。
可选的，所述位于底座正面的手指和所述位于底座背面的手指的材质为金。
可选的，所述位于底座正面的手指和所述位于底座背面的手指的材质为硬金。
可选的，所述位于底座正面的手指和所述位于底座背面的手指的厚度均大于0.5um。
本发明提供的半导体封装基座在对芯片进行封装时易于实现芯片与封装基座之间的引线连接，且可适用于多种引线连接方式，如适用于铝线楔压键合、金线热超声球键合等。同时，使用该半导体封装基座可实现与更多数量的芯片压焊点进行引线连接，可与芯片上更小尺寸的压焊点进行引线连接，且可与具有更小压焊点间距的芯片进行引线连接，该半导体封装基座可实现与HPC(高性能计算)芯片、Fine Pitch(脚距密集化)芯片等芯片的引线连接和封装。通过编制程序，设定参数，还可实现芯片在该封装基座上的半自动或者自动焊接，保证良好的焊接质量。由于该封装基座采用玻璃材质，芯片载片区域的透光率为全透光率，因此芯片封装于该封装基座上可有效提高通过微光显微镜对芯片进行失效分析的质量。
附图说明
图1为本发明的半导体封装基座一种实施例的正面结构示意图；
图2为图1所示的半导体封装基座的背面结构示意图；
图3为本发明的半导体封装基座另一种实施例的正面结构示意图；
图4为芯片粘结并引线键合至图1所示的半导体封装基座的结构示意图；
图5为使用微光显微镜对封装于本发明的半导体封装基座的芯片进行观察分析的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明所述的一种半导体封装基座可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
请参阅图1，图1为本发明的半导体封装基座中一种实施例的结构示意图。如图1所示，本发明的半导体封装基座包括：
底座1；
位于所述底座1正面的载片区2，用于固定半导体芯片；
至少一个位于所述底座1正面的手指4；
位于所述底座1正面的引线3，每一个位于所述底座1正面的手指4对应连接一条所述引线3的一端，所述引线3的另一端具有引脚5，所述引脚5分布在所述载片区2的周围；
以及至少一个位于所述底座1背面的手指6。请结合参看图2，图2为图1所示的半导体封装基座的背面结构示意图。如图2所示，所述位于底座1背面的手指6的位置与所述位于底座1正面的手指4的位置一一对应，所述位置对应的位于所述底座1背面和位于所述底座1正面的手指间通过位于所述手指上的且贯通于所述底座1的通孔7电性连接。
所述底座1的材质为玻璃。因钢化玻璃通常可耐250℃以上的高温，故所述底座1优选采用钢化玻璃。
所述引线3和位于所述引线3一端的所述引脚5的材质由位于底层的镍层和位于镍层之上的金层构成，所述镍层的厚度为5～10um，所述金层的厚度为1～1.5um，所述金层优选采用软金。形成所述引线3和所述引脚5时，首先在所述底座1的正面镀所述镍层，再在所述镍层上镀所述金层。
所述位于底座1正面的手指4与所述位于底座1背面的手指6的材质为金，优选采用硬金，所述底座1正反面手指的厚度均大于0.5um，通过将金镀于所述底座1的表面而成。
请参看图3，图3为本发明的半导体封装基座另一种实施例的正面结构示意图。在该实施例与图1所示实施例不同的是，位于底座正面和背面的手指平行分布于底座的两侧，而非底座的四周。
请参看图4，图4为芯片粘结并引线键合至图1所示的半导体封装基座的结构示意图。如图4所示，芯片8被粘贴至所述底座1的载片区2上，通过键合引线9将芯片压焊点10与所述底座1上引线3的引脚5连接起来，形成芯片封装体。
请参看图5，图5为使用微光显微镜对封装于本发明的半导体封装基座的芯片进行观察分析的示意图。如图5所示，芯片8封装于封装基座11上，所述封装基座11的背面面对微光显微镜的镜头12，在所述封装基座11背面的手指上加置偏压，通过微光显微镜观察所述芯片8的光电放射实现对所述芯片8的失效分析
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种半导体封装基座，包括：
底座，所述底座的材质为玻璃；
位于所述底座正面的载片区，用于固定半导体芯片；
至少一个位于所述底座正面的手指；
位于所述底座正面的引线，每一个位于所述底座正面的手指对应连接一条所述引线的一端，所述引线的另一端具有引脚，所述引脚分布在所述载片区的周围；
以及至少一个位于所述底座背面的手指，所述位于底座背面的手指的位置与所述位于底座正面的手指的位置一一对应，所述位置对应的位于所述底座背面和位于所述底座正面的手指间通过位于所述手指上的且贯通于所述底座的通孔电性连接。
2.如权利要求2所述的半导体封装基座，其特征在于，所述底座的材质为钢化玻璃。
3.如权利要求1所述的半导体封装基座，其特征在于，所述引线和所述引脚的材质由位于底层的镍层和位于镍层之上的金层构成。
4.如权利要求3所述的半导体封装基座，其特征在于，所述镍层的厚度为5～10um。
5.如权利要求3所述的半导体封装基座，其特征在于，所述金层的厚度为1～1.5um。
6.如权利要求3或5所述的半导体封装基座，其特征在于，所述金层为软金。
7.如权利要求1所述的半导体封装基座，其特征在于，所述位于底座正面的手指和所述位于底座背面的手指的材质为金。
8.如权利要求7所述的半导体封装基座，其特征在于，所述位于底座正面的手指和所述位于底座背面的手指的材质为硬金。
9.如权利要求7所述的半导体封装基座，其特征在于，所述位于底座正面的手指和所述位于底座背面的手指的厚度均大于0.5um。
CN 200910199210 2009-11-20 2009-11-20 一种半导体封装基座 Active CN102074543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910199210 CN102074543B (zh) 2009-11-20 2009-11-20 一种半导体封装基座

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910199210 CN102074543B (zh) 2009-11-20 2009-11-20 一种半导体封装基座

Publications (2)

Publication Number Publication Date
CN102074543A true CN102074543A (zh) 2011-05-25
CN102074543B CN102074543B (zh) 2012-08-29

Family

ID=44033020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910199210 Active CN102074543B (zh) 2009-11-20 2009-11-20 一种半导体封装基座

Country Status (1)

Country Link
CN (1) CN102074543B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389307A (zh) * 2012-05-11 2013-11-13 上海华虹Nec电子有限公司 用于背面emmi失效分析的装置及失效分析方法
CN103487744A (zh) * 2013-05-07 2014-01-01 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN109633418A (zh) * 2018-12-29 2019-04-16 上海华力集成电路制造有限公司 光子辐射显微镜样品座、测试方法及显微镜装置
CN109884515A (zh) * 2019-02-28 2019-06-14 中国空间技术研究院 一种微光显微镜偏置装置
CN111474465A (zh) * 2020-04-27 2020-07-31 上海精密计量测试研究所 用于emmi分析的扁平封装半导体器件夹具及分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888438B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4315833B2 (ja) * 2004-02-18 2009-08-19 三洋電機株式会社 回路装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389307A (zh) * 2012-05-11 2013-11-13 上海华虹Nec电子有限公司 用于背面emmi失效分析的装置及失效分析方法
CN103487744A (zh) * 2013-05-07 2014-01-01 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN103487744B (zh) * 2013-05-07 2016-01-27 上海华力微电子有限公司 一种动态emmi系统及其实现方法和应用方法
CN109633418A (zh) * 2018-12-29 2019-04-16 上海华力集成电路制造有限公司 光子辐射显微镜样品座、测试方法及显微镜装置
CN109884515A (zh) * 2019-02-28 2019-06-14 中国空间技术研究院 一种微光显微镜偏置装置
CN109884515B (zh) * 2019-02-28 2021-07-09 中国空间技术研究院 一种微光显微镜偏置装置
CN111474465A (zh) * 2020-04-27 2020-07-31 上海精密计量测试研究所 用于emmi分析的扁平封装半导体器件夹具及分析方法
CN111474465B (zh) * 2020-04-27 2022-06-24 上海精密计量测试研究所 用于emmi分析的扁平封装半导体器件夹具及分析方法

Also Published As

Publication number Publication date
CN102074543B (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN102074543B (zh) 一种半导体封装基座
US20090127686A1 (en) Stacking die package structure for semiconductor devices and method of the same
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
JPH1070233A (ja) マルチ電子デバイス・パッケージ
CN103383931B (zh) 具有复合基材的电子系统
CN103682046B (zh) 一种led用陶瓷基板
CN103943573A (zh) 一种新型集成电路内部封装方法
TW201336124A (zh) 發光裝置結構及其製法
CN218730911U (zh) 一种内绝缘的双面散热封装结构
TW548810B (en) Multi-chip package
CN102339811A (zh) 具有cob封装功率器件的电路板
TWM513407U (zh) 指紋辨識裝置
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
CN102707100A (zh) 倒扣电气互连衬底的裸芯片测试装置
CN207883721U (zh) 一种具有良好散热性能的led灯条
CN213583746U (zh) 基于高温共烧陶瓷的毫米波芯片倒装bga封装结构
CN103904552A (zh) 投影用激光芯片封装结构
CN108321141B (zh) 一种芯片的绑定结构和电子装置
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN102332410A (zh) 一种芯片的封装方法及其封装结构
CN111128769A (zh) 一种球栅阵列封装的植球结构及植球方法
TWI536512B (zh) 投影用鐳射晶片封裝結構
CN101826492A (zh) 一种芯片悬架式半导体封装散热改良结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant