CN111474465B - 用于emmi分析的扁平封装半导体器件夹具及分析方法 - Google Patents

用于emmi分析的扁平封装半导体器件夹具及分析方法 Download PDF

Info

Publication number
CN111474465B
CN111474465B CN202010341888.0A CN202010341888A CN111474465B CN 111474465 B CN111474465 B CN 111474465B CN 202010341888 A CN202010341888 A CN 202010341888A CN 111474465 B CN111474465 B CN 111474465B
Authority
CN
China
Prior art keywords
semiconductor device
flat
analyzed
base
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010341888.0A
Other languages
English (en)
Other versions
CN111474465A (zh
Inventor
廉鹏飞
张辉
李娟�
刘楠
鲁子牛
李君恒
孔泽斌
楼建设
王昆黍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI PRECISION METROLOGY AND TEST RESEARCH INSTITUTE
Original Assignee
SHANGHAI PRECISION METROLOGY AND TEST RESEARCH INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI PRECISION METROLOGY AND TEST RESEARCH INSTITUTE filed Critical SHANGHAI PRECISION METROLOGY AND TEST RESEARCH INSTITUTE
Priority to CN202010341888.0A priority Critical patent/CN111474465B/zh
Publication of CN111474465A publication Critical patent/CN111474465A/zh
Application granted granted Critical
Publication of CN111474465B publication Critical patent/CN111474465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及用于EMMI分析的扁平封装半导体器件夹具及分析方法，夹具包括PCB基板、排针、底座、底座插针、簧片阵列、压杆和杆套；底座设置在PCB基板上；底座上设有两列所述簧片阵列；杆套设置在PCB基板上，压杆与杆套连接；待分析扁平封装半导体器件置于底座上，器件两侧的两管脚阵列分别与两列簧片阵列对接，压杆一端部紧压在器件的边框上，使器件管脚阵列与簧片阵列压紧连接；PCB基板上排布有微带引线，簧片阵列通过底座插针与微带引线连接，微带引线与排针连接。本发明的用于EMMI分析的扁平封装半导体器件夹具及分析方法，既能保证扁平封装半导体器件管脚与夹具良好连接，又能使扁平封装半导体器件的芯片充分暴露。

Description

用于EMMI分析的扁平封装半导体器件夹具及分析方法
技术领域
本发明涉及半导体测试分析技术领域，具体涉及一种用于EMMI分析的扁平封装半导体器件夹具及分析方法。
背景技术
半导体材料中存在着多种载流子跃迁，包括带间跃迁、带隙内跃迁、缺陷能级跃迁等，除少数辐射跃迁外，其它跃迁都伴随着光子的产生。微光显微镜(EMMI)分析就是通过外置电场，收集样品辐射跃迁中产生的光子，以确定缺陷位置的技术。进行EMMI分析时，首先将失效半导体器件开封，而后在器件的异常管脚间加电并获取存在亮点的芯片EMMI图像，将失效器件和正常器件的芯片EMMI图像进行对比，失效器件芯片EMMI图像存在亮点而正常器件芯片EMMI图像不存在亮点的位置，往往就是存在失效缺陷的位置。由此可知，进行EMMI分析时，要保证半导体器件的芯片处于暴露状态。对于双列直插(DIP)等封装器件，将开封后的器件直接安装在相应的夹具上进行加电，即能完成EMMI分析。但对扁平封装半导体器件管脚加电，需通过夹具、PCB基板将扁平封装转换为DIP封装以方便进行加电测试，扁平封装半导体器件管脚与夹具是上下结构的电气连接，为使扁平封装半导体器件管脚与夹具能够良好连接，现有技术采取设置一个盖板压紧扁平封装半导体器件管脚与夹具，但盖板容易遮挡扁平封装半导体器件的芯片，导致无法针对器件进行EMMI分析。
发明内容
本发明的目的在于提供一种用于EMMI分析的扁平封装半导体器件夹具及分析方法，既能保证扁平封装半导体器件管脚与夹具良好连接，又能使扁平封装半导体器件的芯片充分暴露。
为了达到上述的目的，本发明提供一种用于EMMI分析的扁平封装半导体器件夹具，包括PCB基板、排针、底座、底座插针、簧片阵列、压杆和杆套；所述底座设置在所述PCB基板上；所述底座上设有两列所述簧片阵列；所述杆套设置在所述PCB基板上，所述压杆与所述杆套连接；待分析扁平封装半导体器件置于所述底座上，待分析扁平封装半导体器件两侧的两管脚阵列分别与两列所述簧片阵列对接，所述压杆一端部紧压在待分析扁平封装半导体器件的边框上，使待分析扁平封装半导体器件管脚阵列与所述簧片阵列压紧连接；所述PCB基板上排布有微带引线，所述簧片阵列通过所述底座插针与所述微带引线连接，所述微带引线与所述排针连接。
上述用于EMMI分析的扁平封装半导体器件夹具，其中，所述杆套包括支柱和套筒，所述支柱一端固定在所述底座上，所述套筒固连在所述支柱另一端；所述套筒套在所述压杆上，所述压杆能相对所述套筒沿套筒轴线方向移动；所述套筒与所述支柱成一定角度，使所述压杆一端部能压向置于底座上的待分析扁平封装半导体器件。
上述用于EMMI分析的扁平封装半导体器件夹具，其中，所述杆套采用硬塑料制作；所述压杆具有一定弹性，所述压杆一端部设有压头，该压头紧压在待分析扁平封装半导体器件的边框上。
上述用于EMMI分析的扁平封装半导体器件夹具，其中，所述压杆设有压头的端部向下偏离水平方向20°。
上述用于EMMI分析的扁平封装半导体器件夹具，其中，所述底座设有容置腔，两列所述簧片阵列置于该容置腔内。
上述用于EMMI分析的扁平封装半导体器件夹具，其中，所述底座为矩形体；所述容置腔为矩形容置腔，该矩形容置腔外四个角处各设有一所述杆套和一所述压杆。
本发明还提供一种使用上述用于EMMI分析的扁平封装半导体器件夹具的EMMI分析方法，包括如下步骤：1)确定待分析扁平封装半导体器件的异常管脚；2)将待分析扁平封装半导体器件开封；3)安装待分析扁平封装半导体器件；4)根据待分析扁平封装半导体器件的异常管脚与排针的连接关系，设置合理的电压和电流，为排针加电；5)启动微光显微镜，通过微光显微镜获取待分析扁平封装半导体器件的EMMI图像，并拍照记录。
与现有技术相比，本发明的有益技术效果是：
1)扁平封装半导体器件安装在簧片阵列上后，可以调节压杆，使压杆压头刚好压在开封后器件边框上，能够压紧器件且不遮挡芯片，从而能够完成EMMI分析；所有管脚可以通过PCB基板上的排针引出，方便进行加电；
2)本发明的用于EMMI分析的扁平封装半导体器件夹具，操作简单、成本低。
附图说明
本发明的用于EMMI分析的扁平封装半导体器件夹具及分析方法由以下的实施例及附图给出。
图1为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的俯视图。
图2为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的立体图。
图3为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的剖面示意图。
具体实施方式
以下将结合图1～图3对本发明的用于EMMI分析的扁平封装半导体器件夹具及分析方法作进一步的详细描述。
图1所示为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的俯视图；图2所示为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的立体图；图3所示为本发明较佳实施例的用于EMMI分析的扁平封装半导体器件夹具的剖面示意图。
参见图1至图3，本实施例的用于EMMI分析的扁平封装半导体器件夹具包括PCB基板1、排针2、底座3、底座插针4、簧片阵列5、压杆6和杆套7；
所述底座3设置在所述PCB基板1上；
所述底座3上设有两列所述簧片阵列5，两列所述簧片阵列5分别与待分析扁平封装半导体器件两侧的两管脚阵列相匹配；
所述杆套7设置在所述PCB基板1上，所述压杆6与所述杆套7连接；待分析扁平封装半导体器件(开封后)置于所述底座3上，待分析扁平封装半导体器件两侧的两管脚阵列分别与两列所述簧片阵列5对接，所述压杆6一端部紧压在待分析扁平封装半导体器件的边框上，使待分析扁平封装半导体器件管脚阵列与所述簧片阵列5压紧连接，保证了待分析扁平封装半导体器件管脚阵列与夹具良好连接；
所述PCB基板1上排布有微带引线8，所述簧片阵列5通过所述底座插针4与所述微带引线8连接，所述微带引线8与所述排针2连接；簧片阵列5、底座插针4、微带引线8和排针2将扁平封装转换为DIP封装，以方便进行加电测试。
本实施例的用于EMMI分析的扁平封装半导体器件夹具利用压杆6和杆套7的组合对待分析扁平封装半导体器件施加压紧力，保证待分析扁平封装半导体器件管脚阵列与夹具良好连接；施力由面(盖板)改为点(压杆6端部)，避免了遮挡待分析扁平封装半导体器件的芯片，使加电测试中待分析扁平封装半导体器件的芯片充分暴露。
继续参见图1至图3，所述杆套7包括支柱和套筒，所述支柱一端固定在所述底座3上，所述套筒固连在所述支柱另一端；所述套筒套在所述压杆上，所述压杆可相对所述套筒沿套筒轴线方向移动；所述套筒与所述支柱成一定角度，使所述压杆6一端部能压向置于底座3上的待分析扁平封装半导体器件。
所述杆套7采用硬塑料制作；所述压杆6具有一定弹性，所述压杆6一端部设有压头，加电测试时该压头压在待分析扁平封装半导体器件的边框上。
所述压杆6与所述杆套7连接时，所述压杆6设有压头的端部向下偏离水平方向20°。
参见图2和图3，所述簧片阵列5由多片簧片等间距排列形成；一簧片阵列5中，簧片的数量、簧片的厚度以及相邻两簧片间的间距由待分析扁平封装半导体器件管脚阵列确定，应与待分析扁平封装半导体器件管脚阵列相匹配。对每一簧片配置一所述底座插针4。所述PCB基板1一表面排布有微带引线8，一条微带引线8对应一簧片，簧片通过其对应的底座插针4与其对应的微带引线8电连接。
本实施例中，所述底座3为矩形体，在该矩形体四个角各设有一所述杆套7和一所述压杆6。
本实施例中，所述底座3设有容置腔31，两列所述簧片阵列5置于该容置腔31内，两列所述簧片阵列5之间的间距与待分析扁平封装半导体器件两列管脚阵列之间的间距相匹配。所述容置腔31为矩形容置腔31，所述杆套7位于所述容置腔31的外周，四个所述杆套7置于矩形容置腔31外的四个角处。
参见图1和图2，所述PCB基板1上的多条微带引线8分布于所述底座3的两侧，同一侧的各微带引线8与同一簧片阵列5的各簧片连接。所述排针2包含两个，一个所述排针2对应一列所述簧片阵列5，同一侧的各微带引线8分别与同一排针2的各插针电连接。通过簧片、底座插针4、微带引线8和排针2的插针建立了待分析扁平封装半导体器件的管脚与排针2的插针一一对应关系。
本实施例中，同一簧片阵列5包含12片簧片，同一簧片阵列5中相邻两簧片间的间距为5mm；底座插针4共24根，每一簧片阵列5分配12根；同一侧包含12条微带引线8，微带引线8采用宽度为20-24mil的走线；同一排针2包含12根插针，同一排针2中相邻两插针间的间距与标准双列直插管脚相匹配。
使用本实施例的用于EMMI分析的扁平封装半导体器件夹具进行EMMI分析包括如下步骤：
1)测试待分析扁平封装半导体器件(失效器件)各个管脚间的I-V特性，并与正常器件进行对比，确定异常管脚；
2)在不破坏待分析扁平封装半导体器件内部结构的情况下，将待分析扁平封装半导体器件开封；
3)安装待分析扁平封装半导体器件；
将待分析扁平封装半导体器件置于底座3上，待分析扁平封装半导体器件两侧的两管脚阵列分别与两列簧片阵列5对接，待分析扁平封装半导体器件的管脚与簧片一一对应；移动四个压杆6，使压杆6的压头刚好压在开封后的待分析扁平封装半导体器件的边框上而不遮挡芯片；
4)根据待分析扁平封装半导体器件的异常管脚与排针2的连接关系，设置合理的电压和电流，为排针2加电；
5)启动微光显微镜，通过微光显微镜获取待分析扁平封装半导体器件的EMMI图像，并拍照记录。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内所作的任何更改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.用于EMMI分析的扁平封装半导体器件夹具，其特征在于，包括PCB基板、排针、底座、底座插针、簧片阵列、压杆和杆套；
所述底座设置在所述PCB基板上；
所述底座上设有两列所述簧片阵列；
所述杆套设置在所述PCB基板上，所述压杆与所述杆套连接；待分析扁平封装半导体器件置于所述底座上，待分析扁平封装半导体器件两侧的两管脚阵列分别与两列所述簧片阵列对接，所述压杆一端部紧压在待分析扁平封装半导体器件的边框上，使待分析扁平封装半导体器件管脚阵列与所述簧片阵列压紧连接；所述压杆具有一定弹性，所述压杆一端部设有压头，该压头紧压在待分析扁平封装半导体器件的边框上；
所述PCB基板上排布有微带引线，所述簧片阵列通过所述底座插针与所述微带引线连接，所述微带引线与所述排针连接。
2.如权利要求1所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述杆套包括支柱和套筒，所述支柱一端固定在所述底座上，所述套筒固连在所述支柱另一端；所述套筒套在所述压杆上，所述压杆能相对所述套筒沿套筒轴线方向移动；所述套筒与所述支柱成一定角度，使所述压杆一端部能压向置于底座上的待分析扁平封装半导体器件。
3.如权利要求2所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述杆套采用硬塑料制作。
4.如权利要求3所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述压杆设有压头的端部向下偏离水平方向20°。
5.如权利要求1所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述底座设有容置腔，两列所述簧片阵列置于该容置腔内。
6.如权利要求5所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述底座为矩形体；所述容置腔为矩形容置腔，该矩形容置腔外四个角处各设有一所述杆套和一所述压杆。
7.如权利要求1所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，所述簧片阵列由多片簧片等间距排列形成；一簧片配置一底座插针；一底座插针对应一条微带引线，一条微带引线对应一排针的插针。
8.如权利要求7所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，同一排针中相邻两插针间的间距与标准双列直插管脚相匹配。
9.如权利要求7所述的用于EMMI分析的扁平封装半导体器件夹具，其特征在于，同一簧片阵列中相邻两簧片间的间距为5mm；微带引线采用宽度为20-24 mil的走线。
10.使用如权利要求1至8中任一权利要求所述的用于EMMI分析的扁平封装半导体器件夹具的EMMI分析方法，其特征在于，包括如下步骤：
1）确定待分析扁平封装半导体器件的异常管脚；
2）将待分析扁平封装半导体器件开封；
3）安装待分析扁平封装半导体器件；
将待分析扁平封装半导体器件置于底座上，待分析扁平封装半导体器件两侧的两管脚阵列分别与两列簧片阵列对接，待分析扁平封装半导体器件的管脚与簧片一一对应；移动压杆，使压杆的压头刚好压在开封后的待分析扁平封装半导体器件的边框上而不遮挡芯片；
4）根据待分析扁平封装半导体器件的异常管脚与排针的连接关系，设置合理的电压和电流，为排针加电；
5）启动微光显微镜，通过微光显微镜获取待分析扁平封装半导体器件的EMMI图像，并拍照记录。
CN202010341888.0A 2020-04-27 2020-04-27 用于emmi分析的扁平封装半导体器件夹具及分析方法 Active CN111474465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341888.0A CN111474465B (zh) 2020-04-27 2020-04-27 用于emmi分析的扁平封装半导体器件夹具及分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341888.0A CN111474465B (zh) 2020-04-27 2020-04-27 用于emmi分析的扁平封装半导体器件夹具及分析方法

Publications (2)

Publication Number Publication Date
CN111474465A CN111474465A (zh) 2020-07-31
CN111474465B true CN111474465B (zh) 2022-06-24

Family

ID=71755866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341888.0A Active CN111474465B (zh) 2020-04-27 2020-04-27 用于emmi分析的扁平封装半导体器件夹具及分析方法

Country Status (1)

Country Link
CN (1) CN111474465B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111999626A (zh) * 2020-08-02 2020-11-27 上海精密计量测试研究所 可配置的半导体器件i-v特性测试装置及其测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344988A (ja) * 2000-05-30 2001-12-14 Ricoh Co Ltd 半導体メモリ接続系統の検査方法，装置及び画像形成装置
JP2003139816A (ja) * 2001-10-31 2003-05-14 Koganei Corp コンタクトユニット
CN2916645Y (zh) * 2006-02-17 2007-06-27 原相科技股份有限公司 用于测试图像传感器的承接座
JP2007335605A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体不良解析装置、不良解析方法、及び不良解析プログラム
CN102074543A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 一种半导体封装基座
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN203117381U (zh) * 2012-12-07 2013-08-07 北京中微普业科技有限公司 用于射频集成电路芯片的测试装置
CN105575987A (zh) * 2015-12-18 2016-05-11 积高电子(无锡)有限公司 一种图像传感器的封装结构及其封装工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063625B (zh) * 2006-04-30 2010-08-11 中芯国际集成电路制造(上海)有限公司 用于测试bga封装的bga封装保持器装置和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344988A (ja) * 2000-05-30 2001-12-14 Ricoh Co Ltd 半導体メモリ接続系統の検査方法，装置及び画像形成装置
JP2003139816A (ja) * 2001-10-31 2003-05-14 Koganei Corp コンタクトユニット
CN2916645Y (zh) * 2006-02-17 2007-06-27 原相科技股份有限公司 用于测试图像传感器的承接座
JP2007335605A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体不良解析装置、不良解析方法、及び不良解析プログラム
CN102074543A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 一种半导体封装基座
CN102116838A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 微光显微镜芯片失效分析方法及系统
CN203117381U (zh) * 2012-12-07 2013-08-07 北京中微普业科技有限公司 用于射频集成电路芯片的测试装置
CN105575987A (zh) * 2015-12-18 2016-05-11 积高电子(无锡)有限公司 一种图像传感器的封装结构及其封装工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EMMI Failure-Distributed Analysis of ESD Zapping and Protection Designs in Power VDMOS ICs;Shen-Li Chen 等;《International Journal of Energy Science》;20140630;第4卷(第3期);第77-84页 *
微光显微镜(EMMI)在器件失效分析中的应用;丁鸷敏 等;《电子显微学报》;20190430;第38卷(第2期);第156-158页 *

Also Published As

Publication number Publication date
CN111474465A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
US5489854A (en) IC chip test socket with double-ended spring biased contacts
JPH1090350A (ja) パッケージングされない半導体チップのテスト装置
CN101604000B (zh) 电子部件的测试装置用部件及该电子部件的测试方法
CN103185856A (zh) 失效分析专用载板、测试设备、芯片电性失效分析的方法
KR19990079702A (ko) 노운 굿 다이 제조장치
CN1168129C (zh) 晶片测试载架
CN1148270A (zh) 半导体封装和固定方法
CN111474465B (zh) 用于emmi分析的扁平封装半导体器件夹具及分析方法
US6893890B2 (en) Method of producing a light-emitting diode
CN101326636A (zh) 用于组装顶部与底部暴露的封装半导体的装置和方法
CN212675102U (zh) 用于emmi分析的扁平封装半导体器件夹具
CN205484687U (zh) 通用型芯片失效分析的测试装置
CN101059550A (zh) 带有信号和电力触点阵列的用于测试封装集成电路的测试触点系统
US20080231288A1 (en) Semiconductor package having projected substrate
CN1682118B (zh) 芯片载体
CN105425139A (zh) 芯片失效分析的测试设备
CN219831172U (zh) 一种微型片式元器件测试及老化共用夹具
CN205484689U (zh) 失效分析系统
JP2004138576A (ja) 電気的接続装置
JP2003014813A (ja) 高周波数デバイスパッケージの取付け装置
CN105425138A (zh) 失效分析系统
JPH1012776A (ja) 接続装置
KR970013160A (ko) 노운 굿 다이 제조방법
KR830001575B1 (ko) 반도체장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant