CN1148270A - 半导体封装和固定方法 - Google Patents

半导体封装和固定方法 Download PDF

Info

Publication number
CN1148270A
CN1148270A CN96109981.XA CN96109981A CN1148270A CN 1148270 A CN1148270 A CN 1148270A CN 96109981 A CN96109981 A CN 96109981A CN 1148270 A CN1148270 A CN 1148270A
Authority
CN
China
Prior art keywords
semiconductor packages
guide pin
hole
wiring substrate
fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96109981.XA
Other languages
English (en)
Inventor
伊东伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1148270A publication Critical patent/CN1148270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装，它包括：矩形带薄膜，在带薄膜上形成的由导电材料的接线构成的接线图案，电连接到接线图案的一端的半导体芯片以及在接线图案的另一端形成的用于插入导针的孔，一种用于在接线衬底上堆积和固定多个半导体封装的方法，它包括以下步骤：首先把导针在接线衬底上垂直定位，然后把这些导针穿过半导体封装上的孔。

Description

半导体封装和固定方法
本发明涉及一种半导体封装和固定该封装的方法，尤其涉及通过堆积和固定若干例如具有相同存储器总线线路的器件能在衬底上有更高集成度的半导体封装。
在印刷线路板上例如LSI电路元件的固定传统上包括在同一平面上的诸如方形扁平封装(QFP)和网格插针阵列(PGA)的固定封装，因而导致系统错综复杂以及衬底表面积增大。
然而，为了满足近年来对更高集成度的半导体集成电路以及更高集成度的衬底的日益增长的要求，已经开发各种半导体封装和封装方法。因为半导体封装的高度与其表面尺寸相比一般很低，通过将半导体封装堆积和固定可以达到更高的衬底密度。
日本专利公开No.107675/86公开了半导体封装的堆积和固定方法的一个例子。
图1和图2说明在日本专利公开No.107675/86中公开的半导体封装的堆积和固定的半导体封装。在这些图中使用堆积针框101堆积和固定作为半导体封装的无引线芯片载体104。
如图2所示，无引线芯片载体104在矩形封装的周边有加工成半圆凹口的多个电极108。堆积针框101在其上表面有导柱105和框架102，导柱105用于使无引线芯片载体104的四角定位，框架102垂直地支承多根柔性的连接针103，连接针103对应于随后由导柱105定位的无引线芯片载体104的电极108。
利用这种类型的堆积针框101，可以支承多个无引线芯片载体104，并且使它们与连接针103电连接，具体做法是：从上面插入无引线芯片载体104，使其被多个连接针103所包围，同时每个连接针103和电极108相配合。然后，通过把伸出在这堆积针框101的框架102之下的连接针103插入印刷线路板109的穿孔，可以在印刷线路板109上堆积和固定多个无引线芯片载体104。
然而，上述堆积和固定无引线芯片载体的方法需要使用具有比该器件更大平面面积和厚度的堆积针框，因而需要占用固定芯片载体的线路板上方的过多的空间。
此外，这种固定是通过将多个柔性连接针中的每一个插入电极中，以建立与器件的电连接而实现的，从连接可靠性来说与例如焊接方法相比这种连接方法是低劣的。
而且，在这方法中器件插在柔性针之间，由于带薄膜强度的因素，使用例如带薄膜的材料来固定半导体封装是复杂的。
本发明的目的是提供一种半导体封装和一种半导体封装固定方法，它使用堆积和固定，用以在衬底上达到更高集成度，减小固定衬底垂直方向的空间，并且，既保证电连接又保证对固定时的应力的灵活适应。
为了达到上述目的，本发明的特征在于：在带薄膜上有导电材料的接线图案的半导体封装中，在接线图案的一侧有用于与芯片连接的部分，在接线图案的另一侧有用于插入导针的孔，借助导针达到与外界的电连接。
在上述半导体封装中除了孔以外二个侧面最好是绝缘的。
此外，半导体封装在带薄膜的外边缘最好有塑料护环，用于保护堆积和固定的半导体封装以及上面和下面器件之间的稳定性，而且半导体封装在护环的上和下表面上最好有在半导体封装堆积时相互咬合的凸头和凹口。
本发明的特征在于：在接线衬底上堆积和固定任何上述半导体封装时，用于与接线衬底连接的导针首先垂直方向定位，再通过将导针插入半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。
此外，本发明也可以是这样一种方法：导针先附装在盖帽上，然后通过将导针从上面插入，穿过半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。
依照本发明的半导体封装在带薄膜上具有导电材料构成的接线图案，在接线图案的一侧有与芯片连接的部分和在接线图案的另一侧有用于插入导针的孔。通道首先使用于连接的导针在接线衬底上垂直定位，然后将导针插入半导体封装的孔，或者先将导针附装在盖帽上，通过将导针从上面插入，穿过半导体封装的孔，在接线衬底上堆积和固定这种半导体封装。
此外，因为依照本发明的半导体封装由带薄膜构成，所以，所形成的封装很薄，具有极佳的散热性，而且有柔软性；尤其对于具有例如相同存储器总线的器件来说，当在接线衬底上堆积和固定时，减小了在固定衬底上垂直方向的空间，并且，可以灵活地适应由于如接线衬底的挠曲这样的因素引起的固定时发生的应力。
从以下结合附图说明本发明的最佳实施例的介绍中可以清楚地看到本发明的上述和其他目的，特点和优点。
图1是日本专利公开No.107675/86中公开的半导体封装的堆积和固定的先有技术的例子。
图2是日本专利公开No.107675/86中公开的半导体封装的堆积和固定的先有技术的例子。
图3是依照本发明的半导体封装的第一实施例的平面图。
图4是沿图3线A-A所取的剖面图。
图5是表示图3所示的半导体封装在衬底上堆积和固定的剖面图。
图6是表示图3所示的半导体封装在衬底上堆积和固定的剖面图。
图7是依照本发明的半导体封装的第二实施例的平面图。
图8是依照本发明的半导体封装的第三实施例的平面图。
图9是沿图8的线B-B所取的剖面图。
图10是表示图8中所示半导体封装堆积和固定的剖面图。
图11是表示图8中所示半导体封装堆积和固定的剖面图。
图12是依照本发明的半导体封装的第四实施例的纵向剖面图。
图13是表示图12中所示半导体封装堆积和固定的剖面图。
图14是表示图12中所示半导体封装堆积和固定的剖面图。
以下结合附图说明本发明实施例的结构。第一实施例
图3是依照本发明的半导体封装第一实施例的平面图，图4是沿图3线A-A所取的剖面图，而图5和图6是表示图3中所示的半导体封装在衬底上堆积和固定。
如图3所示，这种半导体封装的结构是由以下各部分构成的：矩形带薄膜1，在带薄膜上形成并且由导电材料组成的接线构成的接线图案2，与接线图案2的一端电连接的半导体芯片3，以及在接线图案2的另一端形成的供导针(待说明)插入和连接的孔4。
供导针插入的孔4沿带薄膜1的外边缘排成一行。如图4所示，半导体封装的正面和反面除了导针插入孔4附近以外由保护膜5绝缘，以防止在堆积和固定时发生短路。在半导体芯片3的正面部分涂以树脂涂层6。
上述半导体芯片3也可以面朝下，通过例如焊料突起处与薄膜1的接线图案电连接。如图5所示，这种类型半导体封装的堆积和固定可以通过以下步骤来实现：首先把用于将各半导体封装连接在一起的导针9在接线衬底8上垂直定位，然后使导针9穿过半导体封装7的孔4。这里，导针9和孔4可以通过焊接连接，并且，对于此方法，焊接可以运用激光焊接实现，以克服通常焊料返流引起的困难。导针9突出在一组堆积和固定的半导体封装7的最上面部分，并且因此使用盖帽10，来保护和夹紧导针9，防止水平方向位移。
另一种方法是，不用图5所示的首先使导针9在接线衬底8上垂直定位，导针9可以如图6所示贴附在盖帽10上，然后当半导体封装7为堆积状态时，导针从上面穿过孔4和插入接线衬底8。
根据上述例子，对于具有例如相同存储器总线的器件，当器件堆积和固定时可以共用同一信号线，并且通过以下方法能够实现衬底上高集成度：设置地址线、数据线、芯片选择信号线、以及具有用于将封装连在一起的多个孔的区域，并且，通过输入芯片选择信号，并译码进行操作，对每一器件存取。此外，因为可以简化接线衬底上每种信号线的图案的结构，所以，衬底上接线图案电感也可以减小。
而且，本发明使半导体封装的堆积和固定能够由带薄膜构成，这是一种更薄的封装，并且，与例如使用塑料模压生产的无引线芯片载体相比具有更好的散热特性。因为塑料无引线芯片载体厚度一般约2mm，而使用带薄膜作为材料的封装不到1mm，简单计算表明固定衬底的垂直方向空间可以减少多达50％。关于散热特性，因为该半导体封装不是将整个半导体芯片埋入的结构，其散热特性的改善预料可达20％的程度。此外，带薄膜的柔性能够灵活地适应诸如固定衬底的挠曲之类的变形。第二实施例
图7是依照本发明的第二实施例的半导体封装的平面图。在这图中，与第一实施例组成元件相同的组成元件标以相同标号。
如图7所示，在依照这实施例的半导体封装中供导针插入的孔4沿带薄膜1的外边缘部分排列成若干行。这实施例可以获得与第一实施例相同的效果，而且可以实现具有大量导针的封装。第三实施例
图8是依照本发明的第三实施例的半导体封装的平面图，图9是沿图8线B-B所取的剖面图，而图10和11是表示图8所示的半导体封装堆积和固定的例子的剖面图。在这些图中，与第一实施例中组成元件相同的组成元件标以相同标号。
如图8和9所示，依照这实施例的半导体封装在第一和第二实施例的带薄膜1的外边缘部分有塑料护环11。护环11稍微增大封装单元厚度，以提供器件之间的绝缘。
护环可以通过各种方法与带薄膜的外边缘部分连接。例如，通过将护环分为上和下二部分，将带薄膜夹在二个部分之间，可以把带薄膜夹持在护环中。
如图10和11所示，当这种类型的半导体封装堆积和固定时，用于把半导体封装连接在一起的导针9可以首先在接线衬底8上垂直定位，导针9再穿过半导体封装7的孔4。
在堆积中，上面和下面半导体封装7的护环11相互接触，卡紧半导体封装7的位置。
除了与第一和第二实施例的半导体封装具有相同效果外，这实施例包括护环，护环增强堆积和固定的半导体封装的强度，和确保上面和下面器件的相对位置的稳定性。第四实施例
图12是依照本发明的第四实施例的半导体封装的纵向剖面图，图13和14是表示图12所示半导体封装的堆积和固定的例子的剖面图。在这些图中，与第一实施例组成元件相同的组成元件标以相同标号。
如图12所示，在这修改的半导体封装中，护环12在上和下表面分别有凸头和凹口，并附着在带薄膜1的外边缘位置上。在堆积和固定时，如图13和14所示凹口咬合凸头，使得能够在水平方向上可靠地定位，而且使封装的正反面清楚地区别，因而减小固定时发生错误的危险。
正如在上述说明中解释的，本发明通过提供在带薄膜上具有由导电材料构成的接线图案的半导体封装而实现衬底的更高集成度，所述带薄膜具有用于将芯片连接在接线图案的一侧的部分和在另一侧的用于插入导针的孔，因而对于例如具有相同存储器总线的器件，导针可用于堆积和电连接多个器件。而且，因为封装是由带薄膜构成的，所以，半导体封装更薄，具有极佳散热特性，并具有柔性，因此当堆积和固定在接线衬底上时，在垂直于固定衬底的方向的空间可以减小，由于例如固定时接线衬底的挠曲等因素造成的应力可以被灵活地适应。
此外，半导体封装的正反面除了孔附近以外是绝缘的，因此防止在堆积和固定时短路。
而且，带薄膜外边缘上塑料护环的措施增加堆积和固定的半导体封装的强度，并且，使上面和下面的器件之间能够稳定地定位。
加之，在堆积半导体封装时相互咬合的护环上和下表面的凸头和凹口的配合措施使得能够在水平方向上可靠地定位，此外，封装的正反面明显区分，因而减小在堆积时发生错误的危险。
另外，采用以下方法能够把多个半导体封装堆积和固定在接线衬底上：首先使用于连接的导针在接线衬底上垂直定位，然后，把导针插入半导体封装中的孔。
而且，通过首先将导针附装在盖帽上，然后将导针从上面插入，穿过半导体封装中的孔，在接线衬底上可以堆积和固定多个半导体封装。
然而，应理解尽管在上述说明中已描述了本发明的特性和优点，但是，所述公开仅为说明而已，在所附权利要求书范围內在元件结构上可以作出各种变化。

Claims (10)

1.由带薄膜构成的半导体封装，其特征在于：
所述带薄膜具有导电材料的接线图案，
所述带薄膜在所述接线图案的一端上有用于与芯片连接的部分和在所述接线图案的另一端上有用于插入导针的孔，以及
通过所述导针能与另一电气元件电连接。
2.依照权利要求1的半导体封装，其特征在于：除了所述孔以外所述半导体封装的正反面是绝缘的。
3.一种半导体封装固定方法，其特征在于：通过以下步骤而把多个半导体封装堆积和固定在接线衬底上：首先把用于连接的导针在接线衬底上垂直定位，然后，把所述导针插入根据权利要求2的半导体封装的孔。
4.一种半导体封装固定方法，其特征在于：通过首先把导针附装在盖帽上，然后将所述导针从上面插入，穿过依照权利要求2的半导体封装中的孔，在接线衬底上堆积和固定多个半导体封装。
5.由带薄膜构成的半导体封装，其特征在于：所述带薄膜具有导电材料的接线图案，
所述带薄膜在所述接线图案的一端有用于与芯片连接的部分和在所述接线图案的另一端有用于插入导针的孔，
通过所述导针能与另一电气元件电连接，以及
所述封装包括沿所述带薄膜的外边缘的塑料护环，用于在堆积和固定时可靠地定位和增大强度。
6.一种半导体封装固定方法，其特征在于：通道首先把用于连接的导针在接线衬底上垂直定位，然后将所述导针插入依照权利要求5的半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。
7.一种半导体封装固定方法，其特征在于：通过首先将导针附装在盖帽上，然后将所述导针从上面插入，穿过依照权利要求5的半导体封装中的孔，在接线衬底上堆积和固定多个半导体封装。
8.依照权利要求5的半导体封装，其特征在于：所述护环的上和下表面具有在所述半导体封装时相互咬合的凸头和凹口。
9.一种半导体封装固定方法，其特征在于通过首先把用于连接的导针在接线衬底上垂直定位，然后将所述导针插入依照权利要求8的半导体封装的孔，在接线衬底上堆积和固定多个半导体封装。
10.一种半导体封装固定方法，其特征在于：通过首先将导针附装在盖帽上，然后将所述导针从上面插入，穿过依照权利要求8的半导体封装中的孔，在接线衬底上堆积和固定多个半导体封装。
CN96109981.XA 1995-08-10 1996-08-09 半导体封装和固定方法 Pending CN1148270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP204672/95 1995-08-10
JP7204672A JP2716012B2 (ja) 1995-08-10 1995-08-10 半導体パッケージ及びその実装方法

Publications (1)

Publication Number Publication Date
CN1148270A true CN1148270A (zh) 1997-04-23

Family

ID=16494391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96109981.XA Pending CN1148270A (zh) 1995-08-10 1996-08-09 半导体封装和固定方法

Country Status (4)

Country Link
US (1) US5781415A (zh)
EP (1) EP0759637A3 (zh)
JP (1) JP2716012B2 (zh)
CN (1) CN1148270A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882428A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 塑封式ipm模块安装结构

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070531A (en) * 1997-07-22 2000-06-06 Autoliv Asp, Inc. Application specific integrated circuit package and initiator employing same
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP3982782B2 (ja) * 1998-06-10 2007-09-26 株式会社ルネサステクノロジ 論理モジュール
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
DE19959023C2 (de) * 1999-12-08 2003-11-13 Bosch Gmbh Robert Anbaugehäuse für ein elektrisches Gerät
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US7180165B2 (en) 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US20100254109A1 (en) * 2009-03-19 2010-10-07 Olympus Corporation Mount assembly and method for manufacturing mount assembly
JP2012008695A (ja) * 2010-06-23 2012-01-12 Elpida Memory Inc メモリシステム、メモリモジュール、モジュールソケット
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
US10729051B2 (en) * 2016-06-20 2020-07-28 Kemet Electronics Corporation Component stability structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
JPS61107675A (ja) * 1984-10-29 1986-05-26 シャープ株式会社 積層型ピンフレ−ム
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
JPH01208851A (ja) * 1988-02-16 1989-08-22 Nec Corp 電子部品の実装構造
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
JP2889688B2 (ja) * 1990-11-27 1999-05-10 株式会社日立製作所 電子部品の組立方法及び組立装置
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JP2894071B2 (ja) * 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
JPH06244359A (ja) * 1993-02-19 1994-09-02 Takashi Murai 多層チップ
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5613033A (en) * 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882428A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 塑封式ipm模块安装结构

Also Published As

Publication number Publication date
EP0759637A3 (en) 1998-09-30
JP2716012B2 (ja) 1998-02-18
EP0759637A2 (en) 1997-02-26
US5781415A (en) 1998-07-14
JPH0955399A (ja) 1997-02-25

Similar Documents

Publication Publication Date Title
CN1148270A (zh) 半导体封装和固定方法
CN1193424C (zh) 半导体装置
US6984885B1 (en) Semiconductor device having densely stacked semiconductor chips
US6828511B2 (en) Prefabricated semiconductor chip carrier
US6650020B2 (en) Resin-sealed semiconductor device
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
CN1196151C (zh) 微电子元件承载体及其制造方法
US6295209B1 (en) Semiconductor device including combed bond pad opening, assemblies and methods
CN1134064C (zh) 半导体芯片用的载体元件
CN1147930C (zh) 半导体封装结构及其制造方法
CN1802742A (zh) 具有最优化的线接合配置的半导体封装
CN1893063A (zh) 堆叠型封装
CN1604309A (zh) 生产多芯片模块的方法和多芯片模块
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
CN1585125A (zh) 电路装置
EP0862213A2 (en) Semiconductor apparatus, circuit board and combination thereof
CN1521841A (zh) 半导体器件
CN1155996C (zh) 制造适于表面贴装的半导体器件的方法
CN1179009A (zh) 半导体封装及其插座
CN111474465B (zh) 用于emmi分析的扁平封装半导体器件夹具及分析方法
CN1783468A (zh) 电子元件
CN1234158C (zh) 封装基板制造方法及其结构
CN1295780C (zh) 于支持基片上安装芯片形成的半导体器件以及此支持基片
CN1154574A (zh) 胶带自动粘结式胶带及包括胶带自动粘结式胶带的半导体器件
CN1047421A (zh) 具有高密度表面安装的接触元件的组合式接插件系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication