JP2012008695A - メモリシステム、メモリモジュール、モジュールソケット - Google Patents
メモリシステム、メモリモジュール、モジュールソケット Download PDFInfo
- Publication number
- JP2012008695A JP2012008695A JP2010142540A JP2010142540A JP2012008695A JP 2012008695 A JP2012008695 A JP 2012008695A JP 2010142540 A JP2010142540 A JP 2010142540A JP 2010142540 A JP2010142540 A JP 2010142540A JP 2012008695 A JP2012008695 A JP 2012008695A
- Authority
- JP
- Japan
- Prior art keywords
- module
- memory
- socket
- pins
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/185—Mounting of expansion boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
- H05K2201/10318—Surface mounted metallic pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Abstract
【課題】マザーボードの面積を増大することなく、または、CPUとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすこと。
【解決手段】本発明は、複数のメモリ11がモジュール基板12上に実装されてなるメモリモジュール10と、マザーボード30に実装され、メモリモジュール10を搭載するモジュールソケット20と、を有するメモリシステムに適用される。ここで、モジュールソケット20は、2次元的に配列された複数のピン21を有し、該複数のピンのそれぞれがマザーボード30に対して垂直方向に立つように実装されるピンソケットである。また、メモリモジュール10は、複数のピン21にそれぞれ対応してモジュール基板12上に配列され、対応するピン21が挿入されて該ピン21をモジュール基板12上の配線と接続する複数のスルーホール14を具備するコンタクト部13を有する。
【選択図】図1
【解決手段】本発明は、複数のメモリ11がモジュール基板12上に実装されてなるメモリモジュール10と、マザーボード30に実装され、メモリモジュール10を搭載するモジュールソケット20と、を有するメモリシステムに適用される。ここで、モジュールソケット20は、2次元的に配列された複数のピン21を有し、該複数のピンのそれぞれがマザーボード30に対して垂直方向に立つように実装されるピンソケットである。また、メモリモジュール10は、複数のピン21にそれぞれ対応してモジュール基板12上に配列され、対応するピン21が挿入されて該ピン21をモジュール基板12上の配線と接続する複数のスルーホール14を具備するコンタクト部13を有する。
【選択図】図1
Description
本発明は、複数のメモリが実装されたメモリモジュールを、モジュールソケットに搭載するための技術に関する。
従来、DRAM(Dynamic Random Access Memory)等のメモリを大量に使用するメモリシステムにおいては、複数のメモリをメモリモジュールのモジュール基板上に実装し、そのメモリモジュールを、マザーボード上に実装されたモジュールソケットに搭載することが多い。また、モジュールソケットの形状としては、特許文献1,2に開示されたように、マザーボードに対して垂直に1つのメモリモジュールを搭載する形状が一般的である。
ところで、近年、デスクトップ型のパーソナルコンピュータは、小型化・薄型化を図るため、マザーボードをMicroATXやMiniITXといった小型のマザーボードにする傾向にあり、この傾向は、メモリシステムとしても主流になりつつある。
しかしながら、現在の一般的なモジュールソケットの形状では、メモリモジュールの搭載枚数を増やす場合、その分モジュールソケットを増やすことになるため、マザーボードにはモジュールソケット分の面積が必要になる。これは、マザーボードの小型化という傾向に逆行することになる。
また、メモリモジュールの搭載枚数を増やす場合、上述のように、その分モジュールソケットを増やすことになるが、この場合、モジュールソケットの配置位置はモジュールソケットの厚さやモジュールソケット周辺の配線等の制約を受ける。そのため、CPUから離れた位置にあるモジュールソケットに搭載されたメモリモジュールほどCPUとの間のバス長が長くなり、このバス長がメモリシステムの高速化を図る上でのボトルネックになる。
以上のように、メモリシステムにおいては、マザーボードの面積を増大することなく、メモリモジュールの搭載枚数を増やすことが課題となっている。また、メモリシステムにおいては、CPUとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすことが課題となっている。
本発明のメモリシステムは、
複数のメモリがモジュール基板上に実装されてなるメモリモジュールと、マザーボードに実装され、前記メモリモジュールを搭載するモジュールソケットと、を有してなるメモリシステムであって、
前記モジュールソケットは、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記メモリモジュールは、
前記複数のピンにそれぞれ対応して前記モジュール基板上に配列され、対応するピンが挿入されて該ピンを前記モジュール基板上の配線と接続する複数のスルーホールを具備するコンタクト部を有する。
複数のメモリがモジュール基板上に実装されてなるメモリモジュールと、マザーボードに実装され、前記メモリモジュールを搭載するモジュールソケットと、を有してなるメモリシステムであって、
前記モジュールソケットは、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記メモリモジュールは、
前記複数のピンにそれぞれ対応して前記モジュール基板上に配列され、対応するピンが挿入されて該ピンを前記モジュール基板上の配線と接続する複数のスルーホールを具備するコンタクト部を有する。
本発明のメモリモジュールは、
複数のメモリがモジュール基板上に実装されてなり、モジュールソケットに搭載されるメモリモジュールであって、
前記モジュール基板上に2次元的に配列された複数のスルーホールを具備するコンタクト部を有し、
前記複数のスルーホールのそれぞれは、前記モジュールソケットを構成しマザーボードに対して垂直方向に立つように実装される複数のピンのうち対応するピンが挿入され、該ピンを前記モジュール基板上の配線と接続する。
複数のメモリがモジュール基板上に実装されてなり、モジュールソケットに搭載されるメモリモジュールであって、
前記モジュール基板上に2次元的に配列された複数のスルーホールを具備するコンタクト部を有し、
前記複数のスルーホールのそれぞれは、前記モジュールソケットを構成しマザーボードに対して垂直方向に立つように実装される複数のピンのうち対応するピンが挿入され、該ピンを前記モジュール基板上の配線と接続する。
本発明のモジュールソケットは、
複数のメモリがモジュール基板上に実装されてなるメモリモジュールを、マザーボードに実装された状態で搭載するモジュールソケットであって、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記複数のピンのそれぞれは、前記モジュール基板上に配列された複数のスルーホールのうち対応するスルーホールに挿入され、該スルーホールを介して前記モジュール基板上の配線と接続される。
複数のメモリがモジュール基板上に実装されてなるメモリモジュールを、マザーボードに実装された状態で搭載するモジュールソケットであって、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記複数のピンのそれぞれは、前記モジュール基板上に配列された複数のスルーホールのうち対応するスルーホールに挿入され、該スルーホールを介して前記モジュール基板上の配線と接続される。
本発明のメモリシステムによれば、モジュールソケットを、2次元的に配列された複数のピンがマザーボードに対して垂直に実装されるピンソケットとし、メモリモジュールのモジュール基板上には、複数のピンがそれぞれ挿入される複数のスルーホールを設ける。
したがって、メモリモジュールを、マザーボードに対して水平になるように、モジュールソケットに搭載することができ、メモリモジュールの搭載枚数を増やす場合は、メモリモジュールを重ねてモジュールソケットに挿入していけばよい。
よって、単一のモジュールソケットで複数のメモリモジュールを搭載可能であるため、マザーボードの面積を増大することなく、メモリモジュールの搭載枚数を増やすことができるという効果が得られる。
また、単一のモジュールソケットで複数のメモリモジュールを搭載可能であるため、モジュールソケットの厚さやモジュールソケット周辺の配線等の制約を受けなくなることから、モジュールソケットを配置する自由度が増え、CPUから最短位置に実装することもできる。それにより、CPUとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすことができるという効果が得られる。
以下に、本発明を実施するための形態について図面を参照して説明する。
(1)メモリシステムの構成
まず、本実施形態のメモリシステムの構成について図1を参照して説明する。なお、図1は、メモリモジュール10およびモジュールソケット20周辺の構成のみを抜粋して図示したものである。
(1)メモリシステムの構成
まず、本実施形態のメモリシステムの構成について図1を参照して説明する。なお、図1は、メモリモジュール10およびモジュールソケット20周辺の構成のみを抜粋して図示したものである。
図1に示すように、本実施形態のメモリシステムは、複数のメモリ11がモジュール基板12上に実装されてなるメモリモジュール10と、マザーボード30に実装され、メモリモジュール10を搭載するモジュールソケット20と、を有する。
ここで、モジュールソケット20は、2次元的に配列された複数のピン21を有し、複数のピン21のそれぞれがマザーボード30に対して垂直な方向に立つように実装されて、マザーボード30上の配線に接続されるピンソケットになっている。なお、垂直とは、完全な垂直に限らず、実質的に垂直とみなせるものも含むものとする。
また、メモリモジュール10は、複数のピン21にそれぞれ対応してモジュール基板12上に2次元的に配列され、対応するピン21が挿入されてそのピン21をモジュール基板12上の配線と接続する複数のスルーホール14を具備するコンタクト部13を有している。よって、メモリ11に対しては、ピン21からスルーホール14を介して電源や信号が供給されることになる。なお、各スルーホール14は、上述のように電極として使用されるため、内壁が導電材によりメッキまたはコーティングされており、また、ピン21を挿入することができるように、ピン21のピン径よりも大きな径を有している。
本実施形態のメモリシステムは、以上のように構成されているため、メモリモジュール10を、マザーボード30に対して水平になるように、モジュールソケット20に搭載することができる。また、複数のメモリモジュール10をモジュールソケット20に搭載する場合は、メモリモジュール10を重ねて、モジュールソケット20のピン21にメモリモジュール10のスルーホール14を挿入していけばよい。
本実施形態において、上記図1を用いて説明したように、マザーボード30に対して水平に複数のメモリモジュール10を搭載できることの効果に関しては、下記(7−1)にて詳しく説明する。
(2)メモリモジュール10の構成
次に、メモリモジュール10の詳細構成について図2を参照して説明する。
(2)メモリモジュール10の構成
次に、メモリモジュール10の詳細構成について図2を参照して説明する。
図2に示すように、モジュール基板12においては、略中央部にコンタクト部13が配置され、コンタクト部13の周辺にコンタクト部13を取り囲むように複数のメモリ11が実装されている。また、モジュール基板12においては、メモリモジュール10をモジュールソケット20に固定するためのモジュール固定用ホール15が設けられている。
本実施形態において、上記図2を用いて説明したように、モジュール基板12中央のコンタクト部13の周辺に複数のメモリ11を実装できることの効果に関しては、下記(7−2)にて詳しく説明する。
(3)モジュールソケット20の構成
次に、モジュールソケット20の詳細構成について図3を参照して説明する。
(3)モジュールソケット20の構成
次に、モジュールソケット20の詳細構成について図3を参照して説明する。
図3に示すように、モジュールソケット20においては、複数のピン21の他、メモリモジュール10をモジュールソケット20に固定するためのノッチ23を具備するモジュール固定用支柱22が設けられている。
メモリモジュール10のモジュールソケット20への搭載時には、ピン21がスルーホール14に挿入されるとともに、モジュール固定用支柱22がモジュール固定用ホール15に挿入される。そして、モジュール固定用ホール15がノッチ23と係合することで、メモリモジュール10がモジュールソケット20に固定されることになる。
なお、ピン21の長さや、各モジュール固定用支柱22が具備するノッチ23の数は、モジュールソケット20に搭載するメモリモジュール10の枚数に応じて決まり、図3は、2枚のメモリモジュール10を搭載することを想定した構成になっている。
(4)ピン21とスルーホール14との接触方法
次に、ピン21をスルーホール14の内壁と接触させる方法について図4〜図7を参照して説明する。
(4)ピン21とスルーホール14との接触方法
次に、ピン21をスルーホール14の内壁と接触させる方法について図4〜図7を参照して説明する。
図4の例では、メモリモジュール10のモジュールソケット20への搭載時に、モジュール基板12に作用する横方向からの圧力によりピン21をたわませ、ピン21をスルーホール14の内壁と接触させている。
図5の例では、ピン21自身を予め曲げておき、メモリモジュール10のモジュールソケット20への搭載時に、モジュール基板12に作用する横方向からの圧力によりピン21をスルーホール14の内壁と接触させている。
図6の例では、ピン21とスルーホール14とを半田41により半田付けすることで、ピン21をスルーホール14の内壁と接触させている。
図7の例では、可動域を持つ三角錐形の金属製の接触用部材42をピン21に取り付けることで、メモリモジュール10をモジュールソケット20に搭載する際にモジュール基板12に作用する上方向からの圧力により、接触用部材42を介してピン21とスルーホール14の内壁とを接触させている。
(5)モジュール基板12に横方向からの圧力を作用させる方法
次に、図4および図5を用いて説明したようなメモリモジュール10に対する横方向からの押圧方法について、特に、段別に異なる方向に押圧する方法について説明する。
(5)モジュール基板12に横方向からの圧力を作用させる方法
次に、図4および図5を用いて説明したようなメモリモジュール10に対する横方向からの押圧方法について、特に、段別に異なる方向に押圧する方法について説明する。
モジュール基板12に対し、段別に異なる方向に横方向から押圧する手段としては、スプリング等を用いる構成も考えられる。
これに対して、図8に示すように、モジュール固定用支柱22自身をノッチ23の設置位置の間において予め曲げておき、段別にメモリモジュール10の固定位置をずらすことでも、上記押圧手段を実現できる。このような簡単な構成によっても、段別に異なる方向に圧力を作用させることが可能である。
(6)モジュールソケット20とCPU50との位置関係
次に、モジュールソケット20とCPU50との位置関係について図9〜図10を参照して説明する。
(6)モジュールソケット20とCPU50との位置関係
次に、モジュールソケット20とCPU50との位置関係について図9〜図10を参照して説明する。
図9の例では、モジュールソケット20は、マザーボード30におけるCPU50が実装された面と同一面に実装されている。
図10の例では、モジュールソケット20は、マザーボード30におけるCPU50が実装された面の裏面において、CPU50と対向する位置に実装されている。
本実施形態において、上記図9および上記図10を用いて説明したような位置関係で、モジュールソケット20およびCPU50を配置できることの効果に関しては、下記(7−1)にて詳しく説明する。
(7)本実施形態のメモリシステムの効果
(7−1)第1の効果
本実施形態によれば、モジュールソケット20を、2次元的に配列された複数のピン21がマザーボード30に対して垂直な方向に立つように実装されるピンソケットとし、メモリモジュール10のモジュール基板12上には、複数のピン21がそれぞれ挿入される複数のスルーホール14を設ける。
(7)本実施形態のメモリシステムの効果
(7−1)第1の効果
本実施形態によれば、モジュールソケット20を、2次元的に配列された複数のピン21がマザーボード30に対して垂直な方向に立つように実装されるピンソケットとし、メモリモジュール10のモジュール基板12上には、複数のピン21がそれぞれ挿入される複数のスルーホール14を設ける。
そのため、マザーボード30の面積が増大することなく、また、CPU50とメモリモジュール10間のバス長が増大することなく、メモリモジュール10の搭載枚数を増やすことができるという第1の効果が得られる。この第1の効果について図11を用いて詳しく説明する。なお、図11において、(a)は、本発明者が検討した一般的なメモリシステムの構成を示し、(b)は、図9に示した本発明のメモリシステムの構成を示し、(c)は、図10に示した本発明のメモリシステムの構成を示している。
図11(a)に示すように、一般的なメモリシステムでは、モジュールソケット200は、マザーボード30に対してモジュール基板が垂直となるようにメモリモジュール100を搭載する形状である。そのため、メモリモジュール100の搭載枚数を増やす場合、その分モジュールソケット200を増やすことになるため、マザーボード30の面積が増える。また、モジュールソケット200の厚さやモジュールソケット200周辺の配線等の制約を受けるため、各モジュールソケット200は近接して配置し難く、CPU50とメモリモジュール100間のバス配線60の長さ(以下、単にバス長)は、モジュールソケット200の配置位置に依存する。
これに対して、図11(b)および(c)に示すように、本発明のメモリシステムでは、メモリモジュール10を、マザーボード30に対して水平になるように、モジュールソケット20に搭載することができる。また、複数のメモリモジュール10をモジュールソケット20に搭載する場合は、メモリモジュール10を重ねて、モジュールソケット20のピン21をメモリモジュール10のスルーホール14に挿入する。
よって、単一のモジュールソケット20で複数のメモリモジュール10を搭載可能であるため、マザーボード30の面積が増大することなく、メモリモジュール10の搭載枚数を増やすことができる。
また、単一のモジュールソケット20で複数のメモリモジュール10を搭載可能であるため、複数のメモリモジュール10それぞれの配置間隔がモジュールソケット20の配置位置の制約に依存しなくなり、CPU50により近い位置に複数のメモリモジュール10を実装することができる。それにより、CPU50とメモリモジュール10間のバス長を増大することなく、メモリモジュール10の搭載枚数を増やすことができる。
また、図11(c)に示すように、モジュールソケット20を、マザーボード30におけるCPU50が実装された面の裏面において、CPU50と対向する位置に実装した場合には、CPU50とメモリモジュール10間のバス長が最短になる。
(7−2)第2の効果
また、本実施形態によれば、メモリモジュール10では、コンタクト部13の周辺にコンタクト部13を取り囲むように複数のメモリ11を実装している。
(7−2)第2の効果
また、本実施形態によれば、メモリモジュール10では、コンタクト部13の周辺にコンタクト部13を取り囲むように複数のメモリ11を実装している。
そのため、コンタクト部13とメモリ11間のStub長(スタブ長)を短くすることができるという第2の効果が得られる。この第2の効果について図12および図13を用いて詳しく説明する。なお、図12において、(a)は、本発明者が検討した一般的なメモリモジュール(DDR3:Double Data Rate 3)100の構成を示し、(b)は、本発明のメモリモジュール(DDR3)10の構成を示している。また、図13において、(a)は、本発明者が検討した一般的なメモリモジュール(DDR2:Double Data Rate 2)100の構成を示し、(b)は、本発明のメモリモジュール(DDR2)10の構成を示している。
図12に示すように、DDR3の場合、CLK(clock)配線およびCA(command address)系配線の分岐は不可となる。そのため、図12(a)に示すように、一般的なDDR3では、コンタクト部130からのCLK配線およびCA系配線をモジュール基板120の一方の基板端にあるメモリ11まで引き回さなければならない。これに対して、図12(b)に示すように、本発明のDDR3では、その必要がないため、Stub長を短くすることができる。
一方、図13に示すように、DDR2の場合、CLK配線およびCA系配線の分岐が可能である。しかし、図13(a)に示すように、一般的なDDR2では、コンタクト部130からのCLK配線およびCA系配線を1箇所でのみ分岐させざるを得ないため、モジュール基板120の両基板端にあるメモリ11までのStub長が長くなる。これに対して、図13(b)に示すように、本発明のDDR2では、CLK配線およびCA系配線を複数個所で分岐させることができるため、Stub長を約半分に短くすることができる。
なお、DDR2およびDDR3のいずれの場合においても、DQ(data)配線およびDQS(DQ strobe)配線のStub長については同じであるため、説明を省略する。
(7−3)その他の効果
また、本実施形態によれば、単一のモジュールソケット20で複数のメモリモジュール10を搭載可能であるため、マザーボード30上のバス配線領域を小さくすることができるという効果が得られる。また、モジュール基板12の基板長がコンタクト部(図12(a)および図13(a)のコンタクト部130参照)に依存することがなくなるため、モジュール基板12の面積の縮小が容易になるという効果が得られる。
(7−3)その他の効果
また、本実施形態によれば、単一のモジュールソケット20で複数のメモリモジュール10を搭載可能であるため、マザーボード30上のバス配線領域を小さくすることができるという効果が得られる。また、モジュール基板12の基板長がコンタクト部(図12(a)および図13(a)のコンタクト部130参照)に依存することがなくなるため、モジュール基板12の面積の縮小が容易になるという効果が得られる。
また、本実施形態によれば、モジュールソケット20を、2次元的に配列された複数のピン21を有するピンソケットとし、メモリモジュール10のモジュール基板12上には、複数のピン21にそれぞれ対応する複数のスルーホール13を設けている。このため、ピン数が増えた場合にも、2次元的にピン21およびスルーホール13を増やすことで対応可能であり、マザーボード30およびモジュール基板12の面積の増大を抑えることができるという効果が得られる。
また、本実施形態のメモリモジュールでは、一般的なメモリモジュールでコンタクト部として使用されていた金端子(図12(a)および図13(a)のコンタクト部130参照)を用いない。このため、金端子の破壊による不具合(例えば、タイバーショートなど)を懸念する必要がなくなる。また、金使用量の削減によってモジュール基板12の基板コストを低減できるという効果が得られる。
10 メモリモジュール
11 メモリ
12 モジュール基板
13 コンタクト部
14 スルーホール
15 モジュール固定用ホール
20 モジュールソケット
21 ピン
22 モジュール固定用支柱
23 ノッチ
30 マザーボード
41 半田
42 接触用部材
50 CPU
11 メモリ
12 モジュール基板
13 コンタクト部
14 スルーホール
15 モジュール固定用ホール
20 モジュールソケット
21 ピン
22 モジュール固定用支柱
23 ノッチ
30 マザーボード
41 半田
42 接触用部材
50 CPU
Claims (13)
- 複数のメモリがモジュール基板上に実装されてなるメモリモジュールと、マザーボードに実装され、前記メモリモジュールを搭載するモジュールソケットと、を有してなるメモリシステムであって、
前記モジュールソケットは、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記メモリモジュールは、
前記複数のピンにそれぞれ対応して前記モジュール基板上に配列され、対応するピンが挿入されて該ピンを前記モジュール基板上の配線と接続する複数のスルーホールを具備するコンタクト部を有する、メモリシステム。 - 前記モジュールソケットは、
前記メモリモジュールを固定するためのノッチを具備する支柱を有し、
前記メモリモジュールは、
前記モジュール基板上に配置され、前記支柱が挿入されて該支柱に具備される前記ノッチと係合するホールを有する、請求項1に記載のメモリシステム。 - 前記モジュールソケットは、
前記マザーボードにおけるCPUが実装された面と同一面に実装されている、請求項1または2に記載のメモリシステム。 - 前記モジュールソケットは、
前記マザーボードにおけるCPUが実装された面の裏面において前記CPUと対向する位置に実装されている、請求項1または2に記載のメモリシステム。 - 前記メモリモジュールは、
前記モジュール基板上において、前記コンタクト部の周辺に該コンタクト部を取り囲むように前記複数のメモリが実装されている、請求項1から4のいずれか1項に記載のメモリシステム。 - 前記モジュールソケットには、複数の前記メモリモジュールが実装され、
前記複数のメモリモジュールは、前記マザーボードに対して水平に重ねて実装されている、請求項1から5のいずれか1項に記載のメモリシステム。 - 複数のメモリがモジュール基板上に実装されてなり、モジュールソケットに搭載されるメモリモジュールであって、
前記モジュール基板上に2次元的に配列された複数のスルーホールを具備するコンタクト部を有し、
前記複数のスルーホールのそれぞれは、前記モジュールソケットを構成しマザーボードに対して垂直方向に立つように実装される複数のピンのうち対応するピンが挿入され、該ピンを前記モジュール基板上の配線と接続する、メモリモジュール。 - 前記モジュール基板上に配置され、前記モジュールソケットを構成する支柱が挿入されて該支柱に具備されるノッチと係合するホールを有する、請求項7に記載のメモリモジュール。
- 前記モジュール基板上において、前記コンタクト部の周辺に該コンタクト部を取り囲むように前記複数のメモリが実装されている、請求項7または8に記載のメモリモジュール。
- 複数のメモリがモジュール基板上に実装されてなるメモリモジュールを、マザーボードに実装された状態で搭載するモジュールソケットであって、
2次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記複数のピンのそれぞれは、前記モジュール基板上に配列された複数のスルーホールのうち対応するスルーホールに挿入され、該スルーホールを介して前記モジュール基板上の配線と接続される、モジュールソケット。 - 前記メモリモジュールを固定するためのノッチを具備する支柱を有し、該支柱が、前記モジュール基板上に配置されたホールに挿入され、該支柱に具備される前記ノッチが、該ホールと係合する、請求項10に記載のモジュールソケット。
- 前記マザーボードにおけるCPUが実装された面と同一面に実装されている、請求項10または11に記載のモジュールソケット。
- 前記マザーボードにおけるCPUが実装された面の裏面において前記CPUと対向する位置に実装されている、請求項10または11に記載のモジュールソケット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142540A JP2012008695A (ja) | 2010-06-23 | 2010-06-23 | メモリシステム、メモリモジュール、モジュールソケット |
US13/165,305 US20110317356A1 (en) | 2010-06-23 | 2011-06-21 | Memory system, memory module, and module socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142540A JP2012008695A (ja) | 2010-06-23 | 2010-06-23 | メモリシステム、メモリモジュール、モジュールソケット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012008695A true JP2012008695A (ja) | 2012-01-12 |
Family
ID=45352377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010142540A Pending JP2012008695A (ja) | 2010-06-23 | 2010-06-23 | メモリシステム、メモリモジュール、モジュールソケット |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110317356A1 (ja) |
JP (1) | JP2012008695A (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2913634A (en) * | 1955-04-12 | 1959-11-17 | Ray R Scoville | Electronic modular units |
US2931003A (en) * | 1955-09-27 | 1960-03-29 | Mallory & Co Inc P R | Spring pin cascaded circuit cards |
US3568001A (en) * | 1969-04-08 | 1971-03-02 | Sam Straus | Snap-on board mating contact system |
US4514784A (en) * | 1983-04-22 | 1985-04-30 | Cray Research, Inc. | Interconnected multiple circuit module |
US4939624A (en) * | 1988-12-14 | 1990-07-03 | Cray Research, Inc. | Interconnected multiple circuit module |
US5152696A (en) * | 1990-04-26 | 1992-10-06 | Cray Research, Inc. | Z-axis connectors for stacked printed circuit board assemblies |
JPH07502377A (ja) * | 1991-12-18 | 1995-03-09 | クロスポイント・ソルーションズ・インコーポレイテッド | フィールドプログラマブルゲートアレイのための拡張アーキテクチャ |
US5241454A (en) * | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
US5479319A (en) * | 1992-12-30 | 1995-12-26 | Interconnect Systems, Inc. | Multi-level assemblies for interconnecting integrated circuits |
JP3694729B2 (ja) * | 1994-04-26 | 2005-09-14 | 株式会社 日立製作所 | 半導体集積回路装置の製造方法 |
JP2716012B2 (ja) * | 1995-08-10 | 1998-02-18 | 日本電気株式会社 | 半導体パッケージ及びその実装方法 |
US6070531A (en) * | 1997-07-22 | 2000-06-06 | Autoliv Asp, Inc. | Application specific integrated circuit package and initiator employing same |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
US6297960B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
US6109929A (en) * | 1998-07-29 | 2000-08-29 | Agilent Technologies, Inc. | High speed stackable memory system and device |
JP2000165068A (ja) * | 1998-11-25 | 2000-06-16 | Alps Electric Co Ltd | プリント基板の取付構造 |
US7435097B2 (en) * | 2005-01-12 | 2008-10-14 | Legacy Electronics, Inc. | Radial circuit board, system, and methods |
US7378726B2 (en) * | 2005-12-28 | 2008-05-27 | Intel Corporation | Stacked packages with interconnecting pins |
CN100456274C (zh) * | 2006-03-29 | 2009-01-28 | 深圳迈瑞生物医疗电子股份有限公司 | 易于扩展的多cpu系统 |
US7829994B2 (en) * | 2007-09-24 | 2010-11-09 | Sixis, Inc. | Semiconductor substrate elastomeric stack |
-
2010
- 2010-06-23 JP JP2010142540A patent/JP2012008695A/ja active Pending
-
2011
- 2011-06-21 US US13/165,305 patent/US20110317356A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110317356A1 (en) | 2011-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080182443A1 (en) | Socket and Method for Compensating for Differing Coefficients of Thermal Expansion | |
JP2008541293A (ja) | メモリモジュールシステム及び方法 | |
TW538513B (en) | Memory system and connecting member | |
US10109324B2 (en) | Extended capacity memory module with dynamic data buffers | |
US20150373855A1 (en) | Serial connection external interface riser cards avoidance of abutment of parallel connection external interface memory modules | |
US8493745B2 (en) | Low-profile motherboard with side-mounted memory modules using a dual-opening edge connector | |
TWI511152B (zh) | 記憶體模組 | |
US8766434B2 (en) | Semiconductor module with micro-buffers | |
US9204550B2 (en) | Extended capacity memory system with load relieved memory and method of manufacture thereof | |
JP2013114416A (ja) | メモリモジュール | |
US20100062621A1 (en) | Horizontal Dual In-line Memory Modules | |
US7583518B2 (en) | Information processing device | |
KR102374430B1 (ko) | 기판 지지 프레임 및 이를 갖는 저장 장치 | |
US7539035B2 (en) | Memory system capable of changing configuration of memory modules | |
US7156701B1 (en) | High-reliability DIMM connector | |
US20150349440A1 (en) | Semiconductor module socket and connection structure of the same | |
US20040201968A1 (en) | Multi-bank memory module | |
JP2012008695A (ja) | メモリシステム、メモリモジュール、モジュールソケット | |
TW201822600A (zh) | 記憶體裝置 | |
JP2011049216A (ja) | 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法 | |
JP2009116771A (ja) | 拡張カード実装構造体 | |
WO2018125499A1 (en) | Crosstalk cancellation transmission bridge | |
US20090268422A1 (en) | Scalable electronic package assembly for memory devices and other terminated bus structures | |
KR20070033714A (ko) | 데이터 전송 라인 배선 방법 | |
US9426916B1 (en) | Arrangement of memory devices in a multi-rank memory module |