TW201822600A - 記憶體裝置 - Google Patents
記憶體裝置 Download PDFInfo
- Publication number
- TW201822600A TW201822600A TW106142170A TW106142170A TW201822600A TW 201822600 A TW201822600 A TW 201822600A TW 106142170 A TW106142170 A TW 106142170A TW 106142170 A TW106142170 A TW 106142170A TW 201822600 A TW201822600 A TW 201822600A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- memory chip
- pcb
- chip
- pins
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 63
- 230000006870 function Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 11
- 101001128814 Pandinus imperator Pandinin-1 Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- Semiconductor Memories (AREA)
- Memory System (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種記憶體裝置和配置記憶體晶片的方法。所述記憶體裝置包括位於PCB上的至少兩個記憶體晶片(M1，M2)，其中第一記憶體晶片(M1)位於所述PCB的第一表面上；第二記憶體晶片(M2)位於所述PCB的第二表面上；並且其中每個記憶體晶片(M1，M2)中心軸對稱，使得每個記憶體晶片被所述中心軸分割的第一半部分和第二半部分的接腳按照其功能彼此鏡像對稱；且所述第二記憶體晶片(M2)的位置與所述第一記憶體晶片(M1)背靠背，使得在所述第一記憶體晶片(M1)和第二記憶體晶片(M2)上具有相同功能的各接腳的位置彼此相對，且通過通孔連接到位於該PCB的上述第一和第二表面之間的相應信號跡線。
Description
本發明實施例涉及一種記憶體裝置，配置在印刷電路板(PCB)上。此外，涉及一種電子裝置包括所述記憶體裝置。
當設計PCB時，一個問題是如何佈線所有的連接線，尤其是當將中央處理器(CPU)連接到記憶體晶片時，會出現該問題。記憶體晶片通常是對稱的並且具有多個接腳。記憶體晶片的每個接腳都必須連接到CPU。由於時序要求，分組或成對的連接線必須具有相同的長度，這通常通過使用T型分支拓撲來實現。圖1顯示了使用對稱和非對稱T型分支拓撲的PCB佈局示例。T型分支拓撲的一個缺點是額外的短截線和短截線長度增加了命令和位址線的長度以及資料和選通匯流排長度。這將抑制信號有效傳輸的速度。更具體地說，隨著位址線和資料匯流排的延長，傳輸線效應增加，這限制了有效的信號速度。此外，當使用越來越多的記憶體晶片，並且在每個記憶體晶片上具有多個接腳時，將所有連接線容納在PCB的有限區域中是一個挑戰。
US5260892公開了一種方法，可以在不顯著增加信號跡線長度的情況下使隨機存取記憶體(RAM)晶片的密度加倍。如圖2所示，RAM晶片65安裝在雙面電路板66上，雙面電路板的另一側安裝有鏡像RAM晶 片67。除了RAM晶片的引線是鏡像RAM晶片的引線的鏡像之外，RAM晶片65與鏡像RAM晶片67相同。也就是說，在該示例中，從晶片的頂部看，RAM晶片65的前左接腳68具有與鏡像RAM晶片67的前右接腳69相同的電氣功能。RAM晶片65跟於其鏡像RAM晶片67以這樣的方式彼此相對地安裝在電路板66上，使得RAM晶片65的左前接腳68通過電路板66上的通孔70與其鏡像RAM晶片67的右前接腳69電連接，該通孔70還電連接到接通兩個接腳的信號跡線71。類似地，RAM晶片65的左前部的第二接腳72對應於鏡像RAM晶片67的右前部的第二接腳73等。
然而，跡線71位於PCB的一側，因此RAM晶片65和RAM晶片67的總連接跡線的長度將各不同，即差別於通孔的長度。對於厚度例如為1.6mm的PCB，這是相當大的差異。這樣的厚度可能相當於8-9皮秒的時間差，而這需要跟與許多規格中所要求的約3皮秒的精度進行比較。此外，兩個RAM晶片仍然是兩個單獨的晶片。此外，目前市場上仍然沒有這樣的鏡像記憶體晶片，以至於它們可以直接成對地使用放置於PCB的各一側。
US2005097249公開了一種安裝在電路板的正面和背面表面上的兩個記憶體裝置。記憶體裝置安裝在電路板上，使得來自一個記憶體裝置的至少一些接腳與另一個記憶體裝置的至少一些接腳對準以提供對齊的接腳對。通孔設置在電路板中並在對齊的接腳對之間延伸並連接各個接腳。
US2014301125公開了一種包括多個半導體記憶體器件和電路板的記憶體模塊。電路板電連接到多個半導體記憶體器件，並且信號線 設置在電路板的最外層中。信號線的電參考被提供在電路板的不與最外層相鄰的層中。相應地，信號線的阻抗可以增加，並且可以改善通過信號線傳輸的信號的信號整體性。
鑑於上述，本申請實施例的目的是提供一種改進的方法和裝置用於配置和連接PCB上的記憶體晶片。
根據本申請實施例的一個態樣，該目的是通過一種記憶體裝置實現的。該記憶體裝置包括印刷電路板(PCB)和位於所述PCB上的至少兩個記憶體晶片，其中第一記憶體晶片配置於所述PCB的第一表面上，第二記憶體晶片配置於所述PCB的第二表面上；並且其中每個記憶體晶片以中心軸對稱，使得每個記憶體晶片被所述中心軸分割的第一半部分和第二半部分上的接腳按照其功能彼此鏡像對稱。且所述第二記憶體晶片的位置與所述第一記憶體晶片背靠背，使得在所述第一記憶體晶片和第二記憶體晶片上具有相同功能的各接腳的位置彼此相對。且所述第一和第二記憶體晶片上的具有位址、命令和時脈中的任一個功能的各接腳，通過各鍍層PTH通孔跟位於所述PCB中心層上的各信號跡線連接。
根據本申請實施例的一個態樣，該目的是通過一種用於配置PCB上的記憶體晶片的方法實現的，其中各記憶體晶片是相對中心軸線對稱，使得每個記憶體晶片被所述中心軸線分割的第一半部分和第二半部分上的接腳按照其功能彼此鏡像對稱。所述方法包括將第一記憶體晶片配置在所述PCB的第一表面上，將第二記憶體晶片配置在所述PCB的第二表面上，與所述第一記憶體晶片背靠背，使得在所述第一記憶體晶片和第二記 憶體晶片上具有相同功能的各接腳的位置彼此相對。且通過各鍍層(PTH)通孔將所述第一和第二記憶體晶片上的具有位址、命令和時脈中的任一個功能的各接腳跟位於所述PCB中心層上的各信號跡線連接。
換句話說，兩個記憶體晶片被背對背地配置在所述PCB所述相對的表面上。所述第二記憶體晶片被調整方向，使得所述第一記憶體晶片和所述第二記憶體晶片上具有相同功能的各接腳，例如命令接腳、位址接腳、資料接腳、時脈接腳、電源接腳、接地接腳等，彼此相對地配置，因此所述第一和第二記憶體晶片上具有相同功能的每對接腳可以通過單個通孔連接在一起，然後連接到所述PCB的所述兩個相對的表面之間的各個信號跡線，例如命令線、位址線、資料匯流排、時脈匯流排、電源平面、接地平面等。這種配置基於的想法是，使用兩個實體記憶體封裝構建出一個虛擬記憶體封裝。因此，記憶體的配置不再受實體封裝的限制。所述兩個實體記憶體晶片的各自一半可以一起形成一個記憶體單元。以這種方式，所述第二記憶體晶片可以看作與所述第一記憶體晶片鏡像對稱。由於對稱性並且背對背地放置在PCB的兩個表面上，用於將兩個記憶體晶片連接到CPU的T型分支被縮減為通孔。因此，連接線的佈局佔用較少的空間，拓撲結構較不複雜，有效地避免了T型分支。此外，兩個記憶體晶片的信號跡線的總長度沒有差別。
通過這種解決方案，信號整體性更好，對PCB面積的要求更小，製造成本較低，因為拓撲結構不再複雜。
根據本申請實施例的其他態樣，所述目的通過一種電子設備實現，該電子設備包括採用本申請實施例的記憶體裝置。
下面對照附圖，對實施例將作更詳細地描述，其中：圖1是根據先前技術的T型分支拓撲的示意性佈局圖；圖2是根據先前技術的具有兩個記憶體晶片的PCB側切示意圖；圖3是具有接腳功能的記憶體晶片示例示意性俯視圖；圖4是根據本申請實施例的記憶體裝置透視示意圖；圖5是根據本申請實施例PCB的連接層分佈的示例性的側切示意圖，用於將記憶體裝置連接到CPU；圖6是包含根據本申請實施例記憶體裝置的電子設備方塊圖；以及圖7是在PCB上配置記憶體晶片的方法流程圖。
圖3是一種記憶體晶片300的示意性俯視圖，包含具有多個接腳的記憶體晶片。不同的接腳用不同的形狀或符號示出，以標識其功能。例如，與地平面相連的具有接地功能GND的接腳，用實心圓點符號表示，與電源平面相連的具有供電功能VCC的接腳，用圓圈符號表示，與資料匯流排連接的具有資料功能DATA的接腳，用方形符號表示，與時脈匯流排連接的具有時脈功能CLK的接腳，用倒三角形符號表示，與命令/位址線連接的具有命令和位址功能CMD/ADDR的接腳，用三角形符號表示。記憶體晶片300可以是任何對稱的記憶體晶片，例如，低功率雙倍資料速率(LPDDR)4記憶體晶片。記憶體晶片300以中心軸線，例如，如圖3所示的X軸或Y軸，對稱。這意味著記憶體晶片300可以沿著垂直軸線Y或水平軸線X被虛擬地分割為第一半部分和第二半部分。該第一半部分和第二 半部分上的接腳按其功能彼此鏡像對稱。在圖3所示的示例中，沿著X軸分割的第一半部分和第二半部分上的接腳以其功能彼此鏡像對稱。此外，從晶片300的頂部看，左上方的接腳被示為接腳1，左下方的接腳被示為接腳14。
圖4示出了根據本申請實施例的一種記憶體裝置400。如圖4所示，記憶體裝置400包括配置在PCB上的至少兩個記憶體晶片M1、M2。第一記憶體晶片M1配置在PCB的第一表面上，第二記憶體晶片M2配置在PCB的第二表面上。第二記憶體晶片M2與第一記憶體晶片M1背對背放置，且方向被調整，使得在第一記憶體晶片M1和第二記憶體晶片M2上具有相同功能的各個接腳的位置彼此相對。例如，在所述第一個記憶體晶片M1上的命令接腳CMD、位址接腳ADDR、資料接腳DATA、時脈接腳CLK、電源接腳VCC、接地接腳GND等，如圖3所示，與所述第二記憶體晶片M2上的命令接腳CMD、位址接腳ADDR、資料接腳DATA、時脈接腳CLK、電源接腳VCC、接地接腳GND等位置彼此相對。由於在所述第一和第二記憶體晶片上具有相同功能的接腳位置彼此相對，所以每對可以通過通孔連接在一起，然後連接到位於所述PCB的所述第一和第二表面之間的相應的信號跡線，諸如命令線，位址線，資料匯流排，時脈匯流排，電源平面，接地平面等。
類似於圖3所示的實施例，圖4示出了上述第二記憶體晶片M2圍繞其中心點旋轉180°的實施例，使得所述第一記憶體晶片M1的第一半部分與所述第二記憶體晶片M2的第一半部分的位置相對，第一記憶體晶片M1的第二半部分與第二記憶體晶片M2的第二半部分的位置相對。這 裡，每個記憶體晶片M1、M2的第一半部分和第二半部分是指被沿著上述Y軸分割的兩個半部分。本領域技術人員將理解，取決於記憶體晶片的結構，以上同樣適用於沿著所述X軸分割的兩個半部分。換句話說，例如，從晶片M1、M2的頂部看，使用圖3的示例，M1的左上方的接腳Pin1將與M2的左下方的接腳Pin14位置相對，且M2的左上方的接腳Pin1將與M1的左下方接腳Pin14的位置相對。儘管這兩個接腳位元於該記憶體晶片的不同位置，但是它們具有相同的電功能，例如，都是接地接腳。
因此，本申請的實施例基於的想法是，使用兩個實體記憶體封裝構建出一個虛擬記憶體封裝。這通過將記憶體晶片看作具有兩個半部分的對稱記憶體晶片來實現，且將兩個這樣的記憶體晶片在PCB每一側各放一個，使得這兩個記憶體晶片各自的一半組成一個記憶體單元。以這種方式，上述第二記憶體晶片M2可以看作與上述第一記憶體晶片M1鏡像對稱。
由於對稱性並且背靠背地放置在PCB的兩個表面上，先前技術中用於將兩個記憶體晶片連接的使用T型分支被降低到僅僅為通孔的長度。圖5示出了在該PCB的不同層上分佈信號跡線的示例。
根據一些實施例，上述第一和第二記憶體晶片M1、M2上的具有諸如位址ADDR、命令CMD、時脈CLK功能的相應接腳可以通過鍍層(PTH)通孔連接到相應的信號跡線，例如命令線、位址線、時脈匯流排，配置在上述PCB的中心層510上。由於這些信號跡線的時序很重要且對干擾敏感，通過將它們放在中心層上，它們將具有與M1和M2相同的距離。以這種方式，保證了M1和M2相同的信號傳輸長度和對稱性。如圖5所示， PTH通孔直接穿過上述PCB的所有層。
根據一些實施例，上述第一和第二記憶體晶片M1、M2上的電源接腳VCC可以通過PTH通孔連接到位於PCB中心層510上方的第一層520上的電源平面。請注意，該電源平面也可以放置在所述PCB中心層下方。因此，根據上述PCB的朝向，本申請中使用的術語“上/下”應被視為非限制性的。
根據一些實施例，上述第一和第二記憶體晶片M1、M2上的接地接腳GND可以通過PTH通孔連接到位於PCB中心層下方的第二層530上的接地平面。
通常，在PCB的頂部和底部表面上有印刷或電鍍的金屬層或金屬跡線，可用作上述PCB每一表面上配置的部件的接地平面，如圖5所示。
根據一些實施例，在上述第一記憶體晶片M1上具有DATA功能的接腳可以通過微孔連接到位於PCB中心層上方的第三層540上的至少一個資料匯流排。微孔是盲孔或埋孔，通常在一個位置經過一個或多個層，然後如果需要，在另一個位置通過另一個或多個層，用於連接跡線以避免與其他連接相交。
根據一些實施例，在所述第二記憶體晶片M2上具有DATA功能的接腳可以通過微孔連接到位於PCB中心層下方的第四層550上的至少一個資料匯流排。
根據一些實施例，如果一個CPU需要一個記憶體晶片，另一個CPU或另一個單元需要另一個記憶體晶片，則可以組合所述第一記憶 體晶片M1的第一半部分和所述第二記憶體晶片M2的第一半部分成為第一虛擬實體記憶體單元，連接到第一中央處理單元CPU。上述第一記憶體晶片M1的第二半部分和上述第二記憶體晶片M2的第二半部分可以組合成為第二虛擬實體記憶體單元，連接到第二CPU或另一個單元。
根據一些實施例，當CPU具有兩個記憶體介面時，上述第一記憶體晶片的第一半部分和上述第二記憶體晶片的第一半部分可以被組合為第一虛擬實體記憶體單元，用於連接到該CPU的第一記憶體介面，且上述第一記憶體晶片的第二半部分和上述第二記憶體晶片的第二半部分可以被組合為第二虛擬實體記憶體單元，用於連接到該CPU的第二記憶體介面。
根據一些實施例，上述第一記憶體晶片M1和上述第二記憶體晶片M2可以被組合成一個虛擬實體記憶體單元以用於連接到CPU。以這種方式，例如，32位元記憶體可以擴展到64位記憶體並連接到該CPU。
根據本申請實施例的記憶體裝置400、500適合於需要記憶體的任何電子設備。圖6示出了包含根據本申請實施例記憶體裝置400、500的電子裝置600。電子裝置600可以是電腦、可攜式電腦、平板電腦、無線通信設備、無線資料採集設備、照相機，例如監控攝像機、網路錄像機、家庭自動化設備、資料記錄器、視頻編碼器、實體存取控制器、門崗設備等。上述電子裝置600包括PCB610，該PCB610包括根據本申請實施例的記憶體裝置620。電子裝置600可以包括其他單元，例如用於與該記憶體裝置620進行通信和做信號處理等的處理單元630。
用於在上述PCB上配置記憶體晶片的相應方法，將根據圖7 給與描述。該方法包括以下動作：
動作701：將第一記憶體晶片M1配置在上述PCB的第一表面上。
動作702：將第二記憶體晶片M2配置在上述PCB的第二表面上，跟上述第一記憶體晶片背靠背。
動作703：調整所述第二記憶體晶片M2的方向，使得在上述第一記憶體晶片和上述第二記憶體晶片上具有相同功能的相應接腳位置彼此相對，且通過通孔連接到位於該PCB的上述第一和第二表面之間的相應信號跡線。
總而言之，根據本申請實施例的上述記憶體裝置400、500具有的優點包括： 首先，由於在PCB的兩個表面上背靠背地放置兩個記憶體晶片，所以第一和第二記憶體晶片上的相應接腳位置彼此相對，先前技術中連接兩個記憶體晶片到CPU的T型分支被取代為通孔的形式。因此，信號跡線是對稱的並且比先前技術的解決方案短得多。所以傳輸線效應降低，信號速度提高。
其次，由於T型分支被取代了，拓撲結構變得較不複雜，PCB面積要求較小。面積可能減少30-40%。這將降低製造成本。
此外，由於記憶體晶片配置於上述PCB每一側，熱量可以在兩個方向上散開，這改善了PCB的熱特性。
此外，還可以改善供電分佈。
當使用“包含”或“包括”一詞時，它應被解釋為非限制性的，即意為“至少”。
這裡的實施例不限於上述較佳實施例。可以使用各種替代方案，修改和等同替換。因此，上述實施例不應被視為將本發明的範圍加以限制，其係定義在所附申請專利範圍內。
Claims (12)
- 一種記憶體裝置(400、500)，包括印刷電路板(PCB)和位於所述PCB上的至少兩個記憶體晶片(M1、M2)，其中第一記憶體晶片(M1)配置於所述PCB的第一表面上；第二記憶體晶片(M2)配置於所述PCB的第二表面上；其特徵在於每個記憶體晶片(M1、M2)是以中心軸對稱，使得每個記憶體晶片被所述中心軸分割的第一半部分和第二半部分上的接腳按照其功能彼此鏡像對稱；所述第二記憶體晶片(M2)的位置與所述第一記憶體晶片(M1)背靠背，使得在所述第一記憶體晶片(M1)和第二記憶體晶片(M2)上具有相同功能的各接腳的位置彼此相對；所述第一和第二記憶體晶片上的具有位址(ADR)、命令(CMD)和時脈(CLK)中的任一個功能的各接腳，通過各鍍層(PTH)通孔跟位於所述PCB中心層上的各信號跡線連接。
- 根據請求項1所述的記憶體裝置(400、500)，其中所述第一記憶體晶片的第一半部分和所述第二記憶體晶片的第一半部分被組合成為第一虛擬實體記憶體單元，用於跟第一中央處理器CPU連接。
- 根據請求項1或2所述的記憶體裝置(400、500)，其中所述第一記憶體晶片的第二半部分和所述第二記憶體晶片的第二半部分被組合為第二虛擬實體記憶體單元，用於跟第二CPU連接。
- 根據請求項1所述的記憶體裝置(400、500)，其中所述第一記憶體晶 片的第一半部分和所述第二記憶體晶片的第一半部分被組合為第一虛擬實體記憶體單元，用於跟CPU的第一記憶體介面連接，且所述第一記憶體晶片的第二半部分以及所述第二記憶體晶片的第二半部分組合成第二虛擬實體記憶體單元，用於跟所述CPU的第二記憶體介面連接。
- 根據請求項1所述的記憶體裝置(400、500)，其中所述第一記憶體晶片和所述第二記憶體晶片被組合為一個虛擬實體記憶體單元，用於跟CPU連接。
- 根據請求項1或2所述的記憶體裝置(400、500)，其中所述第一和第二記憶體晶片上的電源接腳通過PTH通孔跟位於所述PCB的所述中心層上方的第一層上的電源平面連接。
- 根據請求項1或2所述的記憶體裝置(400、500)，其中所述第一和第二記憶體晶片上的接地接腳通過PTH通孔跟位於所述PCB的所述中心層下方的第二層上的接地平面連接。
- 根據請求項1或2所述的記憶體裝置(400、500)，其中在所述第一記憶體晶片上具有DATA功能的接腳通過微孔跟位於所述PCB的所述中心層上方的第三層上的至少一個資料匯流排連接。
- 根據請求項1或2所述的記憶體裝置(400、500)，其中在所述第二記憶體晶片上具有DATA功能的接腳通過微孔跟位於所述PBC的所述中心層下方的第四層上的至少一個資料匯流排連接。
- 一種電子裝置(600)，包括根據請求項1~9中任一項所述的記憶體裝置(400、500、620)。
- 根據請求項10所述的電子裝置(600)，包括電腦、可攜式電腦、平板 電腦、無線通信設備、無線資料採集設備、照相機，例如監視攝像機、網路錄像機、家庭自動化設備、資料記錄器、視頻編碼器、實體存取控制器、或門崗設備中的任一設備。
- 一種用於配置印刷電路板(PCB)上的記憶體晶片的方法，其中各記憶體晶片是相對中心軸線對稱，使得每個記憶體晶片被所述中心軸線分割的第一半部分和第二半部分上的接腳按照其功能彼此鏡像對稱，所述方法包括：將第一記憶體晶片配置在所述PCB的第一表面上；將第二記憶體晶片配置在所述PCB的第二表面上，與所述第一記憶體晶片背靠背，使得在所述第一記憶體晶片和第二記憶體晶片上具有相同功能的各接腳的位置彼此相對；和通過各鍍層(PTH)通孔將所述第一和第二記憶體晶片上的具有位址(ADR)、命令(CMD)、時脈(CLK)中的任一個功能的各接腳跟位於所述PCB中心層上的各信號跡線連接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ??16202348.5 | 2016-12-06 | ||
| EP16202348.5A EP3333852B1 (en) | 2016-12-06 | 2016-12-06 | Memory arrangement |
| EP16202348.5 | 2016-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201822600A true TW201822600A (zh) | 2018-06-16 |
| TWI682696B TWI682696B (zh) | 2020-01-11 |
Family
ID=57569873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106142170A TWI682696B (zh) | 2016-12-06 | 2017-12-01 | 記憶體裝置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10199077B2 (zh) |
| EP (1) | EP3333852B1 (zh) |
| JP (1) | JP6539332B2 (zh) |
| KR (1) | KR102010223B1 (zh) |
| CN (1) | CN108153704B (zh) |
| TW (1) | TWI682696B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110879633B (zh) * | 2018-09-05 | 2021-06-25 | 宇瞻科技股份有限公司 | 双倍数据率存储器 |
| TWI795644B (zh) * | 2020-06-02 | 2023-03-11 | 大陸商上海兆芯集成電路有限公司 | 電子總成 |
| TWI769063B (zh) * | 2021-03-25 | 2022-06-21 | 嘉雨思科技股份有限公司 | 訊號傳輸電路封裝結構 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939057A (ja) * | 1982-08-27 | 1984-03-03 | Hitachi Ltd | 半導体記憶装置 |
| US4891789A (en) | 1988-03-03 | 1990-01-02 | Bull Hn Information Systems, Inc. | Surface mounted multilayer memory printed circuit board |
| US5260892A (en) | 1991-11-21 | 1993-11-09 | Sun Microsystems, Inc. | High speed electrical signal interconnect structure |
| KR100454123B1 (ko) * | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
| US7249337B2 (en) * | 2003-03-06 | 2007-07-24 | Sanmina-Sci Corporation | Method for optimizing high frequency performance of via structures |
| US7113418B2 (en) * | 2003-11-04 | 2006-09-26 | Hewlett-Packard Development Company, L.P. | Memory systems and methods |
| US9171585B2 (en) * | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US8248816B2 (en) * | 2006-10-31 | 2012-08-21 | Hewlett-Packard Development Company, L.P. | Methods of designing multilayer circuitry, multilayer circuit design apparatuses, and computer-usable media |
| WO2010016817A1 (en) * | 2008-08-08 | 2010-02-11 | Hewlett-Packard Development Company, L.P. | Independently controllable and reconfigurable virtual memory devices in memory modules that are pin-compatible with standard memory modules |
| US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
| JP5887415B2 (ja) * | 2011-10-03 | 2016-03-16 | インヴェンサス・コーポレイション | 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化 |
| US9368477B2 (en) * | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
| KR20140121181A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 메모리 모듈 |
| US9449650B2 (en) * | 2013-07-10 | 2016-09-20 | Samsung Electronics Co., Ltd. | Memory module |
| US9123555B2 (en) * | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
| CN107180000B (zh) * | 2016-03-10 | 2020-04-14 | 华为技术有限公司 | 存储装置及数据访问方法 |
-
2016
- 2016-12-06 EP EP16202348.5A patent/EP3333852B1/en active Active
-
2017
- 2017-11-28 US US15/823,932 patent/US10199077B2/en active Active
- 2017-12-01 TW TW106142170A patent/TWI682696B/zh active
- 2017-12-05 KR KR1020170165864A patent/KR102010223B1/ko active IP Right Grant
- 2017-12-06 CN CN201711273958.8A patent/CN108153704B/zh active Active
- 2017-12-06 JP JP2017234632A patent/JP6539332B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102010223B1 (ko) | 2019-08-13 |
| EP3333852A1 (en) | 2018-06-13 |
| JP6539332B2 (ja) | 2019-07-03 |
| KR20180064994A (ko) | 2018-06-15 |
| JP2018106703A (ja) | 2018-07-05 |
| CN108153704A (zh) | 2018-06-12 |
| CN108153704B (zh) | 2019-10-18 |
| TWI682696B (zh) | 2020-01-11 |
| EP3333852B1 (en) | 2019-04-24 |
| US20180158490A1 (en) | 2018-06-07 |
| US10199077B2 (en) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8438515B2 (en) | Interchangeable connection arrays for double-sided DIMM placement | |
| JP4707446B2 (ja) | 半導体装置 | |
| CN101232009B (zh) | 用于集成电路模块的安装结构 | |
| JP2005141741A (ja) | メモリシステムおよび方法 | |
| TWI682696B (zh) | 記憶體裝置 | |
| EP2854488A1 (en) | Reducing far end crosstalk in single ended interconnects and buses | |
| TWI459867B (zh) | 電子裝置 | |
| TWI630608B (zh) | 垂直電連接中用於提供交互電容之電子裝置、方法及設備 | |
| JP2009038112A (ja) | プリント配線板構造および電子機器 | |
| US20140078702A1 (en) | Multilayer printed circuit board | |
| TWM564884U (zh) | 主機板及電腦裝置 | |
| JP2018106703A5 (zh) | ||
| US10709019B1 (en) | Printed circuit board connection for integrated circuits using two routing layers | |
| US20140312488A1 (en) | Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base | |
| TW201901911A (zh) | 電子裝置及其電路基板 | |
| CN107845393B (zh) | Ddr信号布线板、印刷电路板以及电子装置 | |
| US20150016045A1 (en) | Memory assembly with processor matching pin-out | |
| US10716210B2 (en) | Printed circuit board including through-hole vias | |
| US9426916B1 (en) | Arrangement of memory devices in a multi-rank memory module | |
| TW202147929A (zh) | 電子總成 | |
| JP3896250B2 (ja) | 情報処理装置 | |
| US20080112142A1 (en) | Memory module comprising memory devices | |
| WO2018161431A1 (zh) | 基于存储器的电路板 | |
| WO2018176357A1 (en) | Peripheral component coupler method and apparatus | |
| JP2017092111A (ja) | 信号処理装置 |