TWI630608B - 垂直電連接中用於提供交互電容之電子裝置、方法及設備 - Google Patents

垂直電連接中用於提供交互電容之電子裝置、方法及設備 Download PDF

Info

Publication number
TWI630608B
TWI630608B TW106127419A TW106127419A TWI630608B TW I630608 B TWI630608 B TW I630608B TW 106127419 A TW106127419 A TW 106127419A TW 106127419 A TW106127419 A TW 106127419A TW I630608 B TWI630608 B TW I630608B
Authority
TW
Taiwan
Prior art keywords
vertical
electrical
capacitor structure
dielectric layers
layer
Prior art date
Application number
TW106127419A
Other languages
English (en)
Other versions
TW201812761A (zh
Inventor
皮里亞泰爾山 帕薩馬拉桑
德法爾西 沛泰爾
丹尼斯 艾倫 諾斯葛雷夫
凱爾 羅伯茲
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201812761A publication Critical patent/TW201812761A/zh
Application granted granted Critical
Publication of TWI630608B publication Critical patent/TWI630608B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)
  • Electrotherapy Devices (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本發明提供一種電氣裝置，該電氣裝置包括：具有複數個介電層之一結構，該結構進一步具有自該等介電層之一頂部層延伸至該等介電層之一底部層的複數個垂直電連接；該複數個垂直電連接之一第一垂直電連接，其包括在垂直於該垂直電連接之一垂直尺寸之一平面中延伸的一第一電容結構，其中該第一電容結構安置於該複數個介電層之一第一介電層上，其中該第一介電層在該頂部層之下方；以及該複數個垂直電連接之一第二垂直電連接，其包括在該平面中延伸且安置於該第一介電層上的一第二電容結構。

Description

垂直電連接中用於提供交互電容之電子裝置、方法及設備
本申請案一般而言係關於串擾降低，且更具體而言，係關於使用交互電容降低或最小化串擾的電路及方法。
習知計算裝置可包括安置於封裝中之晶片，其中該封裝安裝於印刷電路板(PCB)上。在一個實例中，該晶片包括安置於晶片封裝內的多核心處理器。晶片封裝包括與印刷電路板上之電觸點耦合的插座接腳。印刷電路板上之跡線提供多核心處理器與隨機存取記憶體晶片之間的電通信。
晶片/封裝/PCB結構包括垂直電連接。舉例而言，晶片自身內之金屬通孔允許不同金屬層之間的通信。類似地，印刷電路板內之通孔允許PCB之不同層之間的通信。
在諸如雙資料速率第四代同步動態隨機存取記憶體(DDR4)的高速傳訊系統中，來自系統上之鄰近信號(侵略者)傳送路徑的串擾使受害者路徑之效能降級。隨著插座之插腳密度的增加，連接件及相關聯之通孔為串擾的主要來源。頻道之垂直段中引發的串擾以遠端串擾之形式到達接收代理且使效能降級。因此，在此項技術中存在降低或消除遠端串擾的需要。
根據一個實施例，電氣裝置包括：具有複數個介電層之結構，該結構進一步具有自介電層之頂部層延伸至介電層之底部層的複數個垂直電連接；複數個垂直電連接之第一垂直電連接，其包括在垂直於垂直電連接之垂直尺寸之平面中延伸的第一電容結構，其中該第一電容結構安置於複數個介電層之第一介電層上，其中該第一介電層在頂部層之下方；以及複數個垂直電連接的第二垂直電連接，其包括在平面中延伸且安置於第一介電層上的第二電容結構。
根據另一實施例，方法包括：在第一垂直電連接中傳導電信號；以及在傳導電信號期間，藉由第一垂直電連接與第二垂直電連接之間之交互電容將能量儲存於電場中，其中第一垂直電連接及第二垂直電連接各自實施於多層介電結構中，進一步其中第一垂直電連接包括在垂直於第一垂直電連接之垂直尺寸之平面中延伸的第一電容結構，進一步其中第二垂直電連接包括在平面中延伸的第二電容結構，且其中第一電容結構及第二電容結構位於多層介電結構之相同層內。
根據另一實施例，設備包括：結構，其具有複數個介電層；第一垂直構件，其用於在介電層中之一些之間傳導電信號，該等介電層包括在垂直於第一垂直構件之垂直尺寸之平面中延伸的第一交互電容結構，其中第一交互電容結構安置於複數個介電層之第一介電層上，其中第一介電層在頂部層之下方；以及第二垂直構件，其用於在介電層中之一些之間傳導電信號，該等介電層包括在平面中延伸且安置於第一介電層上的第二交互電容結構。
100‧‧‧電氣裝置
110‧‧‧通孔
111‧‧‧墊
112‧‧‧電容結構
120‧‧‧通孔
121‧‧‧墊
122‧‧‧電容結構
125‧‧‧間隙
130‧‧‧通孔墊
131‧‧‧水平跡線
132‧‧‧水平跡線
200‧‧‧電氣裝置
210‧‧‧電容結構
211‧‧‧接觸墊
220‧‧‧電容結構
220a‧‧‧電容結構
220b‧‧‧電容結構
230‧‧‧通孔
240‧‧‧通孔
250‧‧‧通孔
260‧‧‧水平跡線
300‧‧‧電氣裝置
310‧‧‧電容結構
311‧‧‧接觸墊
320‧‧‧電容結構
330‧‧‧通孔
340‧‧‧通孔
350‧‧‧水平跡線
360‧‧‧水平跡線
400‧‧‧裝置堆疊
405‧‧‧半導體晶粒
410‧‧‧半導體晶粒封裝
411‧‧‧通孔
420‧‧‧插座
421‧‧‧插腳
430‧‧‧印刷電路板
431‧‧‧通孔
432‧‧‧金屬層
433‧‧‧接觸墊
500‧‧‧內部組件
510‧‧‧晶片封裝
520‧‧‧晶片封裝
530‧‧‧印刷電路板(PCB)
531‧‧‧通孔
532‧‧‧電容結構
533‧‧‧水平跡線
534‧‧‧通孔
600‧‧‧方法
610‧‧‧動作
620‧‧‧動作
圖1係根據一個實施例的實例電氣裝置之圖示。
圖2係根據一個實施例的實例電氣裝置之圖示。
圖3係根據一個實施例的實例電氣裝置之圖示。
圖4係根據一個實施例的圖1至圖3之電氣裝置之實例內部架構的圖示。
圖5係根據一個實施例的包括圖1至圖3之裝置之特徵的計算裝置之實例內部組件的圖示。
圖6係根據一個實施例的傳導信號同時降低遠端串擾的實例方法之流程圖的圖示。
相關申請案之交叉參考
本申請案主張於2016年9月2日提交之美國非臨時申請案第15/255412號的優先權，如同其全部內容在下文中所完全闡述且出於所有適用目的，該美國非臨時申請案之全部內容特此以引用之方式併入。
各種實施例包括藉由處理垂直電連接(諸如，通孔)之交互電容而降低遠端串擾的系統及方法。通孔可包括用以增大鄰近通孔中之交互電容，藉此降低遠端串擾電壓電平的電容結構。
遠端串擾可根據下文方程式1而建模：
在方程式1中，VFext為遠端串擾之量值，Cm為兩個結構之間之交互電容，Lm為彼等兩個結構之間之交互電感，且Cs及Ls各別為自電容及自電感。Vagg為侵略者信號之電壓，且tpd為信號之傳播延遲。在垂直信號路徑中，交互電感Lm傾向於占主導且因此產生負遠端串擾。進一步，交互電感Lm、自電容Cs及自電感Ls傾向於在較緊密的垂直段不可控。因此，為降 低或抵消負遠端串擾，可增大交互電容Cm，以便降低(Cm/Cs-Lm/Ls)的值。
在一個實施例中，電氣裝置包括安置於晶片封裝內的系統單晶片(SOC)，其中晶片封裝安置於印刷電路板上。印刷電路板由複數個介電層製成，且諸如跡線及觸點的導電特徵安置於介電層中之各個介電層上。繼續此實施例，至SOC及來自SOC的電信號藉助於插座接腳傳導通過晶片封裝且傳導至印刷電路板。插座接腳與印刷電路板之頂部層上建構的導電觸點電通信。電觸點中之一些進一步與PCB內之通孔電通信。
進一步在此實例中，PCB包括自遍及水平距離之通孔中之一些至第二通孔集合的電跡線。第二通孔集合與PCB之頂部層上之觸點及記憶體晶片或其上固持具有記憶體晶片之雙行記憶體模組(DIMM)的連接件電通信。當SOC自記憶體晶片讀取資料且將資料寫入至記憶體晶片時，SOC將信號傳導至其通孔中之一些，且將信號自通孔傳導至跡線、第二通孔集合以及記憶體晶片。記憶體晶片亦包括沿相同或類似路徑將信號驅動至SOC且自SOC驅動信號的驅動器電路。記憶體晶片之實例包括雙資料速率第四代同步動態隨機存取記憶體(DDR4)，但實施例之範疇不限於任何特定記憶體技術。
在此實例中，記憶體信號係單端的，而非差動的。因此，此實例實施例包括電容結構，以減輕遠端串擾。舉例而言，聚焦於PCB內兩個鄰近通孔之子集，鄰近通孔中之每一者可包括在頂部層下方之PCB層內的電容結構。電容結構形成於垂直於通孔之垂直尺寸之平面中，且電容結構在其自身長度尺寸中朝向彼此延伸。PCB之頂部層可用於電觸點，而PCB之其他層可供用於容納電容結構。
根據方程式1，電容結構之形狀增大兩個鄰近通孔之交互電容，藉此減輕遠端串擾。在各種實施例中，結構之形狀可經由模擬或實驗而選擇，以在特定信號頻率下達到交互電容之所要位準。此外，雖然上文之實例聚焦於PCB通孔，但包括通孔上之電容結構的概念可適用於SOC內之通孔或晶片封裝內之通孔。實際上此電容結構可適用於任何適當的垂直電連接。
其他實施例包括用於電氣裝置之方法，該等電氣裝置具有類似於上文之結構，其中信號之傳導將能量儲存於電容結構之間之電場內，藉此降低遠端串擾。
圖1為說明在其中可實施各種實施例之實例電氣裝置100的簡化等距圖。為了易於說明，圖1包括說明X軸、Y軸及Z軸的圖例。Z軸界定通孔110及120的垂直尺寸。在此實例中，通孔110及120實施於PCB中；然而，並不說明PCB自身，以免混淆通孔110及120之視圖。儘管如此，熟習此項技術者應容易地瞭解PCB包括複數個介電材料之層，其中層中之每一者在由X軸及Y軸界定之平面中延伸。PCB之實例包括FR-4玻璃環氧樹脂或其他合適材料的介電層。通孔110、120及其他導電及電容結構可由銅及/或其他適當導體製成。
通孔110具有墊111，以提供與封裝插座接腳(未圖示)之電耦合。墊111安置於PCB之頂部層上。通孔120具有類似墊121，該墊亦安置於PCB之頂部層上。電容結構112、122設置於圖1之實施例中，以增大交互電容。具體而言，相比於通孔墊130，電容結構112、122之表面積增大。在此實例中，電容結構112、122共面且安置於PCB結構之單一層上，在此實例中，安置於PCB結構之底部層上。此外，電容結構112、122各自具有在x軸上的主尺寸且在x軸上朝向彼此延伸，但並不彼此電接觸。電容結 構112、122不提供至另一結構之直接電接觸，而是與除其各別通孔110、120外之結構電隔離。
如圖1中所展示，電容結構112、122之形狀為具有沿x軸朝向彼此延伸之細長矩形部分的部分半圓形。然而，實施例之範疇可包括任何適當形狀，以達到所要之交互電容值。
返回參看上文之方程式1，遠端串擾為信號上升時間之函式。在本實例中，信號上升時間為約50ps至100ps，且操作電壓為400mV至800mV。通孔110、120中之每一者之中心隔開約1mm，且間隙125之尺寸為約100μm。電容結構112、122形成當通孔110、120傳導信號時將能量儲存於電場中的共面平行板極電容器。信號之實例包括資料信號且亦包括時脈信號。PCB包括在Z軸上堆疊於彼此之頂部上的18層FR-4材料。上文中給定之特定值僅用作實例，且應理解各種實施例可經設計為適於達到所要之交互電容值。
通孔110、120各別地與水平跡線131、132電通信。在本實例中，電接觸墊111、121自SOC(未圖示)接收電信號且沿水平跡線131、132將彼等信號傳播至與記憶體晶片相關聯之第二通孔集合(未圖示)。在此實例中，電容結構112、122安置於PCB之層中，該層不同於用於水平跡線131、132之層且不同於用於接觸墊111、121之層。各種實施例可將電容結構112、122安置於任何適當層中。此外，雖然圖1之實例展示僅與兩個通孔110、120相關聯之電容結構，但應理解各種實施例可實施具有任何適當通孔及具有任何適當數目個通孔的電容結構。
實施例之範疇包括其他形狀及配置。舉例而言，圖2係適於根據一個實施例的電氣裝置200之等角視圖。電氣裝置200包括安置於PCB之不同 層中的電容結構210及220。在此實例中，電容結構220在形狀上與圖1之實例之電容結構112、122類似。
在當前實例中，電容結構220形成於PCB之最底層中，而電容結構210形成於彼最底層之上方的層中。電容結構220在X-Y平面內其各別主尺寸中朝向鄰近通孔250延伸。電容結構210形成為在不同X-Y平面中自通孔250且朝向鄰近通孔230、240正交延伸的板。
電容結構210及220亦工作，以增大交互電容且藉此降低電感串擾。舉例而言，與通孔230相關聯之電容結構220a藉由與朝向通孔230延伸之結構210之臂形成平行板極電容器而增大與通孔250之交互電容。舉例而言，與通孔240相關聯之電容結構220b藉由與朝向通孔240延伸之結構210之臂形成平行板極電容器而增大與通孔250之交互電容。
類似於上文圖1之實施例，通孔230至250可由銅或其他適當導體製成，且具有沿z軸之垂直尺寸，而PCB(未圖示)之層在沿z軸堆疊之不同X-Y平面中。水平跡線260提供通孔230與另一通孔(未圖示)之間之電耦合。接觸墊211類似於圖1之實施例的墊111、121。
又另一形狀及配置展示於圖3之實施例中。圖3係適於根據一個實施例的實例電氣裝置300的等距圖示。電氣裝置300包括通孔330及340。通孔330及340包括類似於圖1之接觸墊111及121的接觸墊311。此外，水平跡線350及360各別地將信號自通孔330及340傳導至第二通孔子集(未圖示)。同樣，通孔330及340之垂直尺寸沿z軸，且PCB(未圖示)之層形成於堆疊於z軸中之X-Y平面中。
電容結構310及320形成為具有朝向鄰近通孔延伸之短跡線的圓形墊。在此實例中，相比於結構320，結構310形成於不同層中。然而，實 施例之範疇可包括形成於相同層中之結構310及320。同樣，結構310及320操作以藉由將能量儲存於結構310及320之水平跡線之間的電場中來增大交互電容。
此外，相比於水平跡線350及360及接觸墊311，電容結構310及320形成於不同層中。換言之，電容結構310及320形成於PCB之最頂層下方的層中且彼等層不用於傳導電信號，至少就通孔330及340而言。
在上文圖1至圖3中所展示之實施例中，可在設計階段藉由增大或減小各別電容結構之表面積而調整藉由電容結構提供之交互電容之量。一般情況下，結構之較大表面積產生藉由彼結構提供之較大交互電容。另外，可在設計階段藉由增大或減小電容結構之間之距離而調整藉由圖1至圖3中電容結構提供之交互電容之量，以使得較短距離通常增大交互電容。此外，雖然關於PCB描述了上文所展示之實施例，但實施例之範疇可包括實施於其他處(諸如半導體晶片自身中、封裝中或任何其他適當位置處)的垂直電連接件。
圖4係適於根據一個實施例的實例裝置堆疊400的圖示。裝置堆疊400係在其中可實施上文關於圖1至圖3所描述之結構之環境的實例。半導體晶粒405可包括SOC或其他處理裝置或可包括記憶體晶片。儘管在本文中未示出，但應理解，半導體晶粒405可包括垂直連接晶粒自身內一或多個金屬層的通孔。
半導體晶粒405安置於半導體晶粒封裝410上。半導體晶粒封裝410提供至晶粒405的機械支援及電連接。封裝410之材料之實例可包括塑料、陶瓷，或介電材料，諸如配置於多個層中的FR-4。圖4展示多個通孔，藉由通孔411舉例說明。通孔411提供晶粒405之下側上之一或多個觸點(未 圖示)與插座420內插座接腳之間的電耦合。插腳421係插座420之插座接腳之實例。在一些實例中，插座420為封裝之部分，而在其他實施例中，插座420可為實體上獨立的組件。在任何情況下，封裝410及插座420提供半導體晶粒405與印刷電路板430之間的電耦合。
插座420安裝至印刷電路板430，以使得諸如插座接腳421的插座接腳耦合至諸如接觸墊433的接觸墊。圖1至圖3之實施例中的接觸墊之實例包括彼等接觸墊111、121、211及311。圖4展示多個通孔，其中通孔431為實例。此外，PCB 430包括多個金屬層，藉由金屬層432舉例說明。金屬層中之每一者安置於各別介電層上，其中PCB 430由複數個介電層製成。PCB 430之通孔允許電信號例如藉由使用水平跡線自PCB之一個層傳遞至PCB之另一層。
圖4之圖示為Z-X平面中之剖視圖，以使得金屬層以側視方式展示。電容結構可實施於此等金屬層內。應理解，在藉由圖4提供之側視視圖中，未必可從水平跡線中辨別電容結構，但圖1至圖3之圖示提供各種實例可如何實施於PCB 430之金屬層內的圖示。
如上文所指出，圖1至圖3之實例描述PCB(諸如PCB 430)之金屬層內的通孔及電容結構。然而，其他實施例可實施封裝410之通孔(例如，411)或半導體晶粒405內之通孔中的類似電容結構。具體而言，藉由使用模擬或實驗，設計者可反覆地改變電容結構之形狀及電容結構之間之距離，以達到所要之交互電容位準。上文關於圖1至圖3所描述之形狀及距離為專用結構尺寸及信號上升時間，且彼等形狀及距離可經適當修改以有益於不同結構及不同上升時間。
圖5係適於根據一個實施例的計算裝置(諸如智慧型電話、平板電腦 或伺服器主板)之內部組件500的圖示。晶片封裝510包括SOC，且晶片封裝510安裝至PCB 530。類似地，晶片封裝520包括記憶體晶片，且晶片封裝520亦安裝至PCB 530。SOC(未圖示)與晶片封裝510之垂直電連接件及如上文關於圖4所解釋之PCB 530電通信。以類似方式，記憶體晶片(未圖示)與晶片封裝520之垂直電連接件及PCB 530電通信。
PCB 530包括與晶片封裝510電通信之通孔531。PCB 530亦包括與晶片封裝520電通信之通孔534。通孔531藉由水平跡線533電耦合至通孔534。圖5提供端視圖，以使得水平跡線533表示為單一線，但應理解，通孔531可藉由使用多個獨立水平跡線連接至通孔534。在一個實例中，SOC及記憶體晶片根據與DDR4、第五代同步動態隨機存取記憶體(DDR5)或其他適當技術相關聯之協定藉助於通孔531、水平跡線533及通孔534通信。
進一步在此實例中，通孔531包括類似於圖1之電容結構112及122的電容結構532。然而，應理解其他實施例之電容結構(諸如圖2及圖3之彼等電容結構)可另外地或替代地實施於PCB 530中。
儘管圖5中未展示，但應理解，計算裝置可包括諸如電池的其他組件、其他印刷電路板、其他積體電路晶片及晶片封裝，及其類似者。電池、印刷電路板、積體電路晶片安置於計算裝置內，以使得其密封於計算裝置之實體外殼內。
各種實施例可提供優於習知系統的一或多個優點。舉例而言，一些習知系統將結構添加至水平跡線，以便降低遠端串擾。然而，本文中所描述之實施例可藉由使用不用於藉由特定通孔傳導電信號的印刷電路板、封裝或半導體晶粒使空間利用率更高。舉例而言，在圖1至圖3之實施例中， 電容結構包括安置於層上的導電材料之形狀，在該等層處通孔不用於水平跡線。可在極少或無額外成本的情況下將此額外導電材料添加至設計。
電容結構本身不與其他結構直接電接觸且可因此呈任何各種任意形狀，該等形狀經最佳化，以達到交互電容之特定值。此外，可藉由以反覆方式使用模擬軟體(包括調整及模擬直至得到可接受之參數為止)來有效地判定電容結構之形狀及設計。
圖6中說明傳送電信號之實例方法600的流程圖。在一個實例中，在電氣裝置(諸如，圖1至圖5中所說明之彼等電氣裝置)之使用期間執行方法600。
在動作610處，電氣裝置在第一垂直電連接中傳導電信號。電信號之實例可包括資料信號或時鐘信號。電信號包括在處於另一電壓下之一些部分中的處於一個電壓下的一些部分，藉此表示數位一及零。時鐘信號可為週期的且交替的，而資料信號可包括連續相同值之多個例子。進一步在此實例中，電信號為單端而非差動的，藉此使其更易於受串擾現象影響。然而，可使用本文中所描述之結構及技術減輕遠端串擾。
動作610之實例包括經由水平跡線533及圖5將電信號自通孔531中之一者傳導至通孔534中之另一者(或反之亦然)。通孔自身提供電信號自結構中(例如，PCB、封裝、半導體晶粒)之一個層至結構中之另一層的通信。舉例而言，在圖5之實例中，電信號在PCB 530之頂部層處傳達至通孔531且在PCB 530之下部層處沿水平跡線533傳導。然而，信號之傳導可創建各別通孔531之間的串擾。
在動作620處，在傳導電信號期間，第一垂直電連接及第二垂直電連接藉由交互電容將能量儲存於電場中。舉例來說，在圖5中，通孔531包 括電容結構532。電容結構532將交互電容添加於兩個特定通孔531之間。根據圖1至圖3中所展示之設計，根據方程式1，電容結構可增大交互電容，以便降低或抵消遠端串擾。
當計算裝置在正常使用期間操作時，其可藉由使用垂直電連接及水平跡線每秒將數百萬或數十億數位位元自一個晶片傳導至另一晶片。因此，計算裝置可反覆地且以與晶片之時脈頻率相關聯之頻率執行動作610及620。晶片之實例包括處理晶片，諸如SOC，及使用DDR4或其他技術進行通信之記憶體晶片。
實施例之範疇不限於圖6中所展示之特定方法。其他實施例可添加、省略、重新配置或修改一或多個動作。舉例而言，方法600不意欲暗示連續執行動作610及620；實際上應理解，其在操作實例之大體上相同時間發生。
如熟習此項技術者至今將瞭解且取決於手頭之特定應用，可在本發明之裝置的材料、設備、組態及使用方法中作出許多修改、替代及變化而不脫離本發明之精神及其範疇。鑒於此，本發明之範疇不應限於本文中所說明且描述之特定實施例的範疇，此係因為該等實施例僅為其一些實例，實際上本發明之範疇應與下文隨附申請專利範圍及其功能等效物之範疇完全相稱。

Claims (16)

  1. 一種用於提供交互電容之電氣裝置，其包含：一結構，其具有複數個介電層，該結構進一步具有自該等介電層之一頂部層延伸至該等介電層之一底部層的複數個垂直電連接；該複數個垂直電連接之一第一垂直電連接，其包括在垂直於該第一垂直電連接之一垂直尺寸之一平面中延伸的一第一電容結構，其中該第一電容結構安置於該複數個介電層之一第一介電層上，其中該第一介電層在該頂部層之下方；以及該複數個垂直電連接之一第二垂直電連接，其包括在該平面中延伸且安置於該第一介電層上的一第二電容結構，其中該第一電容結構呈一細長形狀，其中該第一電容結構之一長度尺寸朝向該第二電容結構延伸。
  2. 如請求項1之電氣裝置，其中該第一介電層在該頂部層與該底部層之間。
  3. 如請求項1之電氣裝置，其中該第一電容結構及該第二電容結構安置於該底部層上。
  4. 如請求項1之電氣裝置，其中該第二電容結構亦呈該細長形狀，其中該第二電容結構之一長度尺寸朝向該第一電容結構延伸。
  5. 如請求項1之電氣裝置，其中具有該複數個介電層之該結構包含一半導體晶粒封裝。
  6. 如請求項1之電氣裝置，其中具有複數個介電層之該結構包含一半導體晶粒。
  7. 一種用於提供交互電容之電氣裝置，其包含：一結構，其具有複數個介電層，該結構進一步具有自該等介電層之一頂部層延伸至該等介電層之一底部層的複數個垂直電連接；該複數個垂直電連接之一第一垂直電連接，其包括在垂直於該第一垂直電連接之一垂直尺寸之一平面中延伸的一第一電容結構，其中該第一電容結構安置於該複數個介電層之一第一介電層上，其中該第一介電層在該頂部層之下方；以及該複數個垂直電連接之一第二垂直電連接，其包括在該平面中延伸且安置於該第一介電層上的一第二電容結構，其中具有該複數個介電層之該結構包含一印刷電路板(PCB)；複數個插座接腳，其與該PCB之一頂部表面通信且與該第一垂直電連接及該第二垂直電連接電通信；一半導體晶粒封裝，其安置於該複數個插座接腳之頂部上且具有與該複數個插座接腳電通信的一第一電觸點集合；以及一半導體晶粒，其安裝至該半導體晶粒封裝且具有與該半導體晶粒封裝電通信的一第二電觸點集台。
  8. 一種用於提供交互電容之方法，其包含：在一第一垂直電連接中傳導一電信號；以及在傳導該電信號期間，藉由該第一垂直電連接與一第二垂直電連接之間的交互電容將能量儲存於一電場中，其中該第一垂直電連接及該第二垂直電連接各自實施於一多層介電結構中，進一步其中該第一垂直電連接包括在垂直於該第一垂直電連接之一垂直尺寸之一平面中延伸的一第一電容結構，進一步其中該第二垂直電連接包括在該平面中延伸的一第二電容結構，且其中該第一電容結構及該第二電容結構位於該多層介電結構之一相同層內。
  9. 如請求項8之方法，其中傳導一電信號包含將該電信號傳導至一記憶體裝置或自該記憶體裝置傳導該電信號。
  10. 如請求項9之方法，其中藉由交互電容將能量儲存於該電場中包含至少部分地藉由該第一電容結構及該第二電容結構將能量儲存於一電場中。
  11. 如請求項10之方法，其中在該第一垂直電連接中傳導該電信號包含：在一水平電跡線中將該電信號自該第一垂直電連接傳導至與該水平電跡線通信的一第三垂直電連接，其中相比於該第一電容結構及該第二電容結構，該水平電跡線在該多層介電結構之一不同層中。
  12. 如請求項11之方法，其中在該第一垂直電連接中傳導該電信號包含：在該多層介電結構之層之間傳導該電信號。
  13. 一種用於提供交互電容之設備，其包含：一結構，其具有複數個介電層；第一垂直構件，其用於在該等介電層中之一些之間傳導一電信號，該構件包括在垂直於該第一垂直構件之一垂直尺寸之一平面中延伸的一第一交互電容結構，其中該第一交互電容結構安置於該複數個介電層之一第一介電層上，其中該第一介電層在一頂部層之下方；以及第二垂直構件，其用於在該等介電層中之一些之間傳導一電信號，該構件包括在該平面中延伸且安置於該第一介電層上的一第二交互電容結構，其中該第一交互電容結構包含一細長形狀，其中該第一交互電容結構之一長度尺寸朝向該第二交互電容結構延伸。
  14. 如請求項13之設備，其中該第一交互電容結構及該第二交互電容結構安置於該複數個介電層之一底部層上。
  15. 如請求項13之設備，其中具有該複數個介電層之該結構包含一半導體晶粒封裝。
  16. 一種用於提供交互電容之設備，其包含：一結構，其具有複數個介電層；第一垂直構件，其用於在該等介電層中之一些之間傳導一電信號，該構件包括在垂直於該第一垂直構件之一垂直尺寸之一平面中延伸的一第一交互電容結構，其中該第一交互電容結構安置於該複數個介電層之一第一介電層上，其中該第一介電層在一頂部層之下方；第二垂直構件，其用於在該等介電層中之一些之間傳導一電信號，該構件包括在該平面中延伸且安置於該第一介電層上的一第二交互電容結構，其中具有該複數個介電層之該結構包含一印刷電路板(PCB)；複數個插座接腳，其與該PCB之一頂部表面通信且與該第一垂直構件及該第二垂直構件電通信；一半導體晶粒封裝，其安置於該複數個插座接腳之頂部上且具有與該複數個插座接腳電通信的一第一電觸點集合；以及一半導體晶粒，其安裝至該半導體晶粒封裝且具有與該半導體晶粒封裝電通信的一第二電觸點集合。
TW106127419A 2016-09-02 2017-08-14 垂直電連接中用於提供交互電容之電子裝置、方法及設備 TWI630608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/255,412 US9722012B1 (en) 2016-09-02 2016-09-02 Circuits and methods providing mutual capacitance in vertical electrical connections
US15/255,412 2016-09-02

Publications (2)

Publication Number Publication Date
TW201812761A TW201812761A (zh) 2018-04-01
TWI630608B true TWI630608B (zh) 2018-07-21

Family

ID=59382664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127419A TWI630608B (zh) 2016-09-02 2017-08-14 垂直電連接中用於提供交互電容之電子裝置、方法及設備

Country Status (8)

Country Link
US (1) US9722012B1 (zh)
EP (1) EP3508039A1 (zh)
KR (1) KR102000779B1 (zh)
CN (1) CN109691241B (zh)
AU (1) AU2017321176B2 (zh)
SG (1) SG11201900403PA (zh)
TW (1) TWI630608B (zh)
WO (1) WO2018044514A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10149377B2 (en) * 2016-06-24 2018-12-04 Invensas Corporation Stacked transmission line
US11862547B2 (en) * 2020-02-28 2024-01-02 Intel Corporation Differential crosstalk self-cancelation in stackable structures
TWI756860B (zh) * 2020-10-08 2022-03-01 緯創資通股份有限公司 訊號傳輸之通道結構
CN115003008B (zh) * 2022-05-25 2023-10-20 长鑫存储技术有限公司 用于改善远端串扰的导体结构、半导体封装结构和电路板
CN117787197A (zh) * 2022-09-22 2024-03-29 长鑫存储技术有限公司 电路结构及其形成方法、存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234272B (en) * 2002-12-31 2005-06-11 Intel Corp Multilayer capacitor with multiple plates per layer
US20100201935A1 (en) * 2006-08-01 2010-08-12 Yi-Pai Huang Method for fabricating an lcd panel
TW201320273A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
TWI451561B (zh) * 2006-05-02 2014-09-01 Nxp Bv 包括經改進電極之電子裝置
US9213207B2 (en) * 2010-04-12 2015-12-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9331137B1 (en) * 2012-03-27 2016-05-03 Altera Corporation Metal-insulator-metal capacitors between metal interconnect layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
US7154047B2 (en) * 2004-02-27 2006-12-26 Texas Instruments Incorporated Via structure of packages for high frequency semiconductor devices
KR100791339B1 (ko) * 2006-08-25 2008-01-03 삼성전자주식회사 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법
US9240621B2 (en) 2009-06-24 2016-01-19 Intel Corporation Micro-strip crosstalk compensation using stubs
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US20140177150A1 (en) 2012-12-21 2014-06-26 Olufemi B. Oluwafemi Crosstalk cancelation in striplines
US9105635B2 (en) 2013-03-13 2015-08-11 Intel Corporation Stubby pads for channel cross-talk reduction
US10103054B2 (en) * 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
US20150085458A1 (en) 2013-09-26 2015-03-26 Raul Enriquez Shibayama Reducing Far End Crosstalk in Single Ended Interconnects and Buses
US9893761B2 (en) 2014-09-25 2018-02-13 Intel Corporation Signal routing with reduced crosstalk

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234272B (en) * 2002-12-31 2005-06-11 Intel Corp Multilayer capacitor with multiple plates per layer
TWI451561B (zh) * 2006-05-02 2014-09-01 Nxp Bv 包括經改進電極之電子裝置
US20100201935A1 (en) * 2006-08-01 2010-08-12 Yi-Pai Huang Method for fabricating an lcd panel
US9213207B2 (en) * 2010-04-12 2015-12-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
TW201320273A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
US9331137B1 (en) * 2012-03-27 2016-05-03 Altera Corporation Metal-insulator-metal capacitors between metal interconnect layers

Also Published As

Publication number Publication date
WO2018044514A1 (en) 2018-03-08
US9722012B1 (en) 2017-08-01
AU2017321176A1 (en) 2019-02-07
CN109691241A (zh) 2019-04-26
KR20190028551A (ko) 2019-03-18
EP3508039A1 (en) 2019-07-10
KR102000779B1 (ko) 2019-07-17
BR112019003457A2 (pt) 2019-05-21
CN109691241B (zh) 2022-09-30
TW201812761A (zh) 2018-04-01
AU2017321176B2 (en) 2019-12-12
SG11201900403PA (en) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI630608B (zh) 垂直電連接中用於提供交互電容之電子裝置、方法及設備
RU2419179C2 (ru) Устройство интегральной схемы и способ изготовления устройства интегральной схемы
CN101180924B (zh) 电感器
US9806011B2 (en) Non-uniform substrate stackup
WO2008102326A2 (en) In-grid decoupling for ball grid array (bga) devices
US7402757B1 (en) Method, system, and apparatus for reducing transition capacitance
US9232639B2 (en) Non-uniform substrate stackup
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
EP4016605A1 (en) Backside interconnection interface die for integrated circuits package
JP4854345B2 (ja) コンデンサシート及び電子回路基板
TWM564884U (zh) 主機板及電腦裝置
US6875930B2 (en) Optimized conductor routing for multiple components on a printed circuit board
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
US11894289B2 (en) Substrates for semiconductor packages, including hybrid substrates for decoupling capacitors, and associated devices, systems, and methods
TWI614867B (zh) 用於電子封裝體之電氣互連件
TWI727996B (zh) 具有暴露在側壁上之導電佈線的中介件
US7173804B2 (en) Array capacitor with IC contacts and applications
US20190132951A1 (en) Printed circuit board including through-hole vias
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
CN217591200U (zh) 高速信号主板及电子设备
CN108256269B (zh) 一种处理器芯片及印制电路板
JP7183693B2 (ja) マルチチップパッケージ
BR112019003457B1 (pt) Dispositivo elétrico e método de transmissão de um sinal elétrico
CN113133199A (zh) 印刷电路板结构及具有印刷电路板结构的电子装置
TW201444424A (zh) 降低單端訊號中遠端串音之方法及裝置