CN117787197A - 电路结构及其形成方法、存储器 - Google Patents

电路结构及其形成方法、存储器 Download PDF

Info

Publication number
CN117787197A
CN117787197A CN202211160986.XA CN202211160986A CN117787197A CN 117787197 A CN117787197 A CN 117787197A CN 202211160986 A CN202211160986 A CN 202211160986A CN 117787197 A CN117787197 A CN 117787197A
Authority
CN
China
Prior art keywords
hole
layer
inner hole
pad
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211160986.XA
Other languages
English (en)
Inventor
方亚德
王彦武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211160986.XA priority Critical patent/CN117787197A/zh
Priority to PCT/CN2022/124448 priority patent/WO2024060332A1/zh
Publication of CN117787197A publication Critical patent/CN117787197A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3947—Routing global
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开是关于半导体技术领域，涉及一种电路结构及其形成方法、存储器，该电路结构包括第一换层组件、第二换层组件及耦合焊盘，其中：第一换层组件包括第一换层部、第一焊盘和第二焊盘，第一换层部包括第一换层孔，第一焊盘和第二焊盘分别连接于第一换层孔的两端；第二换层组件包括第二换层部、第三焊盘和第四焊盘，第二换层部包括第二换层孔，第三焊盘和第四焊盘分别连接于第二换层孔的两端，第二换层孔与第一换层孔平行分布；耦合焊盘包括第一耦合焊盘，第一耦合焊盘包括第一内孔和第二内孔，第一内孔与第二内孔通过第一连接通道连通，第二换层孔贯穿第一内孔，第一换层孔贯穿第二内孔。本公开的电路结构可减小远端串扰，降低信号失真的可能性。

Description

电路结构及其形成方法、存储器
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种电路结构及其形成方法、存储器。
背景技术
随着半导体技术的发展，电路结构的应用范围越来越广泛，多层PCB(PrintedCircuit Board，印刷电路板)是电路结构的核心，其通常采用换层孔的设计来保证不同负载的高速信号传输。然而，随着半导体器件体积的不断缩小，单位面积中的换层孔越来越多，使得换层孔间的间距变小，在高频状态下换层孔间的串扰日益增大，易导致信号失真。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此，本公开提供一种电路结构及其形成方法、存储器，可减小远端串扰，降低信号失真的可能性。
根据本公开的一个方面，提供一种电路结构，包括：
第一换层组件，包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端；
第二换层组件，包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布；
耦合焊盘，包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
在本公开的一种示例性实施例中，所述第一内孔与所述第二换层孔同轴分布，且所述第一内孔的孔壁与所述第二换层孔的外周的间距小于或等于所述第二换层孔的孔径；所述第二内孔与所述第一换层孔的外周接触。
在本公开的一种示例性实施例中，所述第一连接通道的宽度大于0，小于或等于所述第二换层孔的孔径的2倍。
在本公开的一种示例性实施例中，在所述第一内孔的中心点与所述第二内孔的中心点的连接线的延长线上，所述第一耦合焊盘中靠近所述第一内孔的端部与所述第一内孔的孔壁的间距为所述第二换层孔的孔径的0.5倍～1.5倍。
在本公开的一种示例性实施例中，所述耦合焊盘还包括第二耦合焊盘，所述第二耦合焊盘包括第三内孔和第四内孔，所述第三内孔与所述第四内孔通过第二连接通道连通，所述第一换层孔贯穿所述第三内孔，所述第二换层孔贯穿所述第四内孔。
在本公开的一种示例性实施例中，所述第三内孔与所述第一换层孔同轴分布，且所述第三内孔的孔壁与所述第一换层孔的外周的间距小于或等于所述第一换层孔的孔径；所述第四内孔与所述第二换层孔的外周接触。
在本公开的一种示例性实施例中，所述第二连接通道的宽度大于0，小于或等于所述第一换层孔的孔径的2倍。
在本公开的一种示例性实施例中，在所述第三内孔的中心点与所述第四内孔的中心点的连接线的延长线上，所述第二耦合焊盘靠近所述第三内孔的端部与所述第三内孔的孔壁的间距为所述第一换层孔的孔径的0.5倍～1.5倍。
在本公开的一种示例性实施例中，所述电路结构还包括：
第一信号输入端，与所述第一焊盘连接，用于通过所述第一焊盘向所述第一换层孔输入第一数据信号；
第一信号输出端，与所述第二焊盘连接，用于输出所述第一换层孔中的所述第一数据信号；
第二信号输入端，与所述第三焊盘连接，用于通过所述第三焊盘向所述第二换层孔输入第二数据信号；
第二信号输出端，与所述第四焊盘连接，用于输出所述第二换层孔中的所述第二数据信号。
根据本公开的一个方面，提供一种电路结构的形成方法，包括：
形成第一换层组件，所述第一换层组件包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端；
形成第二换层组件，所述第二换层组件包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布；
形成耦合焊盘，所述耦合焊盘包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
在本公开的一种示例性实施例中，所述第一内孔与所述第二换层孔同轴分布，且所述第一内孔的孔壁与所述第二换层孔的外周的间距小于或等于所述第二换层孔的孔径；所述第二内孔与所述第一换层孔的外周接触。
在本公开的一种示例性实施例中，所述第一连接通道的宽度大于0，小于或等于所述第二换层孔的孔径的2倍。
在本公开的一种示例性实施例中，在所述第一内孔的中心点与所述第二内孔的中心点的连接线的延长线上，所述第一耦合焊盘中靠近所述第一内孔的端部与所述第一内孔的孔壁的间距为所述第二换层孔的孔径的0.5倍～1.5倍。
在本公开的一种示例性实施例中，所述耦合焊盘还包括第二耦合焊盘，所述第二耦合焊盘包括第三内孔和第四内孔，所述第三内孔与所述第四内孔通过第二连接通道连通，所述第一换层孔贯穿所述第三内孔，所述第二换层孔贯穿所述第四内孔。
在本公开的一种示例性实施例中，所述第三内孔与所述第一换层孔同轴分布，且所述第三内孔的孔壁与所述第一换层孔的外周的间距小于或等于所述第一换层孔的孔径；所述第四内孔与所述第二换层孔的外周接触。
在本公开的一种示例性实施例中，所述第二连接通道的宽度大于0，小于或等于所述第一换层孔的孔径的2倍。
在本公开的一种示例性实施例中，在所述第三内孔的中心点与所述第四内孔的中心点的连接线的延长线上，所述第二耦合焊盘靠近所述第三内孔的端部与所述第三内孔的孔壁的间距为所述第一换层孔的孔径的0.5倍～1.5倍。
在本公开的一种示例性实施例中，所述形成方法还包括：
形成第一信号输入端，所述第一信号输入端与所述第一焊盘连接，用于通过所述第一焊盘向所述第一换层孔输入第一数据信号；
形成第一信号输出端，所述第一信号输出端与所述第二焊盘连接，用于输出所述第一换层孔中的所述第一数据信号；
形成第二信号输入端，所述第二信号输入端与所述第三焊盘连接，用于通过所述第三焊盘向所述第二换层孔输入第二数据信号；
形成第二信号输出端，所述第二信号输出端与所述第四焊盘连接，用于输出所述第二换层孔中的所述第二数据信号。
根据本公开的一个方面，提供一种存储器，包括上述任意一项所述的电路结构。
本公开的电路结构及其形成方法、存储器，一部分数据信号可由第一焊盘进入第一换层孔，进而从第二焊盘流出；同时，另一部分数据信号可由第三焊盘进入第二换层孔，进而从第四焊盘流出，从而实现不同负载的信号传输。耦合焊盘的第一内孔套设于第一换层孔的外周，第二内孔套设于第二换层孔的外周，在第一换层孔和第二换层孔中至少一个有数据信号流通时，可通过两个耦合焊盘(即，第一耦合焊盘和第二耦合焊盘)增加第一换层组件及第二换层组件之间的互容，从而抵消第一换层孔和第二换层孔中的数据信号之间的感性串扰，进而减小第一换层孔和第二换层孔之间的远端串扰，可降低信号失真的可能性；同时，由于耦合焊盘套设于第一换层组件与第二换层组件之间，无需专门为耦合焊盘留设容纳空间，有助于电路结构的微型化设计。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中电路结构的示意图；
图2为本公开实施方式中电路结构的主视图；
图3为本公开实施方式中电路结构的侧视图；
图4为本公开实施方式中第一换层组件和第二换层组件的示意图；
图5为本公开实施方式中第一耦合焊盘的示意图；
图6为本公开实施方式中第一耦合焊盘的俯视图；
图7为本公开实施方式中第二耦合焊盘的示意图；
图8为本公开实施方式中第二耦合焊盘的俯视图；
图9为本公开实施方式中引入耦合焊盘前后第一换层孔和第二换层孔之间形成的远端串扰的图谱；
图10为本公开实施方式中引入耦合焊盘前、后各信号输入端及各信号输出端与各换层孔之间的阻抗的图谱；
图11为本公开实施方式中引入耦合焊盘前、后第一换层组件和第二换层组件之间形成的远端串扰的图谱；
图12为本公开实施方式中电路结构的形成方法的示意图。
附图标记说明：
100、换层孔；200、回流过孔；1、第一换层组件；11、第一连接孔；12、第一焊盘；13、第二焊盘；2、第二换层组件；21、第二连接孔；22、第三焊盘；23、第四焊盘；3、耦合焊盘；31、第一耦合焊盘；311、第一内孔；312、第二内孔；313、第一连接通道；32、第二耦合焊盘；321、第三内孔；322、第四内孔；323、第二连接通道；4、第一信号输入端；5、第一信号输出端；6、第二信号输入端；7、第二信号输出端。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”、“第三”和“第四”等仅作为标记使用，不是对其对象的数量限制。
多层PCB(Printed Circuit Board，印刷电路板)是集成电路中的重要结构之一，如图1所示，通常采用换层孔100的设计来保证电路中不同负载的高速信号传输。例如，在电路结构中设置多个平行分布的换层孔100，通过不同的换层孔100的设置实现不同负载的信号传输。但是，随换层孔100之间的远端串扰会随着耦合长度的增大而叠加。
相关技术中，常通过在相邻换层孔100中之间添加回流过孔200的方式来降低串扰，但是，随着电路结构尺寸的不断缩小，单位面积中换层孔100的数量越来越多，使得相邻换层孔100间的间距变小，已经没有多于的空间容纳回流过孔200，进而使得在高频状态下换层孔100间由于耦合长度带来的远端串扰越来越严重。
基于此，本公开实施方式提供了一种电路结构，图2示出了本公开实施方式中的电路结构的主视图，图3示出了本公开实施方式中的电路结构的侧视图，参见图2及图3所示，该电路结构包括第一换层组件1、第二换层组件2及耦合焊盘3，其中：
第一换层组件1可包括第一换层部、第一焊盘12和第二焊盘13，第一换层部包括第一换层孔，第一焊盘12和第二焊盘13分别连接于第一换层孔的两端；
第二换层组件2可包括第二换层部、第三焊盘22和第四焊盘23，第二换层部包括第二换层孔，第三焊盘22和第四焊盘23分别连接于第二换层孔的两端，第二换层孔与第一换层孔平行分布；
耦合焊盘3可包括第一耦合焊盘31，第一耦合焊盘31包括第一内孔311和第二内孔312，第一内孔311与第二内孔312通过第一连接通道313连通，第二换层孔贯穿第一内孔311，第一换层孔贯穿第二内孔312。
本公开的电路结构，一部分数据信号可由第一焊盘12进入第一换层孔，进而从第二焊盘13流出；同时，另一部分数据信号可由第三焊盘22进入第二换层孔，进而从第四焊盘23流出，从而实现不同负载的信号传输。第一耦合焊盘31的第一内孔311套设于第一换层孔(图中未示出)的外周，第二内孔312套设于第二换层孔(图中未示出)的外周，在第一换层孔和第二换层孔中至少一个有数据信号流通时，可通过两个耦合焊盘(即，第一耦合焊盘31和第二耦合焊盘32)增加第一换层组件1及第二换层组件2之间的互容，从而抵消第一换层孔和第二换层孔中的数据信号之间的感性串扰，进而减小第一换层孔和第二换层孔之间的远端串扰，可降低信号失真的可能性；同时，由于耦合焊盘3套设于第一换层组件1与第二换层组件2之间，无需专门为耦合焊盘3留设容纳空间，有助于电路结构的微型化设计。
如图4所示，第一换层组件1可包括第一换层部(图中未示出)、第一焊盘12和第二焊盘13，第一换层部可包括第一换层孔，第一焊盘12和第二焊盘13可分别连接于第一换层孔的两端。举例而言，第一换层孔可包括多个堆叠设置的第一连接孔11，各第一连接孔11的两端均可设有第一焊盘12和第二焊盘13，且相邻的两个第一连接孔11可共用一个焊盘，例如，相邻的两个第一连接孔11中位于上部的第一连接孔11的第二焊盘13可作为位于下部的第一连接孔11的第一焊盘12。
在本公开的一种示例性实施方式中，第一焊盘12和/或第二焊盘13可通过微带线、传输线或导线与控制器或连接器连接，以通过微带线、传输线或导线将控制器或连接器输出的信号传输至第一换层孔中，再经由第一换层孔传输至负载中。在此过程中，第一换层孔可作为连通各层的印刷导线，用于传输信号。举例而言，该电路结构可为多层PCB(PrintedCircuit Board，印刷电路板)。在信号传输过程中，信号由与顶层的第一连接孔11的第一焊盘12连接的微带线、传输线或导线进入第一连接孔11内，再由顶层的第一连接孔11进入其下层的第一连接孔11内，即，信号可由位于第一换层孔的一端部的第一焊盘12进入第一换层孔内，再由位于第一换层孔的另一端部的第二焊盘13输出，第一换层组件1中信号的传输方向可参见图4中箭头所示。
在本公开的一些实施方式中，第一换层部可呈杆状，杆状的第一换层部可两端贯通，进而在其内部形成一个或多个第一连接孔11，第一连接孔11的孔壁可由导电材料制成，举例而言，其可为金属。第一连接孔11的横截面可呈圆形、椭圆形、矩形或不规则图形，在此不做特殊限定。第一焊盘12和第二焊盘13可分别连接于第一连接孔11的两端，且第一焊盘12和第二焊盘13可均由导电材料构成，举例而言，其材料可为金属。第一焊盘12和第二焊盘13均可为圆盘、椭圆盘、矩形盘或其他形状的焊盘，在此不再一一列举。
继续参见图4所示，第二换层组件2可包括第二换层部(图中未示出)、第三焊盘22和第四焊盘23，第二换层部可包括第二换层孔，第三焊盘22和第四焊盘23可分别连接于第二换层孔的两端。举例而言，第二换层孔可包括多个堆叠设置的第二连接孔21，各第二连接孔21的两端均可设有第三焊盘22和第四焊盘23，且相邻的两个第二连接孔21可共用一个焊盘，例如，相邻的两个第二连接孔21中位于上部的第二连接孔21的第四焊盘23可作为位于下部的第二连接孔21的第三焊盘22。
在本公开的一种示例性实施方式中，第三焊盘22和/或第四焊盘23可通过微带线、传输线或导线与控制器或连接器连接，以通过微带线、传输线或导线将控制器或连接器输出的信号传输至第二换层孔中，再经由第二换层孔传输至负载中。在此过程中，第二换层孔可作为连通各层的印刷导线，用于传输信号。举例而言，该电路结构可为多层PCB(PrintedCircuit Board，印刷电路板)。在信号传输过程中，信号由与顶层的第二连接孔21的第三焊盘22连接的微带线、传输线或导线进入第二连接孔21内，再由顶层的第二连接孔21进入其下层的第二连接孔21内，即，信号可由位于第二换层孔的一端部的第三焊盘22进入第二换层孔内，再由位于第二换层孔的另一端部的第四焊盘23输出，第二换层组件2中信号的传输方向可参见图4中箭头所示。
在本公开的一些实施方式中，第二换层部可呈杆状，杆状的第二换层部可两端贯通，进而在其内部形成一个或多个第二连接孔21，第二连接孔21的孔壁可由导电材料制成，举例而言，其可为金属。第二连接孔21的横截面可呈圆形、椭圆形、矩形或不规则图形，在此不做特殊限定。第三焊盘22和第四焊盘23可分别连接于第二连接孔21的两端，且第三焊盘22和第四焊盘23可均由导电材料构成，举例而言，其材料可为金属。第三焊盘22和第四焊盘23均可为圆盘、椭圆盘、矩形盘或其他形状的焊盘，在此不再一一列举。
在本公开的一些实施方式中，第二换层孔可与第一换层孔平行分布，需要说明的是，平行可以是绝对平行，也可以是大致平行，在制造过程中难免会有偏差，在本公开中，可能由于制作工艺限制引起角度的偏差，使得第一换层孔的延伸方向和第二换层孔的延伸方向的夹角有一定的偏差，只要第一换层孔的延伸方向和第二换层孔的延伸方向的角度偏差在预设范围内，均可认为第二换层孔与第一换层孔平行分布。举例而言，预设范围可为10°，即：第二换层孔的延伸方向与第一换层孔的延伸方向的夹角在小于或等于10°的范围内时均可认为第二换层孔与第一换层孔平行分布。
需要说明的是，可通过如下公式计算电路结构中的远端串扰：
其中，FEXT为远端串扰的数值；Vα为信号线输入电压，Vf为静态线远端电压，kf为只与本征参数有关的远端耦合系数，RT为信号上升时间，Len为两信号之间的耦合长度，v为线上信号传播速度，Cml为单位长度互容，Cl为信号路径上单位长度电容，Lml为单位长度互感，Ll为信号路径上单位长度电感。
由上述公式可知，电路结构中的远端串扰主要由信号之间的感性串扰而引起(感性串扰优化空间有限)，可通过在电路结构中引入容性串扰来抵消感性串扰，进而减小远端串扰；且当时，远端串扰为0。
基于此，可在电路结构中引入耦合焊盘3，已达到引入容性串扰的目的。继续参见图2及图3所示，耦合焊盘3可套设于第一换层组件1及第二换层组件2之间，举例而言，耦合焊盘3可呈片状或板状，其可同时套设于第一换层组件1的第一换层孔外周和第二换层组件2的第二换层孔的外周，耦合焊盘3的材料可为导电材料，在第一换层孔和第二换层孔中至少一个有数据信号流通时，耦合焊盘3可与第一换层部及第二换层部之间产生容性耦合，进而产生容性串扰。在第一换层孔和第二换层孔中至少一个有数据信号流通时，可通过耦合焊盘3增加第一换层组件1及第二换层组件2之间的互容，从而抵消第一换层孔和第二换层孔中的数据信号之间的感性串扰，进而减小第一换层孔和第二换层孔之间的远端串扰，可降低信号失真的可能性；同时，由于耦合焊盘3套设于第一换层组件1与第二换层组件2之间，无需专门为耦合焊盘3留设容纳空间，有助于电路结构的微型化设计。
在本公开的一种示例性实施方式中，耦合焊盘3可至少包括一个耦合焊盘，该耦合焊盘可同时套设于第一换层组件1的第一换层孔外周和第二换层组件2的第二换层孔的外周。
在本公开的一些实施方式中，耦合焊盘3可包括一个耦合焊盘，该耦合焊盘可套设于第一换层孔中的任一一个第一连接孔11的外周，同时，可套设于第二换层孔中的任一一个第二连接孔21的外周；当然，耦合焊盘3还可包括多个耦合焊盘，各耦合焊盘可平行分布，且各耦合焊盘均可同时套设于第一换层孔及第二换层孔的外周。举例而言，在本公开的一些实施方式中，多个耦合焊盘可同时套设于同一第一连接孔11的外周，同时，多个耦合焊盘可同时套设于同一第二连接孔21的外周；在本公开的另一些实施方式中，当第一换层孔包括多个第一连接孔11，且第二换层孔包括多个第二连接孔21时，每个第一连接孔11的外周均可设有至少一个耦合焊盘，在此不对耦合焊盘的数量做特殊限定。
耦合焊盘的内孔与换层孔之间可具有间距，可在该间距内填充介质材料，该介质材料可具有较低的介电常数，可以减少电容负载，从而提高换层孔阻抗，减小传输延时。
在本公开的一种示例性实施方式中，参见图5所示，耦合焊盘3可包括第一耦合焊盘31，第一耦合焊盘31可包括间隔分布的第一内孔311和第二内孔312，其中，在第一耦合焊盘31的厚度方向上，第一内孔311可贯穿第一耦合焊盘31。第一内孔311可套设于第二换层孔的外周，第二内孔312可套设于第一换层孔的外周，且第一内孔311和第二内孔312可通过第一连接通道313连通，即，第二换层孔可贯穿第一内孔311，第一换层孔可贯穿第二内孔312。
在本公开的一些实施方式中，第一内孔311可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第一内孔311也可为其它形状的孔结构，在此不再一一列举。
在本公开的一种示例性实施方式中，参见图6所示，第一内孔311与第二换层孔可同轴分布，且第一内孔311的孔径可大于第二换层孔的孔径，以便于第二换层孔贯穿第一内孔311。举例而言，第一内孔311的孔径可大于第二换层孔的孔径，同时小于或等于第二换层孔的孔径的2倍，即，第一内孔311的孔壁与第二换层孔的外周的间距可小于或等于第二换层孔的孔径。例如，第一内孔311与第二换层孔的第二连接孔21可同轴分布，且第一内孔311的孔径可大于第二连接孔21的孔径，以便于第二连接孔21贯穿第一内孔311。
举例而言，第一内孔311的孔径可为第二连接孔21的孔径的1.2倍、1.4倍、1.6倍、1.8倍或2倍，当然，第一内孔311的孔径也可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
在本公开的一些实施方式中，在第一耦合焊盘31的厚度方向上，第二内孔312可贯穿第一耦合焊盘31。第二内孔312可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第二内孔312也可为其它形状的孔结构，在此不再一一列举。第二内孔312的形状可与第一内孔311的形状相同，也可与第一内孔311的形状不同，在此不做特殊限定。
第二内孔312的孔径可大于或等于第一换层孔的孔径，在一些实施方式中，第二内孔312的孔径可略大于第一换层孔的孔径，进而使得第二内孔312与第一换层孔的外周接触连接。例如，第二内孔312与第一换层孔的第一连接孔11可同轴分布，且第二内孔312的孔径可大于第一连接孔11的孔径，以便于第一连接孔11贯穿第二内孔312。
继续参见图5及图6所示，第一连接通道313可连接于第一内孔311和第二内孔312之间，第一连接通道313可呈条形，可通过第一连接通道313将第一内孔311和第二内孔312连通，且在第一耦合焊盘31的厚度方向上，第一连接通道313可贯通第一耦合焊盘31。
在本公开的一种示例性实施方式中，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可大于0，并小于或等于第二换层孔的孔径的2倍。例如，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可大于0，并小于或等于第二换层孔的第二连接孔21的孔径的2倍。
举例而言，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可为第二连接孔21的孔径的0.4倍、0.8倍、1.2倍、1.6倍或2倍，当然，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二换层孔的孔径的0.5倍～1.5倍。
举例而言，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二换层孔的第二连接孔21的孔径的0.5倍、0.8倍、1.1倍、1.4倍或1.5倍，当然，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
需要说明的是，在第一耦合焊盘中，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距越小，容性串扰越大，远端串扰越小，换层孔的阻抗越小；第一内孔311的孔壁与第二换层孔的外周的间距越小，容性串扰越大，远端串扰越小，换层孔的阻抗越小；第一连接通道313的宽度越大，容性串扰越大，远端串扰越小，换层孔的阻抗越小。可根据上述规律，在上述各数值的取值范围内进行调整，进而尽可能的减小远端串扰。
在本公开的一种示例性实施方式中，参见图7所示，耦合焊盘3还可包括第二耦合焊盘32，第二耦合焊盘32可包括间隔分布的第三内孔321和第四内孔322，其中，在第二耦合焊盘32的厚度方向上，第三内孔321可贯穿第二耦合焊盘32。第三内孔321可套设于第一换层孔的外周，第四内孔322可套设于第二换层孔的外周，且第三内孔321和第四内孔322可通过第二连接通道323连通，即，第一换层孔可贯穿第三内孔321，第二换层孔可贯穿第四内孔322。
在本公开的一些实施方式中，第三内孔321可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第三内孔321也可为其它形状的孔结构，在此不再一一列举。
在本公开的一种示例性实施方式中，参见图8所示，第三内孔321与第一换层孔可同轴分布，且第三内孔321的孔径可大于第一换层孔的孔径，以便于第一换层孔贯穿第三内孔321。举例而言，第三内孔321的孔径可大于第一换层孔的孔径，同时小于或等于第一换层孔的孔径的2倍，即，第三内孔321的孔壁与第一换层孔的外周的间距可小于或等于第一换层孔的孔径。例如，第三内孔321与第一换层孔的第一连接孔11可同轴分布，且第三内孔321的孔径可大于第一连接孔11的孔径，以便于第一连接孔11贯穿第三内孔321。
举例而言，第三内孔321的孔径可为第一连接孔11的孔径的1.2倍、1.4倍、1.6倍、1.8倍或2倍，当然，第三内孔321的孔径也可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一些实施方式中，在第二耦合焊盘32的厚度方向上，第四内孔322可贯穿第二耦合焊盘32。第四内孔322可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第四内孔322也可为其它形状的孔结构，在此不再一一列举。第四内孔322的形状可与第三内孔321的形状相同，也可与第三内孔321的形状不同，在此不做特殊限定。
第四内孔322的孔径可大于或等于第二换层孔的孔径，在一些实施方式中，第四内孔322的孔径可略大于第二换层孔的孔径，进而使得第四内孔322与第二换层孔的外周接触连接。例如，第四内孔322与第二换层孔的第二连接孔21可同轴分布，且第四内孔322的孔径可大于第二连接孔21的孔径，以便于第二连接孔21贯穿第四内孔322。
继续参见图7及图8所示，第二连接通道323可连接于第三内孔321和第四内孔322之间，第二连接通道323可呈条形，可通过第二连接通道323将第三内孔321和第四内孔322连通，且在第二耦合焊盘32的厚度方向上，第二连接通道323可贯通第二耦合焊盘32。
在本公开的一种示例性实施方式中，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可大于0，并小于或等于第一换层孔的孔径的2倍。例如，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可大于0，并小于或等于第一换层孔的第一连接孔11的孔径的2倍。
举例而言，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可为第一连接孔11的孔径的0.4倍、0.8倍、1.2倍、1.6倍或2倍，当然，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一换层孔的孔径的0.5倍～1.5倍。
举例而言，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一连接孔11孔径的0.5倍、0.8倍、1.1倍、1.4倍或1.5倍，当然，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，继续参见图2及图3所示，本公开的电路结构还可包括第一信号输入端4、第一信号输出端5、第二信号输入端6及第二信号输出端7，其中：
第一信号输入端4可与第一焊盘12连接，可用于通过第一焊盘12向第一换层孔输入第一数据信号。举例而言，第一信号输入端4可包括微带线、传输线或导线中至少一种，第一信号输入端4可与控制器或连接器连接，进而可通过第一信号输入端4将控制器或连接器输出的信号传输至第一换层孔中。
举例而言，可采用焊接的方式将第一信号输入端4与第一焊盘12焊接在一起，例如，当第一信号输入端4为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第一焊盘12连接在一起。
第一信号输出端5可与第二焊盘13连接，可用于输出第一换层孔中的第一数据信号。举例而言，第一信号输出端5可包括微带线、传输线或导线中至少一种，第一信号输出端5可与负载连接，进而可通过第一信号输出端5将第一换层孔中的信号传输至负载。
举例而言，可采用焊接的方式将第一信号输出端5与第二焊盘13焊接在一起，例如，当第一信号输出端5为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第二焊盘13连接在一起。
第二信号输入端6可与第三焊盘22连接，可用于通过第三焊盘22向第二换层孔输入第二数据信号。举例而言，第二信号输入端6可包括微带线、传输线或导线中至少一种，第二信号输入端6可与控制器或连接器连接，进而可通过第二信号输入端6将控制器或连接器输出的信号传输至第二换层孔中。
第二信号输入端6可与第三焊盘22连接，可用于通过第三焊盘22向第二换层孔输入第二数据信号。举例而言，第二信号输入端6可包括微带线、传输线或导线中至少一种，第二信号输入端6可与控制器或连接器连接，进而可通过第二信号输入端6将控制器或连接器输出的信号传输至第二换层孔中。
第二信号输出端7可与第四焊盘23连接，可用于输出第二换层孔中的第二数据信号。举例而言，第二信号输出端7可包括微带线、传输线或导线中至少一种，第二信号输出端7可与负载连接，进而可通过第二信号输出端7将第二换层孔中的信号传输至负载。
举例而言，可采用焊接的方式将第二信号输出端7与第四焊盘23焊接在一起，例如，当第二信号输出端7为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第四焊盘23连接在一起。
需要说明的是，与第二信号输出端7连接的负载和与第一信号输出端5连接的负载可为不同的负载，同时，与第二信号输入端6连接的控制器或连接器和与第一信号输入端4连接的控制器或连接器可为相同的控制器或连接器，也可为不同的连接器或控制器，在此不做特殊限定。第二信号输入端6输入的信号与第一信号输入端4输入的信号可以相同，也可以不同，在此不做特殊限定。
在本公开中可对引入耦合焊盘3后的电路结构的串扰进行测试，举例而言，可通过ADS软件对引入耦合焊盘3前、后第一换层孔和第二换层孔之间形成的远端串扰进行测试，参见图9所示，在引入耦合焊盘3之前第一换层孔和第二换层孔之间形成的远端串扰为47mv，在引入耦合焊盘3之后第一换层孔和第二换层孔之间形成的远端串扰为14mv，相较于以内耦合焊盘3之间远端串扰减少了70.2％；同时，可通过ADS软件对引入耦合焊盘3前、后各信号输入端及各信号输出端与各换层孔之间的阻抗进行测试，参见图10所示，在引入耦合焊盘3之后各信号输入端及各信号输出端与各换层孔之间的阻抗(47.89Ohm)明显小于在引入耦合焊盘3之前各信号输入端及各信号输出端与各换层孔之间的阻抗(62.08Ohm)；此外，还可通过ADS软件对引入耦合焊盘3前、后第一换层组件和第二换层组件之间形成的远端串扰进行测试，参见图11所示，在引入容性串扰后，最终得到的电路结构的远端串扰相比于引入容性串扰之前大大减小。
本公开还提供一种电路结构的形成方法，图12示出了本公开实施方式中电路结构的形成方法的示意图，参见图12所示，该形成方法可包括步骤S110-步骤S130，其中：
步骤S110，形成第一换层组件，所述第一换层组件包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端；
步骤S120，形成第二换层组件，所述第二换层组件包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布；
步骤S130，形成耦合焊盘，所述耦合焊盘包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
本公开的电路结构的形成方法，一部分数据信号可由第一焊盘12进入第一换层孔，进而从第二焊盘13流出；同时，另一部分数据信号可由第三焊盘22进入第二换层孔，进而从第四焊盘23流出，从而实现不同负载的信号传输。第一耦合焊盘31的第一内孔311套设于第一换层孔的外周，第二内孔312套设于第二换层孔的外周，在第一换层孔和第二换层孔中至少一个有数据信号流通时，可通过两个耦合焊盘(即，第一耦合焊盘31和第二耦合焊盘32)增加第一换层组件1及第二换层组件2之间的互容，从而抵消第一换层孔和第二换层孔中的数据信号之间的感性串扰，进而减小第一换层孔和第二换层孔之间的远端串扰，可降低信号失真的可能性；同时，由于耦合焊盘3套设于第一换层组件1与第二换层组件2之间，无需专门为耦合焊盘3留设容纳空间，有助于电路结构的微型化设计。
下面对本公开的电路结构的形成方法的各步骤进行详细说明：
如图12所示，在步骤S110中，形成第一换层组件，所述第一换层组件包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端。
如图4所示，第一换层组件1可包括第一换层部(图中未示出)、第一焊盘12和第二焊盘13，第一换层部可包括第一换层孔，第一焊盘12和第二焊盘13可分别连接于第一换层孔的两端。举例而言，第一换层孔可包括多个堆叠设置的第一连接孔11，各第一连接孔11的两端均可设有第一焊盘12和第二焊盘13，且相邻的两个第一连接孔11可共用一个焊盘，例如，相邻的两个第一连接孔11中位于上部的第一连接孔11的第二焊盘13可作为位于下部的第一连接孔11的第一焊盘12。
在本公开的一种示例性实施方式中，第一焊盘12和/或第二焊盘13可通过微带线、传输线或导线与控制器或连接器连接，以通过微带线、传输线或导线将控制器或连接器输出的信号传输至第一换层孔中，再经由第一换层孔传输至负载中。在此过程中，第一换层孔可作为连通各层的印刷导线，用于传输信号。举例而言，该电路结构可为多层PCB(PrintedCircuit Board，印刷电路板)。在信号传输过程中，信号由与顶层的第一连接孔11的第一焊盘12连接的微带线、传输线或导线进入第一连接孔11内，再由顶层的第一连接孔11进入其下层的第一连接孔11内，即，信号可由位于第一换层孔的一端部的第一焊盘12进入第一换层孔内，再由位于第一换层孔的另一端部的第二焊盘13输出，第一换层组件1中信号的传输方向可参见图4中箭头所示。
在本公开的一些实施方式中，第一换层部可呈杆状，杆状的第一换层部可两端贯通，进而在其内部形成一个或多个第一连接孔11，第一连接孔11的孔壁可由导电材料制成，举例而言，其可为金属。第一连接孔11的横截面可呈圆形、椭圆形、矩形或不规则图形，在此不做特殊限定。第一焊盘12和第二焊盘13可分别连接于第一连接孔11的两端，且第一焊盘12和第二焊盘13可均由导电材料构成，举例而言，其材料可为金属。第一焊盘12和第二焊盘13均可为圆盘、椭圆盘、矩形盘或其他形状的焊盘，在此不再一一列举。
如图12所示，在步骤S120中，形成第二换层组件，所述第二换层组件包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布。
继续参见4所示，第二换层组件2可包括第二换层部(图中未示出)、第三焊盘22和第四焊盘23，第二换层部可包括第二换层孔，第三焊盘22和第四焊盘23可分别连接于第二换层孔的两端。举例而言，第二换层孔可包括多个堆叠设置的第二连接孔21，各第二连接孔21的两端均可设有第三焊盘22和第四焊盘23，且相邻的两个第二连接孔21可共用一个焊盘，例如，相邻的两个第二连接孔21中位于上部的第二连接孔21的第四焊盘23可作为位于下部的第二连接孔21的第三焊盘22。
在本公开的一种示例性实施方式中，第三焊盘22和/或第四焊盘23可通过微带线、传输线或导线与控制器或连接器连接，以通过微带线、传输线或导线将控制器或连接器输出的信号传输至第二换层孔中，再经由第二换层孔传输至负载中。在此过程中，第二换层孔可作为连通各层的印刷导线，用于传输信号。举例而言，该电路结构可为多层PCB(PrintedCircuit Board，印刷电路板)。在信号传输过程中，信号由与顶层的第二连接孔21的第三焊盘22连接的微带线、传输线或导线进入第二连接孔21内，再由顶层的第二连接孔21进入其下层的第二连接孔21内，即，信号可由位于第二换层孔的一端部的第三焊盘22进入第二换层孔内，再由位于第二换层孔的另一端部的第四焊盘23输出，第二换层组件2中信号的传输方向可参见图4中箭头所示。
在本公开的一些实施方式中，第二换层部可呈杆状，杆状的第二换层部可两端贯通，进而在其内部形成一个或多个第二连接孔21，第二连接孔21的孔壁可由导电材料制成，举例而言，其可为金属。第二连接孔21的横截面可呈圆形、椭圆形、矩形或不规则图形，在此不做特殊限定。第三焊盘22和第四焊盘23可分别连接于第二连接孔21的两端，且第三焊盘22和第四焊盘23可均由导电材料构成，举例而言，其材料可为金属。第三焊盘22和第四焊盘23均可为圆盘、椭圆盘、矩形盘或其他形状的焊盘，在此不再一一列举。
在本公开的一些实施方式中，第二换层孔可与第一换层孔平行分布，需要说明的是，平行可以是绝对平行，也可以是大致平行，在制造过程中难免会有偏差，在本公开中，可能由于制作工艺限制引起角度的偏差，使得第一换层孔的延伸方向和第二换层孔的延伸方向的夹角有一定的偏差，只要第一换层孔的延伸方向和第二换层孔的延伸方向的角度偏差在预设范围内，均可认为第二换层孔与第一换层孔平行分布。举例而言，预设范围可为10°，即：第二换层孔的延伸方向与第一换层孔的延伸方向的夹角在小于或等于10°的范围内时均可认为第二换层孔与第一换层孔平行分布。
如图12所示，在步骤S130中，形成耦合焊盘，所述耦合焊盘包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
可通过如下公式计算电路结构中的远端串扰：
其中，FEXT为远端串扰的数值；Vα为信号线输入电压，Vf为静态线远端电压，kf为只与本征参数有关的远端耦合系数，RT为信号上升时间，Len为两信号之间的耦合长度，v为线上信号传播速度，Cml为单位长度互容，Cl为信号路径上单位长度电容，Lml为单位长度互感，Ll为信号路径上单位长度电感。
由上述公式可知，电路结构中的远端串扰主要由信号之间的感性串扰而引起(感性串扰优化空间有限)，可通过在电路结构中引入容性串扰来抵消感性串扰，进而减小远端串扰；且当时，远端串扰为0。
基于此，可在电路结构中引入耦合焊盘3，已达到引入容性串扰的目的。继续参见图2及图3所示，耦合焊盘3可套设于第一换层组件1及第二换层组件2之间，举例而言，耦合焊盘3可呈片状或板状，其可同时套设于第一换层组件1的第一换层孔外周和第二换层组件2的第二换层孔的外周，耦合焊盘3的材料可为导电材料，在第一换层孔和第二换层孔中至少一个有数据信号流通时，耦合焊盘3可与第一换层部及第二换层部之间产生容性耦合，进而产生容性串扰。在第一换层孔和第二换层孔中至少一个有数据信号流通时，可通过两个耦合焊盘(即，第一耦合焊盘31和第二耦合焊盘32)增加第一换层组件1及第二换层组件2之间的互容，从而抵消第一换层孔和第二换层孔中的数据信号之间的感性串扰，进而减小第一换层孔和第二换层孔之间的远端串扰，可降低信号失真的可能性；同时，由于耦合焊盘3套设于第一换层组件1与第二换层组件2之间，无需专门为耦合焊盘3留设容纳空间，有助于电路结构的微型化设计。
在本公开的一种示例性实施方式中，耦合焊盘3可至少包括一个耦合焊盘，该耦合焊盘可同时套设于第一换层组件1的第一换层孔外周和第二换层组件2的第二换层孔的外周。
在本公开的一些实施方式中，耦合焊盘3可包括一个耦合焊盘，该耦合焊盘可套设于第一换层孔中的任一一个第一连接孔11的外周，同时，可套设于第二换层孔中的任一一个第二连接孔21的外周；当然，耦合焊盘3还可包括多个耦合焊盘，各耦合焊盘可平行分布，且各耦合焊盘均可同时套设于第一换层孔及第二换层孔的外周。举例而言，在本公开的一些实施方式中，多个耦合焊盘可同时套设于同一第一连接孔11的外周，同时，多个耦合焊盘可同时套设于同一第二连接孔21的外周；在本公开的另一些实施方式中，当第一换层孔包括多个第一连接孔11，且第二换层孔包括多个第二连接孔21时，每个第一连接孔11的外周均可设有至少一个耦合焊盘，在此不对耦合焊盘的数量做特殊限定。
耦合焊盘的内孔与换层孔之间可具有间距，可在该间距内填充介质材料，该介质材料可具有较低的介电常数，可以减少电容负载，从而提高换层孔阻抗，减小传输延时。
在本公开的一种示例性实施方式中，参见图5所示，耦合焊盘3可包括第一耦合焊盘31，第一耦合焊盘31可包括间隔分布的第一内孔311和第二内孔312，其中，在第一耦合焊盘31的厚度方向上，第一内孔311可贯穿第一耦合焊盘31。第一内孔311可套设于第二换层孔的外周，第二内孔312可套设于第一换层孔的外周，且第一内孔311和第二内孔312可通过第一连接通道313连通，即，第二换层孔可贯穿第一内孔311，第一换层孔可贯穿第二内孔312。
在本公开的一些实施方式中，第一内孔311可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第一内孔311也可为其它形状的孔结构，在此不再一一列举。
在本公开的一种示例性实施方式中，参见图6所示，第一内孔311与第二换层孔可同轴分布，且第一内孔311的孔径可大于第二换层孔的孔径，以便于第二换层孔贯穿第一内孔311。举例而言，第一内孔311的孔径可大于第二换层孔的孔径，同时小于或等于第二换层孔的孔径的2倍，即，第一内孔311的孔壁与第二换层孔的外周的间距可小于或等于第二换层孔的孔径。例如，第一内孔311与第二换层孔的第二连接孔21可同轴分布，且第一内孔311的孔径可大于第二连接孔21的孔径，以便于第二连接孔21贯穿第一内孔311。
举例而言，第一内孔311的孔径可为第二连接孔21的孔径的1.2倍、1.4倍、1.6倍、1.8倍或2倍，当然，第一内孔311的孔径也可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
在本公开的一些实施方式中，在第一耦合焊盘31的厚度方向上，第二内孔312可贯穿第一耦合焊盘31。第二内孔312可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第二内孔312也可为其它形状的孔结构，在此不再一一列举。第二内孔312的形状可与第一内孔311的形状相同，也可与第一内孔311的形状不同，在此不做特殊限定。
第二内孔312的孔径可大于或等于第一换层孔的孔径，在一些实施方式中，第二内孔312的孔径可略大于第一换层孔的孔径，进而使得第二内孔312与第一换层孔的外周接触连接。例如，第二内孔312与第一换层孔的第一连接孔11可同轴分布，且第二内孔312的孔径可大于第一连接孔11的孔径，以便于第一连接孔11贯穿第二内孔312。
继续参见图5及图6所示，第一连接通道313可连接于第一内孔311和第二内孔312之间，第一连接通道313可呈条形，可通过第一连接通道313将第一内孔311和第二内孔312连通，且在第一耦合焊盘31的厚度方向上，第一连接通道313可贯通第一耦合焊盘31。
在本公开的一种示例性实施方式中，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可大于0，并小于或等于第二换层孔的孔径的2倍。例如，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可大于0，并小于或等于第二换层孔的第二连接孔21的孔径的2倍。
举例而言，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可为第二连接孔21的孔径的0.4倍、0.8倍、1.2倍、1.6倍或2倍，当然，在垂直于第一内孔311的中心点与第二内孔312的中心点的连接线的方向上，第一连接通道313的宽度可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二换层孔的孔径的0.5倍～1.5倍。
举例而言，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二换层孔的第二连接孔21的孔径的0.5倍、0.8倍、1.1倍、1.4倍或1.5倍，当然，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距可为第二连接孔21的孔径的其他倍数，在此不再一一列举。
需要说明的是，在第一耦合焊盘中，在第一内孔311的中心点与第二内孔312的中心点的连接线的延长线上，第一耦合焊盘31中靠近第一内孔311的端部与第一内孔311的孔壁的间距越小，容性串扰越大，远端串扰越小，换层孔的阻抗越小；第一内孔311的孔壁与第二换层孔的外周的间距越小，容性串扰越大，远端串扰越小，换层孔的阻抗越小；第一连接通道313的宽度越大，容性串扰越大，远端串扰越小，换层孔的阻抗越小。可根据上述规律，在上述各数值的取值范围内进行调整，进而尽可能的减小远端串扰。
在本公开的一种示例性实施方式中，参见图7所示，耦合焊盘3还可包括第二耦合焊盘32，第二耦合焊盘32可包括间隔分布的第三内孔321和第四内孔322，其中，在第二耦合焊盘32的厚度方向上，第三内孔321可贯穿第二耦合焊盘32。第三内孔321可套设于第一换层孔的外周，第四内孔322可套设于第二换层孔的外周，且第三内孔321和第四内孔322可通过第二连接通道323连通，即，第一换层孔可贯穿第三内孔321，第二换层孔可贯穿第四内孔322。
在本公开的一些实施方式中，第三内孔321可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第三内孔321也可为其它形状的孔结构，在此不再一一列举。
在本公开的一种示例性实施方式中，参见图8所示，第三内孔321与第一换层孔可同轴分布，且第三内孔321的孔径可大于第一换层孔的孔径，以便于第一换层孔贯穿第三内孔321。举例而言，第三内孔321的孔径可大于第一换层孔的孔径，同时小于或等于第一换层孔的孔径的2倍，即，第三内孔321的孔壁与第一换层孔的外周的间距可小于或等于第一换层孔的孔径。例如，第三内孔321与第一换层孔的第一连接孔11可同轴分布，且第三内孔321的孔径可大于第一连接孔11的孔径，以便于第一连接孔11贯穿第三内孔321。
举例而言，第三内孔321的孔径可为第一连接孔11的孔径的1.2倍、1.4倍、1.6倍、1.8倍或2倍，当然，第三内孔321的孔径也可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一些实施方式中，在第二耦合焊盘32的厚度方向上，第四内孔322可贯穿第二耦合焊盘32。第四内孔322可为圆形孔、椭圆形孔、矩形孔或不规则形状的孔结构，当然，第四内孔322也可为其它形状的孔结构，在此不再一一列举。第四内孔322的形状可与第三内孔321的形状相同，也可与第三内孔321的形状不同，在此不做特殊限定。
第四内孔322的孔径可大于或等于第二换层孔的孔径，在一些实施方式中，第四内孔322的孔径可略大于第二换层孔的孔径，进而使得第四内孔322与第二换层孔的外周接触连接。例如，第四内孔322与第二换层孔的第二连接孔21可同轴分布，且第四内孔322的孔径可大于第二连接孔21的孔径，以便于第二连接孔21贯穿第四内孔322。
继续参见图7及图8所示，第二连接通道323可连接于第三内孔321和第四内孔322之间，第二连接通道323可呈条形，可通过第二连接通道323将第三内孔321和第四内孔322连通，且在第二耦合焊盘32的厚度方向上，第二连接通道323可贯通第二耦合焊盘32。
在本公开的一种示例性实施方式中，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可大于0，并小于或等于第一换层孔的孔径的2倍。例如，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可大于0，并小于或等于第一换层孔的第一连接孔11的孔径的2倍。
举例而言，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可为第一连接孔11的孔径的0.4倍、0.8倍、1.2倍、1.6倍或2倍，当然，在垂直于第三内孔321的中心点与第四内孔322的中心点的连接线的方向上，第二连接通道323的宽度可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一换层孔的孔径的0.5倍～1.5倍。
举例而言，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一连接孔11孔径的0.5倍、0.8倍、1.1倍、1.4倍或1.5倍，当然，在第三内孔321的中心点与第四内孔322的中心点的连接线的延长线上，第二耦合焊盘32中靠近第三内孔321的端部与第三内孔321的孔壁的间距可为第一连接孔11的孔径的其他倍数，在此不再一一列举。
在本公开的一种示例性实施方式中，本公开的电路结构的形成方法还可包括步骤S140-步骤S170，其中：
步骤S140，形成第一信号输入端4，所述第一信号输入端4与所述第一焊盘12连接，用于通过所述第一焊盘12向所述第一换层孔输入第一数据信号。
第一信号输入端4可与第一焊盘12连接，可用于通过第一焊盘12向第一换层孔输入第一数据信号。举例而言，第一信号输入端4可包括微带线、传输线或导线中至少一种，第一信号输入端4可与控制器或连接器连接，进而可通过第一信号输入端4将控制器或连接器输出的信号传输至第一换层孔中。
举例而言，可采用焊接的方式将第一信号输入端4与第一焊盘12焊接在一起，例如，当第一信号输入端4为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第一焊盘12连接在一起。
步骤S150，形成第一信号输出端5，所述第一信号输出端5与所述第二焊盘13连接，用于输出所述第一换层孔中的所述第一数据信号。
第一信号输出端5可与第二焊盘13连接，可用于输出第一换层孔中的第一数据信号。举例而言，第一信号输出端5可包括微带线、传输线或导线中至少一种，第一信号输出端5可与负载连接，进而可通过第一信号输出端5将第一换层孔中的信号传输至负载。
举例而言，可采用焊接的方式将第一信号输出端5与第二焊盘13焊接在一起，例如，当第一信号输出端5为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第二焊盘13连接在一起。
步骤S160，形成第二信号输入端6，所述第二信号输入端6与所述第三焊盘22连接，用于通过所述第三焊盘22向所述第二换层孔输入第二数据信号。
第二信号输入端6可与第三焊盘22连接，可用于通过第三焊盘22向第二换层孔输入第二数据信号。举例而言，第二信号输入端6可包括微带线、传输线或导线中至少一种，第二信号输入端6可与控制器或连接器连接，进而可通过第二信号输入端6将控制器或连接器输出的信号传输至第二换层孔中。
举例而言，可采用焊接的方式将第二信号输入端6与第三焊盘22焊接在一起，例如，当第二信号输入端6为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第三焊盘22连接在一起。
步骤S170，形成第二信号输出端7，所述第二信号输出端7与所述第四焊盘23连接，用于输出所述第二换层孔中的所述第二数据信号。
第二信号输出端7可与第四焊盘23连接，可用于输出第二换层孔中的第二数据信号。举例而言，第二信号输出端7可包括微带线、传输线或导线中至少一种，第二信号输出端7可与负载连接，进而可通过第二信号输出端7将第二换层孔中的信号传输至负载。
举例而言，可采用焊接的方式将第二信号输出端7与第四焊盘23焊接在一起，例如，当第二信号输出端7为微带线、传输线或导线时，可通过焊接的方式将微带线、传输线或导线与第四焊盘23连接在一起。
需要说明的是，与第二信号输出端7连接的负载和与第一信号输出端5连接的负载可为不同的负载，同时，与第二信号输入端6连接的控制器或连接器和与第一信号输入端4连接的控制器或连接器可为相同的控制器或连接器，也可为不同的连接器或控制器，在此不做特殊限定。第二信号输入端6输入的信号与第一信号输入端4输入的信号可以相同，也可以不同，在此不做特殊限定。
在本公开中可对引入耦合焊盘3后的电路结构的串扰进行测试，举例而言，可通过ADS软件对引入耦合焊盘3前、后第一换层孔和第二换层孔之间形成的远端串扰进行测试，参见图9所示，在引入耦合焊盘3之前第一换层孔和第二换层孔之间形成的远端串扰为47mv，在引入耦合焊盘3之后第一换层孔和第二换层孔之间形成的远端串扰为14mv，相较于以内耦合焊盘3之间远端串扰减少了70.2％；同时，可通过ADS软件对引入耦合焊盘3前、后各信号输入端及各信号输出端与各换层孔之间的阻抗进行测试，参见图10所示，在引入耦合焊盘3之后各信号输入端及各信号输出端与各换层孔之间的阻抗(47.89Ohm)明显小于在引入耦合焊盘3之前各信号输入端及各信号输出端与各换层孔之间的阻抗(62.08Ohm)；此外，还可通过ADS软件对引入耦合焊盘3前、后第一换层组件和第二换层组件之间形成的远端串扰进行测试，参见图11所示，在引入容性串扰后，最终得到的电路结构的远端串扰相比于引入容性串扰之前大大减小。
需要说明的是，尽管在附图中以特定顺序描述了本公开中电路结构的形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施例还提供一种存储器，该存储器可包括上述任一实施方式中的电路结构，其具体细节、形成方法以及有益效果已经在对应的电路结构及电路结构的形成方法中进行了详细说明，此处不再赘述。
举例而言，该存储器可以是动态随机存取存储器(Dynamic Random AccessMemory，DRAM)、静态随机存取存储器(static random access memory，SRAM)等。当然，还可以是其它存储装置，在此不再一一列举。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (19)

1.一种电路结构，其特征在于，包括：
第一换层组件，包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端；
第二换层组件，包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布；
耦合焊盘，包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
2.根据权利要求1所述的电路结构，其特征在于，所述第一内孔与所述第二换层孔同轴分布，且所述第一内孔的孔壁与所述第二换层孔的外周的间距小于或等于所述第二换层孔的孔径；所述第二内孔与所述第一换层孔的外周接触。
3.根据权利要求1所述的电路结构，其特征在于，所述第一连接通道的宽度大于0，小于或等于所述第二换层孔的孔径的2倍。
4.根据权利要求1所述的电路结构，其特征在于，在所述第一内孔的中心点与所述第二内孔的中心点的连接线的延长线上，所述第一耦合焊盘中靠近所述第一内孔的端部与所述第一内孔的孔壁的间距为所述第二换层孔的孔径的0.5倍～1.5倍。
5.根据权利要求1-4任一项所述的电路结构，其特征在于，所述耦合焊盘还包括第二耦合焊盘，所述第二耦合焊盘包括第三内孔和第四内孔，所述第三内孔与所述第四内孔通过第二连接通道连通，所述第一换层孔贯穿所述第三内孔，所述第二换层孔贯穿所述第四内孔。
6.根据权利要求5所述的电路结构，其特征在于，所述第三内孔与所述第一换层孔同轴分布，且所述第三内孔的孔壁与所述第一换层孔的外周的间距小于或等于所述第一换层孔的孔径；所述第四内孔与所述第二换层孔的外周接触。
7.根据权利要求5所述的电路结构，其特征在于，所述第二连接通道的宽度大于0，小于或等于所述第一换层孔的孔径的2倍。
8.根据权利要求5所述的电路结构，其特征在于，在所述第三内孔的中心点与所述第四内孔的中心点的连接线的延长线上，所述第二耦合焊盘靠近所述第三内孔的端部与所述第三内孔的孔壁的间距为所述第一换层孔的孔径的0.5倍～1.5倍。
9.根据权利要求1-8任一项所述的电路结构，其特征在于，所述电路结构还包括：
第一信号输入端，与所述第一焊盘连接，用于通过所述第一焊盘向所述第一换层孔输入第一数据信号；
第一信号输出端，与所述第二焊盘连接，用于输出所述第一换层孔中的所述第一数据信号；
第二信号输入端，与所述第三焊盘连接，用于通过所述第三焊盘向所述第二换层孔输入第二数据信号；
第二信号输出端，与所述第四焊盘连接，用于输出所述第二换层孔中的所述第二数据信号。
10.一种电路结构的形成方法，其特征在于，包括：
形成第一换层组件，所述第一换层组件包括第一换层部、第一焊盘和第二焊盘，所述第一换层部包括第一换层孔，所述第一焊盘和所述第二焊盘分别连接于所述第一换层孔的两端；
形成第二换层组件，所述第二换层组件包括第二换层部、第三焊盘和第四焊盘，所述第二换层部包括第二换层孔，所述第三焊盘和所述第四焊盘分别连接于所述第二换层孔的两端，所述第二换层孔与所述第一换层孔平行分布；
形成耦合焊盘，所述耦合焊盘包括第一耦合焊盘，所述第一耦合焊盘包括第一内孔和第二内孔，所述第一内孔与所述第二内孔通过第一连接通道连通，所述第二换层孔贯穿所述第一内孔，所述第一换层孔贯穿所述第二内孔。
11.根据权利要求10所述的形成方法，其特征在于，所述第一内孔与所述第二换层孔同轴分布，且所述第一内孔的孔壁与所述第二换层孔的外周的间距小于或等于所述第二换层孔的孔径；所述第二内孔与所述第一换层孔的外周接触。
12.根据权利要求10所述的形成方法，其特征在于，所述第一连接通道的宽度大于0，小于或等于所述第二换层孔的孔径的2倍。
13.根据权利要求10所述的形成方法，其特征在于，在所述第一内孔的中心点与所述第二内孔的中心点的连接线的延长线上，所述第一耦合焊盘中靠近所述第一内孔的端部与所述第一内孔的孔壁的间距为所述第二换层孔的孔径的0.5倍～1.5倍。
14.根据权利要求10-13任一项所述的形成方法，其特征在于，所述耦合焊盘还包括第二耦合焊盘，所述第二耦合焊盘包括第三内孔和第四内孔，所述第三内孔与所述第四内孔通过第二连接通道连通，所述第一换层孔贯穿所述第三内孔，所述第二换层孔贯穿所述第四内孔。
15.根据权利要求14所述的形成方法，其特征在于，所述第三内孔与所述第一换层孔同轴分布，且所述第三内孔的孔壁与所述第一换层孔的外周的间距小于或等于所述第一换层孔的孔径；所述第四内孔与所述第二换层孔的外周接触。
16.根据权利要求14所述的形成方法，其特征在于，所述第二连接通道的宽度大于0，小于或等于所述第一换层孔的孔径的2倍。
17.根据权利要求14所述的形成方法，其特征在于，在所述第三内孔的中心点与所述第四内孔的中心点的连接线的延长线上，所述第二耦合焊盘靠近所述第三内孔的端部与所述第三内孔的孔壁的间距为所述第一换层孔的孔径的0.5倍～1.5倍。
18.根据权利要求10-17任一项所述的形成方法，其特征在于，所述形成方法还包括：
形成第一信号输入端，所述第一信号输入端与所述第一焊盘连接，用于通过所述第一焊盘向所述第一换层孔输入第一数据信号；
形成第一信号输出端，所述第一信号输出端与所述第二焊盘连接，用于输出所述第一换层孔中的所述第一数据信号；
形成第二信号输入端，所述第二信号输入端与所述第三焊盘连接，用于通过所述第三焊盘向所述第二换层孔输入第二数据信号；
形成第二信号输出端，所述第二信号输出端与所述第四焊盘连接，用于输出所述第二换层孔中的所述第二数据信号。
19.一种存储器，包括权利要求1-9任一项所述的电路结构。
CN202211160986.XA 2022-09-22 2022-09-22 电路结构及其形成方法、存储器 Pending CN117787197A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211160986.XA CN117787197A (zh) 2022-09-22 2022-09-22 电路结构及其形成方法、存储器
PCT/CN2022/124448 WO2024060332A1 (zh) 2022-09-22 2022-10-10 电路结构及其形成方法、存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211160986.XA CN117787197A (zh) 2022-09-22 2022-09-22 电路结构及其形成方法、存储器

Publications (1)

Publication Number Publication Date
CN117787197A true CN117787197A (zh) 2024-03-29

Family

ID=90382433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211160986.XA Pending CN117787197A (zh) 2022-09-22 2022-09-22 电路结构及其形成方法、存储器

Country Status (2)

Country Link
CN (1) CN117787197A (zh)
WO (1) WO2024060332A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154047B2 (en) * 2004-02-27 2006-12-26 Texas Instruments Incorporated Via structure of packages for high frequency semiconductor devices
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US20150085458A1 (en) * 2013-09-26 2015-03-26 Raul Enriquez Shibayama Reducing Far End Crosstalk in Single Ended Interconnects and Buses
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
CN114841117A (zh) * 2021-02-02 2022-08-02 长鑫存储技术有限公司 电路结构、电路结构的设计方法及设计系统

Also Published As

Publication number Publication date
WO2024060332A1 (zh) 2024-03-28

Similar Documents

Publication Publication Date Title
CN103828496B (zh) 用于传输差分信号的通孔结构
US7280372B2 (en) Stair step printed circuit board structures for high speed signal transmissions
JP5995723B2 (ja) 基準回路を有する多層回路部材
JP5960383B2 (ja) 接触子ホルダ
US9445492B2 (en) Printed circuit board
JP5194440B2 (ja) プリント配線基板
US7833026B1 (en) Electrical connector system
KR20040084780A (ko) 회로 기판 및 회로 기판 내 공진 감소 방법
WO2021259021A1 (zh) 印刷电路板及具有该印刷电路板的电子设备
US7980896B1 (en) Electrical connector assembly
US10045435B2 (en) Concentric vias and printed circuit board containing same
US9681554B2 (en) Printed circuit board
CN113573472B (zh) 印制电路板及信号传输系统
US8198549B2 (en) Multi-layer printed wiring board
US20230284375A1 (en) Printed circuit board
CN117787197A (zh) 电路结构及其形成方法、存储器
US20120273258A1 (en) Printed circuit board
US20080151513A1 (en) High-frequency PCB connections that utilize blocking capacitors between the pins
CN110831318A (zh) 一种pcb板及电子设备
US7988461B1 (en) Electrical connector assembly
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
WO2005006496A2 (en) Active configurable and stackable interface connector
CN219919251U (zh) 印制电路板及电子设备
CN111465170A (zh) 电路板、插拔模块和电路板的制备工艺
CN221178002U (zh) 电路板和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination