CN103828496B - 用于传输差分信号的通孔结构 - Google Patents

用于传输差分信号的通孔结构 Download PDF

Info

Publication number
CN103828496B
CN103828496B CN201280043370.2A CN201280043370A CN103828496B CN 103828496 B CN103828496 B CN 103828496B CN 201280043370 A CN201280043370 A CN 201280043370A CN 103828496 B CN103828496 B CN 103828496B
Authority
CN
China
Prior art keywords
signal
pad
pcb
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280043370.2A
Other languages
English (en)
Other versions
CN103828496A (zh
Inventor
G·E·比多尔
J·纳多尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samtec Inc
Original Assignee
Samtec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samtec Inc filed Critical Samtec Inc
Publication of CN103828496A publication Critical patent/CN103828496A/zh
Application granted granted Critical
Publication of CN103828496B publication Critical patent/CN103828496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Abstract

一种印刷电路板,包括:位于印刷电路板的顶表面并设置成传输第一差分信号的第一和第二信号焊盘、通过印刷电路板延伸并且设置成传输第一差分信号的第一和第二信号通孔、以及位于印刷电路板的顶表面下的层上并且包括反焊盘的第一接地平面,当俯视观察时反焊盘包围第一和第二信号焊盘和第一和第二信号通孔。

Description

用于传输差分信号的通孔结构
2012年9月7日提交的美国申请No.13/607,281、13/607,298和13/607,338涉及与本申请类似的主题并且通过引用整体结合于此。
发明背景
1.技术领域
本发明涉及印刷电路板(PCB)的通孔结构。更具体地,本发明涉及用于传输差分信号的PCB的通孔结构。
2.背景技术
已知使用差分信令来传输信息。差分信令使用在两对传输线(例如,触点、导线或迹线)上发送的两个互补信号。这些成对的传输线被称为差分对,以及互补信号被称为差分信号。差分信号通常通过连接器和PCB传输。在连接器中,差分信号通过触点阵列传输。触点阵列连接至PCB中的通孔阵列。通孔阵列的排列类似于触点阵列的排列。PCB包括其中差分信号被路由至PCB的不同部分的引出(break out)区域(BOR)。通常,在BOR中使用PCB的多个层,使得差分信号可被路由至PCB的不同层上。
图16示出了PCB110的已知的覆盖区域的平面图。覆盖区域示出了以具有50密耳(mil)x50密耳(1.27mm x1.27mm)间距的阵列排列的通孔101(其中密耳等于英寸的千分之一,以及mm为毫米),其中相邻的通孔101在从上到下和从左到右两个方向中间隔50密耳。如图17所示,通孔101通过焊料103连接至连接器(在图17中未示出)的对应的触点102。为了简单起见,图17仅示出触点102的一部分。本发明书针对包括没有字母的附图标记和具有字母的相同附图标记的附图标记使用如下惯例:其中没有字母的附图标记(例如,102)指的是所有对应元件(例如,所有触点),而具有字母的附图标记(例如,102a、102b、102g)指的是特定元件(例如,如图17所示的触点102a、102b、102g)。触点102以与通孔101类似的阵列排列。图17仅示出图16所示的通孔101和触点102的阵列的一部分(四乘四阵列)。
图17和22示出可用于布线(routing)BOR中的通孔101之间的迹线105bo的通道的宽度被限于50密耳减去镀通孔(PHT)尺寸,从而限制了BOR中可能的迹线布线选项。
在图17中,触点102a、102b是传输互补信号的成对的触点,即,触点102a、102b是差分对。接地触点102g围绕触点102a设置,以通过例如使触点102a、102b与相邻的差分对屏蔽来提高通过触点102a、102b传输的差分信号的信号完整性。
图18和19示出了其中触点102通过焊料103连接至焊盘108的另一传统通孔结构。触点102通过迹线105电连接至通孔101。通孔101的每一个包括连接至对应迹线105的环状圈(annular ring)(104)。
以上描述的现有技术的通孔结构未能包括通过从连接器过渡到PCB的信号传播的单个中心轴。例如,如图21所示,通过连接器的触点102的信号传播的中心轴与通过通孔101的信号传播的中心轴不同。中心轴的该差别由迹线105确定。通过差分对的两个触点102a、102b的信号传播的中心轴位于两个触点102a、102b之间的中央。类似地,通过差分对的两个通孔101a、101b的信号传播的中心轴位于两个通孔101a、101b之间的中央。中心轴由于迹线105的长度和方向而彼此偏移,通常对于50密耳间距偏移36密耳。此外,由于交叉项耦合因子是均匀分布的,因此现有技术的通孔结构缺乏关于上接地平面层的角对称性和缺乏差分信号的通孔之间的优先耦合。不能包括信号传播的单个中心轴、缺乏角对称性、以及缺乏优先耦合负面地影响信号完整性。
在图18中,由于当俯视观察时接地平面106的反焊盘107(即,其中没有设置接地平面106的孔或部分)仅包围通孔101a、101b,但不包围焊盘108a、108b和迹线105a、105b,因此焊盘108a、108b、迹线105a、105b和地平面106之间的电容耦合增加。太多的电容耦合可导致时域反射计(TDR)阻抗剖面(profile)的下降,这可导致信号被反射回和不被传输。如果增加反焊盘107的尺寸来使接地平面106从焊盘108下移除,则更大的反焊盘107会增加串扰并且影响阻抗剖面。而且,随着信号速度增加,更大的反焊盘107可导致信号改变反焊盘107周围的传播模式,从而可进一步导致信号损耗和反射。
如图20所示,每个接地触点102g连接至对应的接地通孔101g,由于必须钻出连接至接地触点102g的每个接地通孔101g,因此增加了成本。
发明内容
为了克服以上所描述的问题,本发明的优选实施例提供了一种可用于高密度、高速连接器应用中的通孔结构,高密度、高速连接器应用需要高性能PCB引出设计以能够充分利用连接器的用途。本发明的优选实施例提供关于串扰和插入损耗的显著性能优势,从而扩展了用于高密度小间距应用的上高频率(upper high-frequency)操作范围。
根据本发明的优选实施例的印刷电路板包括:位于印刷电路板的顶表面并设置成传输第一差分信号的第一和第二信号焊盘;通过印刷电路板延伸并且设置成传输第一差分信号的第一和第二信号通孔;以及位于印刷电路板的顶表面下方的层上并且包括反焊盘的第一接地平面,当俯视观察时反焊盘包围第一和第二信号焊盘和第一和第二信号通孔。
印刷电路板进一步优选包括:位于印刷电路板的顶表面上并且连接第一信号焊盘和第一信号通孔的第一信号迹线,以及位于印刷电路板的顶表面上并且连接第二信号焊盘和第二信号通孔的第二信号迹线。
第一和第二信号通孔优选位于连接第一和第二信号焊盘的线的相对侧。第一和第二信号通孔优选地位于第一和第二信号焊盘之间的中心线上。第一和第二信号通孔优选地从第一和第二信号焊盘之间的中心线偏移。
印刷电路板进一步优选包括:位于印刷电路板的顶表面上并且设置成提供接地的第一、第二、第三和第四接地焊盘;通过印刷电路板延伸并且设置成提供接地的第一和第二接地通孔;位于印刷电路板的顶表面上并且连接第一和第二接地焊盘的第一接地迹线;以及位于印刷电路板的顶表面上并且连接第三和第四接地焊盘的第二接地迹线。第一和第二接地通孔优选地位于第一和第二信号焊盘之间的中心线上。第一和第二接地通孔以及第一和第二信号通孔优选地位于第一和第二信号焊盘之间的中心线上。
印刷电路板进一步优选包括第三和第四信号通孔,第三和第四信号通孔通过所述印刷电路板延伸并且设置成传输第二差分信号。优选在第一中心线和第二中心线之间没有设置接地通孔,第一中心线在第一和第二信号焊盘之间,并且第二中心线在所述第三和第四信号焊盘之间,并且第一和第二中心线优选不重叠。
印刷电路板进一步优选包括:位于第一接地平面下面的层上并且包括反焊盘的第二接地平面,当俯视观察时,反焊盘仅包围第一和第二信号通孔。
根据本发明的优选实施例的电气系统包括:如上讨论的印刷电路板和连接器,连接器包括设置成传输第一差分信号的第一和第二信号触点。第一信号触点连接至第一信号焊盘。第二信号触点连接至第二信号焊盘。当俯视观察时,反焊盘包围第一和第二信号触点。
印刷电路板进一步优选包括:位于印刷电路板的顶表面上并且连接第一信号焊盘和第一信号通孔的第一信号迹线,以及位于印刷电路板的顶表面上并且连接第二信号焊盘和第二信号通孔的第二信号迹线。第一和第二信号通孔位于连接第一和第二信号焊盘的线的相对侧。第一和第二信号通孔优选地位于第一和第二信号焊盘之间的中心线上。第一和第二信号通孔优选地从第一和第二信号焊盘之间的中心线偏移。
印刷电路板进一步优选包括:位于印刷电路板的顶表面上并且设置成提供接地的第一、第二、第三和第四接地焊盘;通过印刷电路板延伸并且设置成提供接地的第一和第二接地通孔;位于印刷电路板的顶表面上并且连接第一和第二接地焊盘的第一接地迹线;以及位于印刷电路板的顶表面上并且连接第三和第四接地焊盘的第二接地迹线。连接器进一步优选包括设置成提供接地的第一、第二、第三和第四接地触点。第一接地触点优选连接至第一接地焊盘。第二接地触点优选连接至第二接地焊盘。第三接地触点优选连接至第三接地焊盘。第四接地触点优选连接至第四接地焊盘。第一和第二接地通孔优选地位于第一和第二信号焊盘之间的中心线上。第一和第二接地通孔以及第一和第二信号通孔优选地位于第一和第二信号焊盘之间的中心线上。
印刷电路板进一步优选包括:通过印刷电路板延伸并且设置成传输第二差分信号的第三和第四信号通孔,以及连接器进一步优选包括设置成传输第二差分信号的第三和第四信号触点。优选在第一中心线和第二中心线之间不设置接地通孔,所述第一中心线在所述第一和第二信号焊盘之间,并且所述第二中心线在所述第三和第四信号焊盘之间。所述第一和第二中心线优选不重叠。第三信号触点优选连接至第三信号焊盘。第四信号触点优选连接至第四信号焊盘。
印刷电路板进一步优选包括:位于第一接地平面下面的层上并且包括反焊盘的第二接地平面,当俯视观察时,反焊盘仅包围第一和第二信号通孔。
参照所附附图的本发明的优选实施例的以下详细描述,本发明的上述和其他特征、元件、特性和优点将变得更显而易见。
附图说明
图1为根据本发明的优选实施例的触点和通孔的差分对的特写图。
图2为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的一部分的俯视图。
图3为包括根据本发明的优选实施例的通孔的差分对的通孔的阵列的一部分的俯视立体图。
图4为根据本发明的优选实施例的一对接地触点的立体图。
图5为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的一部分的侧视立体图。
图6为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的一部分的另一侧视立体图。
图7为根据本发明的优选实施例的触点和通孔的差分对的另一仰视立体图。
图8为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的立体图。
图9为包括根据本发明的优选实施例的触点的差分对的通孔的两行阵列的一部分的俯视立体图。
图10为包括触点的差分对和根据本发明的优选实施例的接地通孔的附加行的一行通孔的一部分的俯视立体图。
图11为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的另一阵列的立体图。
图12为包括根据本发明的优选实施例的触点和通孔的差分对的触点和通孔的阵列的又一阵列的立体图。
图13为对比本发明的优选实施例的图8的通孔结构与现有技术的图22的通孔结构的远端串扰(FEXT)相对于频率的曲线图。
图14为对比本发明的优选实施例的图8的通孔结构与现有技术的图22的通孔结构的近端串扰(NEXT)相对于频率的曲线图。
图15为对比本发明的优选实施例的图8的通孔结构与现有技术的图22的通孔结构的差分插入损耗(IL)相对于频率的曲线图。
图16为现有技术的覆盖区域的俯视图。
图17为根据现有技术的排列的触点和通孔的阵列的侧视立体图。
图18为根据现有技术的排列的触点和通孔的差分对的特写图。
图19为包括根据现有技术的排列的触点和通孔的差分对的触点和通孔的阵列的俯视图。
图20为根据现有技术的排列的一对接地触点的立体图。
图21为另一现有技术覆盖区域的俯视图。
图22为包括根据现有技术的排列的触点和通孔的差分对的触点和通孔的阵列的立体图。
图23A和23B为根据本发明的优选实施例的连接器的俯视和仰视立体图。
图24A和24B为根据本发明的优选实施例的触点的立体图。
图25为连接至根据本发明的优选实施例的通孔结构的连接器的特写截面图。
具体实施方式
图1-15和23A-25示出了本发明的优选实施例。图1-15示出了根据本发明的各个优选实施例的通孔结构。图23A-25示出了连接至根据本发明的优选实施例的通孔结构的连接器。
图1为排列作为差分对的触点2a、2b的特写图。图2为焊盘8的六乘三阵列的平面图,其中触点8a,8b被触点8g包围。在图1和2以及一些其他附图中,为了说明的目的,某些元件或特征被忽略。例如,在图1和2中仅示出PCB的导电部分,而未示出介电部分(例如,FR-4的层或其他合适的介电材料)。此外,一些元件或特征在一些附图中被夸大。例如,图3中的接地平面6之间的距离被夸大使得BOR可被容易地看见。
为了简单起见,图1仅部分地示出触点2a、2b。任何合适的触点可用于包括例如图4中的那些触点的触点2a、2b。触点2a、2b包括在连接器30中(图1和2中未示出,但是在图23A和23B中示出了连接器30的示例)。通常,连接器30包括排列成与图2所示的焊盘8的阵列对应的触点2的阵列。任何数量的行和列可用于触点2和焊盘8的阵列。优选触点2和焊盘8的阵列是规则的,体现在于:相邻行之间的距离为与相邻列之间的距离相同的距离,即,水平间距与垂直间距相同。然而,可能使用其中这些距离不相同的阵列,即,水平间距和垂直间距不相同。
在触点2和焊盘8的阵列中,可使用不同的引出线分配。换言之,每个触点2和焊盘8可分配至差分信号对或接地。触点2和焊盘8中的一些可能不被分配至差分信号对或接地。例如,一些触点2和焊盘8可被分配至单端信号、功率或根本不被分配。为了提供优选的引出线分配,以下讨论优选使用最佳水平和高密度引出线。触点2和焊盘8的阵列的一部分可能被分配至最佳水平引出线,以及触点和焊盘的阵列的另一部分可能被分配至高密度引出线。
在图1中,触点2a、2b优选地通过焊料3连接至焊盘8a、8b。焊料3由例如焊球、压接焊料(crimped solder)或焊料包(solder charge)提供。此外,还可能使用以针栅阵列(PGA)设置的引脚代替以BGA设置的焊料。焊盘8a、8b通过迹线5a、5b连接至通孔la、lb的环状圈4a、4b。
如图1所示,通孔la、lb设置在连接触点2a、2b的线的相对两侧上并且优选地沿着触点2a、2b之间的中心线设置。然而,如以下针对图12所讨论的,通孔la、lb可能从触点2a、2b之间的中心线偏移,从而不沿着中心线精确对齐。通孔la,、lb优选地设置成使得通孔la、lb之间的距离与触点2a、2b之间的距离相同,当俯视观看时,触点2a、2b和通孔la、lb位于正方形的拐角处。然而,代替正方形,触点2a、2b和通孔la、lb可能位于在菱形或其他合适形状的拐角处。
PCB的顶层包括导电层,通常为铜但也可能是任何合适的导电材料,导电层包括环状圈4、迹线5和焊盘8。环状圈4、迹线5和焊盘8可在相同时间或不同时间形成。如上所述,通孔1和触点2通过环状圈4、迹线5和焊盘8连接。与信号在水平方向(即,平行于PCB的表面)中的传播路径的长度相比,信号在垂直方向(即,垂直于PCB的表面)中的传播路径的长度非常小。
例如,图1和2中所示的接地平面6位于包含环状圈4、焊盘8、以及迹线5的平面之下。在图1中仅能看到一个接地平面6,而在图2中可看到两个接地平面6,其中可穿过顶接地平面6中的反焊盘7看到底接地平面6。接地平面6优选地包括包围通孔la、lb的反焊盘7。可使用包括零和两个以上的任何数量的接地平面6。图2示出了位于两个接地平面6中的两个不同反焊盘7。当俯视观察时,顶部反焊盘7最接近PCB的表面且最接近环状圈4a、4b、焊盘8a、8b、以及迹线5a、5b;包围通孔la、lb;并且足够大以包围环状圈4a、4b、焊盘8a、8b、以及迹线5a、5b。当俯视观察时,底部反焊盘7包围通孔la、lb,但优选地不足够大到包围环状圈4a、4b、焊盘8a、8b、以及迹线5a、5b。由于通孔la、lb和触点2a、2b设置在相同中心轴9(图6和7所示)周围,因此可能提供最小的反焊盘7以减小环状圈4a、4b、焊盘8a、8b、以及迹线5a、5b与顶接地平面6之间的电容耦合。由于电容耦合减小,因此降低了顶接地层6处的低阻抗不连续性。
优选提供可能最小的对称成形的反焊盘7;然而,可使用任何尺寸和形状的反焊盘7。反焊盘7的尺寸和形状可用于调节通过连接器和PCB传输的信号的TDR阻抗剖面。由于反焊盘7可位于信号触点2a、2b的正下方,因此可能提供关于触点2a、2b对称成形的反焊盘7,但不可能具有采用例如图所示的传统排列。共同中心轴9和对称最小尺寸的反焊盘7的组合增强了信号完整性。图15的差分插入损耗曲线图示出了在高频下本发明的优选实施例相比于现有技术显著更好的性能。
如图2中的箭头所示,迹线5a、5b被设置成连接环状圈4a、4b和焊盘8a、8b,使得通过通孔la,lb传播的差分信号共享与通过触点2a、2b传播的差分信号相同的中心轴9(如图6和7所示)。与不具有共同中心线、具有两个90度转弯、不对称、并且需要更大反焊盘的传统结构相比,迹线的这种排列有效地产生传输线结构以包围环状圈4a、4b和焊盘8a、8b两者,该传输线结构具有围绕传播的中心轴9的90度对称的扭转和对称成形的最小尺寸的反焊盘7。
如图4所示,两个触点2g优选地连接至相同的接地通孔1g。将两个接地触点2g连接至单个接地通孔1g减少了需要在PCB中形成的孔的数量,从而降低了成本。此外,将两个接地触点2g连接至单个接地通孔1g并结合沿着触点2a、2b之间的中心线设置通孔la、lb,增加了PCB中的相邻行的通孔1之间的通道的尺寸。如图2所示,接地通孔1g位于左侧的信号通孔1a、lb之间的中心线上和位于右侧的信号通孔1a、lb之间的中心线上,使得两个中心线之间不存在接地通孔。
如图5和8所示,可用于在通孔1之间布线迹线5bo的通道的宽度为大约100密耳减去PTH,大约是图18所示的通道的两倍大。通道的增加的宽度增加了迹线布线选项。除增加迹线布线选项之外,相邻行的信号通孔la、lb之间的增加的宽度增加了相邻差分对之间的隔离。
虽然将两个接地触点2g连接至单个接地通孔1g可略增加从顶接地层到BGA焊盘的自感,但是由于以下原因抵消自感的略增加是可能的。接地通孔1g的有效长度通常非常短,例如,大约4密耳,这降低了由增加的自感所导致的负面影响。接地通孔1g通常从顶部到底部通过PCB延伸,并且通常连接至接地通孔1g延伸通过的每个接地平面。然而,由于接地通孔1g连接至最接近PCB的顶部的接地平面6,因此接地通孔1g的有效长度为PCB的顶部和最接近PCB的顶部的接地平面6之间的距离,为大约4密耳。可能通过增大一个接地通孔1g的直径来减小该一个接地通孔1g的自感。本发明的优选实施例对两个接地触点2g使用一个接地通孔1g,从而减少了通过PCB延伸的接地通孔1g的数量。由于减少了接地通孔1g的数量,因此更多空间可用于迹线布线,从而使BOR中的迹线布线更容易。如上所讨论的,采用具有更大直径的一个接地通孔1g代替两个接地通孔1g可补偿自感的变化。此外,最佳水平引出线分配用于接地的附加连接器触点,从而降低了自感。因为与通过将两个接地触点2g连接至单个接地通孔1g产生的自感的略微增加相比,附加信号触点la、lb的添加使总自感降低了很多倍,因此可改善总自感。
将两个触点2g连接至相同的接地通孔1g减少了热通道的数量。与由焊盘8a、8b定义的热沉相比,由接地焊盘8g定义的热沉略微更相似。信号焊盘8a、8b附连至具有内部迹线作为它们的热沉的通孔la、lb。接地焊盘8g附连至具有更多铜质量(即,更多热质量)的接地平面6。由于它们附连至更大热质量,因此包括任何焊料的接地焊盘8g的温度升高应当比信号焊盘8a、8b慢。通过将两个接地焊盘8g连接至一个通孔1g,使对热导率的抵抗增加,从而允许接地焊盘8g移动至略微更接近信号焊盘8、8b的温升曲线。
优选地,连接至两个接地触点2g的单个接地通孔1g沿着例如图1和2所示的两个触点2a、2b之间的中心线设置。这种排列产生4直列(inline)通孔排列:接地通孔1g、信号通孔2a、信号通孔2b、以及接地通孔1g(G-S-S-G)。4直列通孔排列紧密地耦合在信号通孔1a、1b中传播的差分信号。通过将两个接地触点2g连接至相同的接地通孔1g移除50%的接地通孔1g,减少了信号通孔1a、1b和接地通孔1g之间的一些电容耦合。电容耦合的减少能够使4直列通孔排列的信号通孔1a、1b内的电容耦合增加、保持可接受的TDR阻抗剖面、并且将传播的信号集中到更小的空间中,即,信号通孔1a、1b之间。此外,通过使相邻对的信号通孔1a、1b的中心线之间的距离约增加一倍,提供电隔离并且使相邻对的信号通孔1a、1b之间的电隔离显著增加,从而不只是对接地通孔的补偿,该接地通孔屏蔽接地通孔1g减少50%造成的损失。如图5所示,对于具有50密耳乘50密耳间距间隔的连接器,信号通孔1a、1b的相邻对的中心线之间的距离通常为大约100密耳,是图17所示的传统的50密耳距离(也是针对具有50密耳乘50密耳间距间隔的连接器)的两倍。
如图12所示,还可能使信号通孔1a、1b从触点2a、2b之间的中心线偏移。偏移允许用于形成信号通孔1a、1b的钻孔之间的更长的距离,并因此允许该距离下的信号通孔1a、1b的更大密度,同时还实现如上讨论的提高信号完整性优点。通孔1a、1b的最大偏移将等于连接器间距的一半,在该偏移点处通孔之间的距离为原始的布线通道宽度。任何进一步的偏移将使信号完整性更差。
例如,如图3和8所示,差分对的通孔1a、1b比相邻差分对的通孔1a、1b彼此更接近地设置。本发明的优选实施例的相邻差分对的通孔1a、1b间距比如图19和22所示的相邻差分对的通孔101间距更远。相邻差分对的通孔1a、1b之间的这种增加的距离提供相邻差分对之间改善的隔离。通孔1a、1b还通过提供中心轴9(如图6和7所示)提供PCB和连接器之间的改善的过渡,差分信号沿着中心轴9传播。该通孔结构提供差分对的通孔1a、1b之间的最紧密的信号耦合和相邻差分对之间的最大空间间隔,以实现最佳情况隔离。
根据本发明的优选实施例的通孔结构可降低相邻差分对之间的串扰。图13和14为对比例如图8所示的优选实施例的通孔结构和例如图22所示的现有技术的通孔结构的近端串扰(NEXT)和远端串扰(FEXT)的曲线图。连接器所需的图8和22所示的PCB BOR的HFSS模型用于产生图13和14。针对最佳水平引出线,使用四个干扰源(aggressor)和一个受干扰信号(victim)的最坏情况的多干扰源串扰分析产生图13和14的曲线图,最佳水平引出线包括用于每个信号触点2a或2b的接地触点2g并且是行业优选的。图13和14显示与现有技术的通孔结构相比,根据优选实施例的通孔结构的串扰的显著降低,并且对于大部分所示频率范围串扰降低高达大约20dB。
可能使用其他引出线代替最佳水平引出线,最佳水平引出线中每个信号触点2a或2b包括对应的接地触点2g。例如,如图11所示,可能使用高密度引出线,高密度引出线包括用于每对信号触点2a、2b的接地触点2g。由于信号触点2a、2b的每一对仅与一个接地触点2g相关联,因此可能实现更高密度的信号触点2a、2b对。
如图6和7所示,通过触点2a、2b和通孔1a、1b传输的差分信号具有共同中心轴9并且具有关于该中心轴9的角对称。通过在如图2中的两个箭头所示的相反的方向中布线迹线5a、5b,实现了通孔1a、1b中具有与触点2a、2b相同的中心轴。迹线5a、5b产生在中心轴9周围的被传输的差分信号的90度扭转。该90度扭转发生在包括环状圈4、迹线5、以及焊垫8的平面中,该平面通常为例如大约0.03mm厚度。差分信号不仅在通孔1a、1b和触点2a、2b中耦合,而且还在迹线5a、5b中耦合。
图9示出了用于具有两行触点的连接器的通孔结构。图9示出了其中添加两行额外行的接地通孔1g(顶部和底部)使得能够实现4直列通孔排列的排列。换言之,通过将一行触点中的信号触点2a、2b和相对行的触点中的一对接地触点2g以及与相对行的触点相对的顶部或底部额外行的通孔1g组合,从而产生G-S-S-G通孔结构,实现了4直列通孔排列。在图9中,接地焊盘8g被包括在额外行的接地通孔1g中;然而可能不使用接地焊盘8g而且可能仅使用接地通孔1g。
图10示出了用于仅具有一行触点的连接器的通孔结构。图10示出了其中添加两行额外行的接地通孔1g(顶部和底部)使得能够实现4直列通孔排列的排列。换言之,通过将信号触点2a、2b和额外行的通孔1g中的顶部和底部通孔1g组合,从而产生G-S-S-G通孔结构,实现了4直列通孔结构。在图10中,接地焊盘8g被包括在额外行的接地通孔1g中;然而可能不使用接地焊盘8g而且可能仅使用接地通孔1g。
图23A和23B示出了可与以上所述的通孔结构一起使用的连接器30。图23A示出了连接器30的俯视立体图,以及图23B示出了连接器30的仰视立体图。图23A和23B中的连接器30为内孔连接器(female connector);然而连接器30还可以是对应的插入连接器(maleconnector)(未示出),插入连接器可与内孔连接器配合。通过作为内孔连接器,转接卡(未示出)可插入连接器30,而不是与对应的插入连接器配合。转接卡是提供从转接卡的一端到转接卡的另一端的电连接(通常为迹线)的PCB。未插入连接器30的转接卡的端部然后可被插入另一内孔连接器(也未示出)。除电连接之外,转接卡可提供无源和/或有源电部件。连接器30包括触点2的阵列。虽然图23A和23B所示的连接器30包括八行触点2,但是可能使用具有任何数量的行的触点2的连接器30。连接器30的水平和垂直间距优选为0.8mm(31.5密耳),但是,可使用任何其他合适的间距。连接器30包括可分配至差分对或接地的触点2的阵列。
连接器30还可包括定位销30a,定位销30a有助于在附连至PCB时对齐连接器30。如图23B所示,定位销30a优选被对齐成使得连接器30可仅以一种方式关于PCB对齐。这可通过不对称地对齐连接器30上的定位销20a和/或通过提供不同尺寸或形状的定位销30a实现。
连接器30还可包括极化部分30b,极化部分30b防止对应的配合的连接器(未示出)与连接器30配合,除非它被正确地对齐。可使用任何合适的极化部分,或可不使用极化部分。
图24A和24B示出了可用于图23A和24B所示的连接器30的触点2。图24A示出了没有任何焊料的触点2,以及图24B示出了具有焊料3的触点2。焊料3优选附连至使用孔2h和钉(peg)2p的触点2。可能使用包括压接焊料(crimped solder)、焊料球等的任何类型的焊料作为焊料3。虽然钉2p和孔2h可用于在焊料3回流之前帮助将焊料3固定至触点2,但是可能使用其他装置将焊料3固定至触点2。
图25为连接至如上所讨论的通孔结构的连接器30的截面图。为了简单起见,仅示出连接器30的部分,而且触点2的最前面一排显示没有连接器30。触点2a、2b通过焊盘8a、8b(图25中未标记)、迹线5a、5b(图25中未标记)、以及环状圈4a、4b(图25中仅标记环状圈4b)连接至通孔1、1b。两个接地触点2g通过焊盘8a、8b(图25中未标记)、迹线5a、5b(图25中未标记)、以及环状圈4a、4b(图25中仅标记环状圈4b)连接至相同的接地通孔1a。通过图25所示的排列,可能在共同中心轴周围的通孔1a、1b与触点2a、2b之间传输差分信号。如上所述,当差分信号被传入和传出连接器30和PCB时,差分信号通过90度扭转传输。优选地,如图25所示,通孔1以4直列排列(G-S-S-G)设置。
本发明的优选实施例适用于更低和更高密度的间距;它们的用途可更优选地用于高密度间距应用中。本发明的优选实施例还可用于包括任何数量的行的触点的连接器,包括两行的触点或仅包括单行的触点的连接器。
本发明的各个优选实施例改善BOR并且可用于任何类型的转接卡构造,包括具有耦合的微带或带状线或共面波导结构的转接卡。
应当理解,本发明的上述描述仅是示例性的。本领域的普通技术人员可设计出多种替代方案和修改,而不背离本发明。因此,本发明旨在包含落入本发明所附权利要求的范围的所有此类变更、修改和变型。

Claims (20)

1.一种印刷电路板,包括:
第一和第二信号焊盘,所述第一和第二信号焊盘位于所述印刷电路板的顶表面上并且设置成传输第一差分信号;
第一和第二信号通孔,所述第一和第二信号通孔通过印刷电路板延伸并且设置成传输第一差分信号;以及
第一接地平面,所述第一接地平面位于所述印刷电路板的顶表面下的层上并且包括反焊盘,当俯视观察时所述反焊盘包围所述第一和第二信号焊盘和第一和第二信号通孔,
其中,所述第一信号通孔当被俯视时与所述第一和第二信号焊盘相互隔开,且
所述第二信号通孔当被俯视时与所述第一和第二信号焊盘相互隔开。
2.如权利要求1所述的印刷电路板,进一步包括:
第一信号迹线,所述第一信号迹线位于印刷电路板的顶表面上并且连接所述第一信号焊盘和第一信号通孔;以及
第二信号迹线,所述第二信号迹线位于印刷电路板的顶表面上并且连接所述第二信号焊盘和第二信号通孔。
3.如权利要求1所述的印刷电路板,其特征在于,所述第一和第二信号通孔位于连接所述第一和第二信号焊盘的线的相对侧。
4.如权利要求3所述的印刷电路板,其特征在于,所述第一和第二信号通孔位于所述第一和第二信号焊盘之间的中心线上。
5.如权利要求3所述的印刷电路板,其特征在于,所述第一和第二信号通孔从所述第一和第二信号焊盘之间的中心线偏移。
6.如权利要求1所述的印刷电路板,进一步包括:
第一、第二、第三和第四接地焊盘,所述第一、第二、第三和第四接地焊盘位于所述印刷电路板的顶表面上并且设置成提供接地;
第一和第二接地通孔,所述第一和第二接地通孔通过所述印刷电路板延伸并且设置成提供接地;
第一接地迹线,所述第一接地迹线位于所述印刷电路板的顶表面上并且连接所述第一和第二接地焊盘;以及
第二接地迹线,所述第二接地迹线位于所述印刷电路板的顶表面上并且连接所述第三和第四接地焊盘。
7.如权利要求6所述的印刷电路板,其特征在于,所述第一和第二接地通孔位于所述第一和第二信号焊盘之间的中心线上。
8.如权利要求6所述的印刷电路板,其特征在于,所述第一和第二接地通孔和所述第一和第二信号通孔位于所述第一和第二信号焊盘之间的中心线上。
9.如权利要求1所述的印刷电路板,进一步包括第三和第四信号焊盘以及第三和第四信号通孔,所述第三和第四信号通孔通过所述印刷电路板延伸并且设置成传输第二差分信号;其中
没有接地通孔位于第一中心线和第二中心线之间,所述第一中心线在所述第一和第二信号焊盘之间,并且所述第二中心线在所述第三和第四信号焊盘之间;以及
所述第一和第二中心线不重叠。
10.如权利要求1所述的印刷电路板,进一步包括第二接地平面,所述第二接地平面位于所述第一接地平面下的层上并且包括反焊盘,当俯视观察时,所述反焊盘仅包围所述第一和第二信号通孔。
11.一种电气系统,包括:
权利要求1的印刷电路板;
连接器,所述连接器包括第一和第二信号触点,所述第一和第二信号触点设置成传输所述第一差分信号;其中
所述第一信号触点连接至所述第一信号焊盘;
所述第二信号触点连接至所述第二信号焊盘;以及
当俯视观察时,所述反焊盘包围所述第一和第二信号触点。
12.如权利要求11所述的电气系统,其特征在于,所述印刷电路板进一步包括:
第一信号迹线,所述第一信号迹线位于印刷电路板的顶表面上并且连接所述第一信号焊盘和第一信号通孔;以及
第二信号迹线,所述第二信号迹线位于印刷电路板的顶表面上并且连接所述第二信号焊盘和第二信号通孔。
13.如权利要求11所述的电气系统,其特征在于,所述第一和第二信号通孔位于连接所述第一和第二信号焊盘的线的相对侧。
14.如权利要求13所述的电气系统,其特征在于,所述第一和第二信号通孔位于所述第一和第二信号焊盘之间的中心线上。
15.如权利要求13所述的电气系统,其特征在于,所述第一和第二信号通孔从所述第一和第二信号焊盘之间的中心线偏移。
16.如权利要求11所述的电气系统,其特征在于:
所述印刷电路板进一步包括:
第一、第二、第三和第四接地焊盘,所述第一、第二、第三和第四接地焊盘位于所述印刷电路板的顶表面上并且设置成提供接地;
第一和第二接地通孔,所述第一和第二接地通孔通过所述印刷电路板延伸并且设置成提供接地;
第一接地迹线,所述第一接地迹线位于所述印刷电路板的顶表面上并且连接所述第一和第二接地焊盘;以及
第二接地迹线,所述第二接地迹线位于所述印刷电路板的顶表面上并且连接所述第三和第四接地焊盘;以及
所述连接器进一步包括设置成提供接地的第一、第二、第三和第四接地触点;其中
所述第一接地触点连接至所述第一接地焊盘;
所述第二接地触点连接至所述第二接地焊盘;
所述第三接地触点连接至所述第三接地焊盘;以及
所述第四接地触点连接至所述第四接地焊盘。
17.如权利要求16所述的电气系统,其特征在于,所述第一和第二接地通孔位于所述第一和第二信号焊盘之间的中心线上。
18.如权利要求16所述的电气系统,其特征在于,所述第一和第二接地通孔和所述第一和第二信号通孔位于所述第一和第二信号焊盘之间的中心线上。
19.如权利要求11所述的电气系统,其特征在于:
所述印刷电路板进一步包括第三和第四信号焊盘以及第三和第四信号通孔,所述第三和第四信号通孔通过所述印刷电路板延伸并且设置成传输第二差分信号;以及
所述连接器进一步包括第三和第四信号触点,所述第三和第四信号触点设置成传输所述第二差分信号;其中
没有接地通孔位于第一中心线和第二中心线之间,所述第一中心线在所述第一和第二信号焊盘之间,并且所述第二中心线在所述第三和第四信号焊盘之间;
所述第一和第二中心线不重叠;
所述第三信号触点连接至所述第三信号焊盘;以及
所述第四信号触点连接至所述第四信号焊盘。
20.如权利要求11所述的电气系统,其特征在于,所述印刷电路板进一步包括第二接地平面,所述第二接地平面位于所述第一接地平面下的层上并且包括反焊盘,当俯视观察时,所述反焊盘仅包围所述第一和第二信号通孔。
CN201280043370.2A 2011-09-07 2012-09-07 用于传输差分信号的通孔结构 Active CN103828496B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161531714P 2011-09-07 2011-09-07
US61/531,714 2011-09-07
US13/607,281 2012-09-07
PCT/US2012/054301 WO2013036862A2 (en) 2011-09-07 2012-09-07 Via structure for transmitting differential signals
US13/607,281 US9198280B2 (en) 2011-09-07 2012-09-07 Via structure for transmitting differential signals
US13/607,298 2012-09-07
US13/607,338 2012-09-07
US13/607,338 US9137887B2 (en) 2011-09-07 2012-09-07 Via structure for transmitting differential signals
US13/607,298 US9215795B2 (en) 2011-09-07 2012-09-07 Via structure for transmitting differential signals

Publications (2)

Publication Number Publication Date
CN103828496A CN103828496A (zh) 2014-05-28
CN103828496B true CN103828496B (zh) 2017-04-26

Family

ID=47752256

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280043408.6A Active CN103814630B (zh) 2011-09-07 2012-09-07 用于传输差分信号的通孔结构
CN201280043370.2A Active CN103828496B (zh) 2011-09-07 2012-09-07 用于传输差分信号的通孔结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280043408.6A Active CN103814630B (zh) 2011-09-07 2012-09-07 用于传输差分信号的通孔结构

Country Status (4)

Country Link
US (3) US9137887B2 (zh)
CN (2) CN103814630B (zh)
DE (2) DE112012003721T5 (zh)
WO (2) WO2013036865A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103054B2 (en) * 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
US10062981B2 (en) 2013-12-18 2018-08-28 Intel Corporation Ground routing device and method
US9478491B1 (en) 2014-01-31 2016-10-25 Altera Corporation Integrated circuit package substrate with openings surrounding a conductive via
US9554455B2 (en) * 2014-06-09 2017-01-24 Hirose Electric Co., Ltd. Method and apparatus for reducing far-end crosstalk in electrical connectors
US9807869B2 (en) 2014-11-21 2017-10-31 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US10045434B2 (en) 2014-12-15 2018-08-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing impedance discontinuities on a printed circuit board (‘PCB’)
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
US9548551B1 (en) * 2015-08-24 2017-01-17 International Business Machines Corporation DIMM connector region vias and routing
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10231325B1 (en) 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
US10993315B2 (en) * 2017-10-31 2021-04-27 Avl Technologies, Inc. Printed circuit via for KA satcom circuit boards
CN112425274A (zh) 2018-06-11 2021-02-26 安费诺有限公司 高速、高密度电连接器的底板覆盖区
CN108901126B (zh) * 2018-08-23 2019-09-13 新华三信息技术有限公司 印制电路板、电子设备及印制电路板的生产工艺
JP7134803B2 (ja) * 2018-09-19 2022-09-12 株式会社東芝 プリント基板
CN109815570B (zh) * 2019-01-15 2022-02-22 郑州云海信息技术有限公司 一种检查差分信号过孔之间是否存在走线的方法
EP3935923A1 (en) * 2019-03-06 2022-01-12 TTM Technologies, Inc. Methods for fabricating printed circuit board assemblies with high density via array
US10925153B2 (en) * 2019-04-16 2021-02-16 Dell Products, L.P. System and method to provide connection pads for high speed cables
US11289830B2 (en) 2019-05-20 2022-03-29 Amphenol Corporation High density, high speed electrical connector
CN115298912A (zh) * 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
US11637389B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
WO2023049281A2 (en) * 2021-09-22 2023-03-30 Samtec, Inc. Rf connector mounting
US11778731B2 (en) * 2021-10-18 2023-10-03 Raytheon Company Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181450A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 電子回路基板とその製造方法
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
JPH10242696A (ja) * 1997-02-28 1998-09-11 Ma Lab Inc 回路板を製造するための方法およびその装置
KR100370314B1 (ko) * 2000-06-02 2003-01-30 주식회사 비아텍 빌드업 다층 인쇄회로판 제조방법
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
CN1305354C (zh) * 2001-10-10 2007-03-14 莫莱克斯公司 高速差分信号边缘卡连接器电路板布局
US20040007386A1 (en) 2002-07-11 2004-01-15 S & S Technology Corporation Structure of printed circuit board (PCB)
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7217889B1 (en) * 2003-12-04 2007-05-15 Cisco Technology, Inc. System and method for reducing crosstalk between vias in a printed circuit board
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
JP4354489B2 (ja) * 2004-02-13 2009-10-28 モレックス インコーポレイテド 回路基板及び高速ビアシステム
US20050201065A1 (en) 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
WO2006050202A1 (en) * 2004-10-29 2006-05-11 Molex Incorporated Printed circuit board for high-speed electrical connectors
US7709747B2 (en) * 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
JP2007149805A (ja) * 2005-11-25 2007-06-14 Funai Electric Co Ltd プリント配線板
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US7358752B1 (en) * 2006-03-17 2008-04-15 Emc Corporation Signal launch for high speed differential signals
US7705246B1 (en) * 2007-12-28 2010-04-27 Emc Corporation Compact differential signal via structure
US20100044093A1 (en) * 2008-08-25 2010-02-25 Wilinx Corporation Layout geometries for differential signals
US8016616B2 (en) * 2008-12-05 2011-09-13 Tyco Electronics Corporation Electrical connector system
CN102110920A (zh) * 2009-12-23 2011-06-29 上海贝尔股份有限公司 高速连接器封装和封装方法

Also Published As

Publication number Publication date
US20130056255A1 (en) 2013-03-07
US9198280B2 (en) 2015-11-24
US20130056253A1 (en) 2013-03-07
WO2013036862A3 (en) 2013-05-10
WO2013036865A2 (en) 2013-03-14
US9137887B2 (en) 2015-09-15
CN103814630A (zh) 2014-05-21
CN103814630B (zh) 2017-02-15
US20130056254A1 (en) 2013-03-07
DE112012003725T5 (de) 2014-07-24
WO2013036865A3 (en) 2013-07-11
WO2013036862A2 (en) 2013-03-14
US9215795B2 (en) 2015-12-15
DE112012003721T5 (de) 2014-06-18
CN103828496A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
CN103828496B (zh) 用于传输差分信号的通孔结构
US6488544B1 (en) Anti crosstalk electrical connector and method of manufacturing the same
CN1870853B (zh) 高速差分信号边缘卡连接器电路板布局
CN101950893B (zh) 差分电连接器组件
US9930772B2 (en) Printed circuit and circuit board assembly configured for quad signaling
CN101882717B (zh) 特别适合正交体系结构电子系统的中平面
JP5995723B2 (ja) 基準回路を有する多層回路部材
EP2319138B1 (en) Communications connector with multi-stage compensation
CN101673887B (zh) 改进的匹配阻抗表面贴装技术基底面
CN102986307A (zh) 结构化电路板和方法
CN113573463B (zh) 电路板
CN104996001B (zh) 用于连接用于高速数据传输的电引线的电连接接口
CN101834394A (zh) 具有信号和同轴触头的连接器装置
KR20120105503A (ko) 릴리프 플러그인 커넥터 및 다층 회로 기판
CN114430608A (zh) 一种印制电路板及背板架构系统、通信设备
CN103390818B (zh) 一种超高速通信用抗串扰接口电路及包含该接口电路的插座
CN203339349U (zh) 一种超高速通信用抗串扰接口电路及包含该接口电路的插座
CN114628958B (zh) 差分信号模块及差分信号连接器
US20230413434A1 (en) Circuit board with lower dielectric constant and electrical connector having the same
KR100709164B1 (ko) 누화 소거를 위한 프린트 기판
CN106604520A (zh) 印刷电路板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant