CN102986307A - 结构化电路板和方法 - Google Patents
结构化电路板和方法 Download PDFInfo
- Publication number
- CN102986307A CN102986307A CN2011800322847A CN201180032284A CN102986307A CN 102986307 A CN102986307 A CN 102986307A CN 2011800322847 A CN2011800322847 A CN 2011800322847A CN 201180032284 A CN201180032284 A CN 201180032284A CN 102986307 A CN102986307 A CN 102986307A
- Authority
- CN
- China
- Prior art keywords
- conductive via
- circuit board
- signal
- conductive
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
提供一种电路板(1),其包括多个绝缘层、至少一个接地层和至少一个包括信号迹线的层。该电路板至少包括第一导电过孔(17)和第二导电过孔(17)。第一导电过孔和第二导电过孔至少穿透所述多个绝缘层中的第一绝缘层,并且连接到信号迹线。第一导电过孔和第二导电过孔彼此相邻布置。至少在第一绝缘层中,通过第一调整部分在分隔的第一方向(R)上分隔第一导电过孔和第二导电过孔,第一调整部分包括与第一绝缘层不同的介电材料属性。
Description
技术领域
本公开内容涉及电路板领域,特别是涉及多层电路板和包括该多层电路板的连接器。
背景技术
普遍已知的是,通过传输线传输的信号,特别是高频信号,可能遭受插入损耗。插入损耗的量级取决于信号频率、传输线尺寸和材料属性。通常以dB损耗为单位来表示插入损耗的量级,0dB意味着无损耗,-6dB意味着相比入射值2倍的损耗,而-20dB表示10倍的损耗。通过具有一个几何结构的第一部分接壤另一几何结构的第二部分的传输线传输的信号可能在第一部分和第二部分之间的交界处遭受显著的损耗。
另外普遍已知的是,被布置为彼此靠近的传输线可能呈现信号串音。而且,该影响也取决于信号频率以及有关的传输线的几何结构和材料属性。
很明显,插入损耗和串音两者均是不期望的,并且在设计传输线和/或互连设备(例如连接器)时花费了很多研究工作,其中,针对一个或多个特定频率,优选在宽的频率范围上减小或防止这些影响。
迄今为止发现的最有效方法包括广泛地分隔受影响的导体和/或提供用于它们之间的屏蔽和/或接地的附加部件。然而,这些解决方案却抵消了对于也优选适于在各种高频下传输多个信号的较小、较少花费的设备的不断努力。
US2002/0027020公开了一种用于将连接器连接到印刷电路板的通孔结构,该通孔结构包括:其中具有用于将信号供应到印刷电路板的导电层的信号通孔;其中具有用于将电力供应到印刷电路板的导电层的电力通孔,以及在信号通孔和电力通孔当中形成的介电常数调整部分。设置该通孔结构以减小连接到高频连接器的印刷电路板的连接器部分中的干扰和噪声,其中,信号通孔被电力通孔围绕。
US2006/0255876公开了一种用于印刷电路板的紧凑的过孔传输线以及该过孔传输线的设计方法,该过孔传输线具有优选的特性阻抗并能够使包括多层印刷电路板的印刷电路板小型化,并且扩大了安装在印刷电路板上的过孔传输线的频率范围。传输线具有形成由信号过孔组成的内导体层边界的中心导体;围绕中心导体布置形成外导体层边界的多个过孔;以及形成印刷电路板导体层的多个导体板;该传输线还设置有在该紧凑过孔传输线的内导体层边界与外导体层边界之间的构成参数调整的穿通孔,并且被电气隔离以防止通过信号过孔传播的信号与高频信号带中的其它信号的串音。所公开的过孔传输线是同轴类型的,其中每个信号过孔由接地过孔的屏蔽来围绕。
本公开内容的目的是提供用于高频信号,优选在低电压(低于5V)下的改进的互连设备,该互连设备兼容了对小型化、低噪声水平和制造成本效益的提高要求。
发明内容
在第一方面,提供了根据权利要求1所述的电路板。第一导电过孔和第二导电过孔有助于至信号迹线的(例如连接器触点的)连接。第一调整部分允许通过提供该调整部分具有一个或多个适当选择的介电材料属性来将第一导电过孔和/或第二导电过孔的阻抗调整到适当的值。以该方式,通过以如此方式分隔的导电过孔行进的信号呈现出比起没有第一调整部分的情况更少的交互影响。另外和/或可替代地,第一调整部分允许减小导电过孔之间的分隔,并且因此允许减小物体尺寸,同时可以将通过导电过孔传输的信号之间的任何交互影响维持在预定水平以下。
受调整部分影响的介电材料属性可以是相对介电常数、相对电容率(permittivift)以及材料的吸收性中的至少一种。
第一绝缘层可以包括在不同位置具有介电材料属性的部分。调整部分被配置为提供与围绕第一导电过孔和第二导电过孔和/或调整部分的绝缘层材料相比的介电材料属性的局部变化,以便将交互影响和/或阻抗调整到适当值。调整部分可以包括或形成第一绝缘层的局部破坏(在材料中的)。
在所期望的电路板中,第一导电过孔和第二导电过孔被配置为用于差分信令的差分信号对。相比单端传输,差分信令允许以在增大的频率下增大的完整性和可靠性并且以减小的功率进行信号传输。沿着差分信号对的一个导体相对于该对的另一导体的几何结构差别和环境(电长度)差别可能导致信号扭曲和噪声;这应当被避免。沿着差分信号对的阻抗失配可能导致反射和插入损耗;这也应当被避免。根据权利要求2所述的电路板允许提供期望的改进的阻抗适应以及与差分信号对的传输线的其它部分的匹配。
根据权利要求3所述的电路板提供了对至少第一导电过孔的屏蔽,改善了信号质量。可以通过第二调整部分来减小和/或防止由于第三导电过孔所致的第一导电过孔(和/或第二导电过孔)与连接的电路之间的阻抗失配。
根据权利要求4和5所述的电路板提供了有利于特别是以高信号频率的信号传输的改进的带状线配置。带状线几何结构允许减小设备的大小并且有利于分层结构。本发明人已经惊奇地发现通过提供仅第一调整部分或者第一调整部分、第二调整部分和第三调整部分中的全部,可以在不同的频率范围中实现显著的改进。
根据权利要求6所述的电路板提供了容纳多个信号的改进的带状线几何结构。特别是当第一过孔和第二过孔以及第五过孔和第六过孔被配置为两对差分信号对时,能够实现减小的插入损耗。特别是当将调整部分设置在至少第一绝缘层中时,能够实现该对之间显著减小的串音。
根据权利要求7所述的电路板特别适于高频信号,特别是具有大约10GHz和更高的频率的高频信号。
根据权利要求8所述的电路板提供了特别的改进,因为空气具有最小的相对介电常数和相对电容率,并因此有利于提供与绝缘层材料的很大差别,并相关联地改进了电路板。与制造具有不同材料的调整部分的电路板相比,这样的电路板还减小了制造成本。气隙还允许减小充电的导体之间的分隔,而不冒短路的风险。调整部分可以包括多个气隙。
根据权利要求9和/或10所述的电路板通过一个或多个适当形成的调整部分提供了改进,其中可有利地应用所有调整部分。较大的调整部分通常导致进一步改进的传输;特别是针对相邻的差分信号对,具有较低的介电常数的较大的调整部分(例如尺寸大约是分隔的导电过孔的直径的气隙)提供了改进的串音分隔。这些权利要求中指定的一个或两个方向上的调整部分的尺寸优选被选定为提供与传输线的邻接部分的阻抗相对应的期望阻抗,导电过孔是该传输线的一部分。
根据权利要求11所述的电路板提供了用于多个信号传输线和特别用于多个差分信号对的改进的导电过孔。导电过孔的差分对受到了减小的交互影响和串音以及改进的阻抗匹配。
以行的方式布置导电过孔还有利于至连接器的连接。以多个行的方式布置导电过孔有利于在以有限量的可预测交互影响的情况下布置大量的连接器以及因此地大量传输线。
可以使平行的行交错,并且可以通过一个或多个调整部分来使平行的行彼此分隔。
在另一方面,提供了根据权利要求12所述的电路板。该电路板向分别由第二导电过孔和第三导电过孔以及第五导电对和第六导电对形成的差分信号对的连接电路提供了改进的阻抗匹配。另外,特别是针对高信号频率,例如高于大约5GHz和更多的,或者针对高于大约10GHz的信号频率。
在另一方面,提供了根据权利要求13所述的电路板。该电路板允许多个不同差分信号对的紧密堆积,减小了不同的差分信号对的插入损耗,并且减小了不同的差分信号对之间的串音,改进了通过该对的信号传输,特别是在大约5GHz和更高的高信号频率下的信号传输。
包括如上所述的电路板的连接器有利于在信号质量中的减小损耗的情况下与另外的电路的互连。电路板本身可以进一步包括诸如滤波器的一个或多个电路。
下面参照通过示例的方法示出本发明的实施例的附图来更全面地说明本发明。
具体实施方式
注意,视图是示意性的,不是必然按照比例的,并且可能已经省略了针对理解本发明所不需要的细节。术语“向上”、“向下”、“以下”、“以上”等如在视图中所取向的那样与实施例有关。另外,通过相同的附图标记来表示至少基本上相同或执行至少基本上相同的功能的元件。
图1示出了图2中的顶视图所示的现有技术的多层电路板1的一部分的截面。图2是图1的电路板1的顶视图,指示了图1的截面。电路板1包括由多个接地层5分隔的多个绝缘层3以及包括信号迹线7的多个层(图1中仅示出一个信号迹线7)。绝缘层可以基本相同或者可以在一个或多个方面彼此不同,特别是在尺寸和/或一个或多个介电材料属性方面彼此不同。电路板1还包括多个通孔9(图1中仅示出两个),该通孔9穿透板1中的一个或多个绝缘层3。通孔9包括导电镀层11和在板1的外表面的可选的导电电镀法兰13(或者焊盘),它们一起形成了导电过孔15和17。导电过孔15连接到一个或多个接地层5(在此是所有接地层),并且被称为接地过孔15。导电过孔17与接地层5绝缘并且连接到一个或多个信号迹线7(在此是一个信号迹线7),因而导电过孔17也被称为信号过孔17。相邻的过孔15、17由部分的电路板1分隔,并由部分的绝缘层3将相邻的过孔15、17彼此绝缘。
如图2中最佳可视的那样,在电路板1中,多个导电过孔15、17被彼此相邻地布置在行R中,该行R定义了相邻过孔之间的分隔的方向,该行R可选地彼此基本平行,并且可选地如本文所示地那样相对于彼此交错。图2所示的导电布置是带状线几何结构的导电布置,其中导体被布置为接地15-信号17-信号17-接地15-信号17-信号17-接地15,该布置非常适合于差分信号通过相邻信号导体(以接地过孔15的形式)的平行传输,通过接地导体(接地过孔15),该相邻信号导体彼此屏蔽并且与它们的环境屏蔽。然而,用途可以是不同的,即不具有差分信令。
应当明白的是,在所示出的电路板1中,接地过孔15略微大于信号过孔17。另外,在行R的方向中,每个过孔15、17之间的相互分隔是相等的。
可替代地,两种类型的过孔15、17可以具有相等的尺寸。而且,不同的尺寸可以存在于接地过孔15(组)和/或信号过孔17(组)之间。也可以相对于(假想的)中心线等距地布置过孔,或者通过不同的距离来分隔过孔。
图3和图4示出了结构大体类似于图1和图2中的电路板1的改进电路板1的不同实施例。
然而,与图1和图2中的电路板1不同,在图3的电路板中,通过包括不同于第一绝缘层的介电材料属性的调整部分19来分隔相邻的信号过孔17。在信号过孔17和接地过孔15之间,不存在这样的调整部分。
在图4的电路板中,通过调整部分19、21来分隔在行R中彼此相邻的所有过孔15、17。调整部分19分隔信号过孔17,而调整部分21分隔信号过孔17和接地过孔15。
调整部分19、21可以具有相同尺寸。在此,然而,信号过孔17之间的调整部分19比信号过孔17与接地过孔15之间的调整部分21更大(在此为:具有更大的直径)。如上所述,调整部分19、21可以包括或者仅仅为在电路板1的材料中的孔,该孔充满电路板的环境大气,例如空气。
在另一实施例中,电路板1可以包括行R,该行R包括沿着该行的信号过孔17、调整部分19、信号过孔17、调整部分21和接地过孔15,诸如其间具有调整部分的信号-信号-接地的单侧带状线布置。这在图5中的截面中示出,其中,调整部分19、21被形成为穿透电路板1的气隙。
已经对通过图2-4的电路板1的一对信号过孔17所发送的差分信号脉冲的传播进行仿真,以及对仅仅在接地过孔与信号过孔之间而并非相邻信号过孔之间包括调整部分的类似电路板(因此,可以将这样的电路板视作相反于图3的电路板)进行仿真。在仿真中,所考虑的板的所有调整部分19、21已经被仿真为基本是圆形外形的管状气隙。仿真是针对当在相应信号过孔17的顶侧上供应信号时向着电路板1的底侧的信号迹线,即信号不得不穿过电路板1而行进信号过孔17的几乎整个长度。
图6示出了差分信号脉冲的差分插入损耗的仿真的结果。在此,曲线越靠近0dB,就越好。
图7A和图7B示出了分别针对以50皮秒或者对于10GBit/秒的信号速度信号迹线7的差分阻抗的仿真结果,以及25皮秒或者对于20GBit/秒的信号速度信号迹线7的差分阻抗的仿真结果。在此,曲线越靠近100Ohm差分阻抗,就越好。
图8示出了该对之间的近端串音的结果,而图9示出了该对之间的远端串音的结果。在此,曲线越低,就越好。
在图6-9中,所绘线表示图2的结果(“无气穴”),虚点线是图3的结果(“…仅在信号过孔之间”),点线是图4的结果(“Circ.Air pock.”=圆形气隙,在所有过孔之间),a和虚线是仅在接地过孔与信号过孔之间而非相邻的信号过孔之间具有调整部分的电路板的结果(“…在信号过孔和接地过孔之间”)。
从图6-9,可以明白的是,在基本上所有的信号频率0-20GHz下,调整部分的设置在所有仿真方面上具有有益效果。在大约8-10GHz之间的频率区域中,在不同的电路板布置之间在插入损耗方面具有小的差别(图6)。差分对的串音的效果随着增大的频率(特别是在大约10GHz或更高的频率下)变得越来越显著(图8、图9)。
图10示出了类似于图4的电路板1的改进的电路板1的另一实施例。在该电路板1中,调整部分19和21被形成为与每行R的方向基本垂直延伸的、基本为矩形的槽,沿着每行R布置过孔15、17。
图11-14示出了正如图6-9的仿真的结果。对于图11-14,在每个情况,调整部分已被当做是矩形气隙,而不是圆形气隙。在此,将调整部分的尺寸选择为:在行R的方向上的宽度是过孔15、17之间的分隔的大约一半,垂直于行R的方向的长度是过孔的直径的大约两倍。
根据图6-9与图11-14之间的比较,将明白的是,在该情况下,调整部分19、21的设置对于通过电路板1的信号脉冲的行为也是有益的。
事实上,在图11中,可以看到,对于大约6-11GHz的频率范围,在所有过孔之间不具有调整部分,也可以减小插入损耗。对于这样的频率,差分阻抗也示出了较小的变化(图12A)。然而,还发现,在所有过孔之间设置调整部分减小了对于所有频率的串音(图13和图14)。因此,取决于预期的使用,例如,取决于将通过过孔传输的预期的信号频率以及是否使用差分信令,可以选择使用更多或更少的调整部分。
可以通过将介电物质插入气隙来以完全地或部分地塞住以气隙的形式的调整部分来获得期望的行为。
图15以类似于图1和图5的截面图示出了电路板1的变型。电路板1具有厚度T,并且包括导电信号过孔17,该导电信号过孔17连接到被布置为相对靠近电路板1顶部的信号迹线7。相比于之前讨论的过孔15、17,部分的电镀层11以及在导电过孔17的底部的法兰13是缺少的,从而所形成的过孔仅在其长度的一小部分上是导电的。过孔17具有沿着外延E的方向穿过电路板1延伸的距离为D的导电部分(在此,以电镀11的形式),该距离D小于电路板1的厚度T。沿着外延E的方向,或者:代替过孔17的缺少部分,将调整部分23布置为包括与一个或多个绝缘层3的介电材料属性不同的一个或多个介电材料属性。因此,相比于过孔17的导电部分11与迹线7连接所在的位置,明显进一步地防止了过孔17中向着电路板1的底侧延伸的部分的任何天线效应。电路板1可以包括多个平行的导电过孔15、17,该导电过孔15、17的导电部分的长度可以相等,或者取决于在过孔连接到一个或多个导电迹线或层的电路板上或电路板内的电平而不同。所具有的导电部分仅部分地延伸到电路板中的过孔的如此结构还可以应用于一个或多个接地过孔15。
在图5所示的电路板1中,相邻信号过孔17,仅仅如以上所示的实施例那样形成接地过孔15。在相邻的信号过孔17以及信号过孔和接地过孔15、17之间,可以如之前所描述的那样设置一个或多个调整部分19、21(未示出)。
可以通过形成包括期望数量的过孔的电路板,在所有过孔中以规则方式布置电镀层11和法兰13来容易得制造图15的这种电路板1。以该方式,不需要改变该板作为总体的制造方法。在可选的顺序步骤中,然后在所选择的过孔15、17处以期望的量从电路板1上去除电镀层11和法兰13。例如,可以通过采用适当的工具(例如具有比过孔的(电镀)更大的尺寸(直径)的钻头)沿着所选择的穿过过孔15、17的电镀来钻出凹口,以进行这样的去除。可以使该凹口保留成空的,或者采用介电材料部分地或全部地填充该凹口,以形成具有一个或多个期望属性的调整部分23。
图16-17B示出了如之前那样针对包括过孔15、17的行R的电路板1的仿真结果,该过孔15、17如图10那样采用矩形气隙19、21来相互分隔过孔15、17,其中如图15(点线,“具有气穴的FP”)那样,信号过孔17是部分导电的,而接地过孔15是完全导电的。为了比较,在图16-17B中还示出了图2的电路板1的结果(虚线,“通常的FP”)。
根据与另一仿真结果的比较,将明白的是,改进的电路板1在基本所有频率下均提供了显著小的差分插入损耗(图16)以及在10GHz(图17A)和20GHz(图17B)的信号频率下显著改进的差分阻抗。
图18是示出电路板1的可替换实施例的顶视图,其示出了可以从相互靠近布置的多个附属调整部分19B、21B形成了将过孔15、17进行分隔的复合调整部分19A、21A。在所示出的实施例中,通过一串相邻的基本为圆形的附属调整部分19B、21B来形成基本为矩形的复合调整部分19A、21A。附属调整部分19B、21B可以基本上相同或不同。也可以构思更多或更少的附属调整部分19B、21B的其它布置。
本发明不限于可以以处于权利要求书的范围内的多种方式来变化的上述实施例。例如,电路板可以包括更多或更少的导电过孔。
不需要以直线行的形式,也不需要相对于直线行或弯曲行而对称的形式来布置导电过孔和调整部分。相邻行不需要是平行的。
在图2-4和图10中的导电过孔的平行的行R之间布置了空间,可以使用该空间来布线。可以通过一个或多个调整部分来分隔行R。
在电路板中,可以通过在过孔的分隔方向上彼此相邻的若干调整部分来分隔导电过孔。因此,可以形成更大的复合调整部分。
可以通过将电路板中钻入孔或凹口的阵列并且选择性地电镀过孔,来形成调整部分,使得通过未电镀的过孔来分隔一个或多个相邻导电过孔。
导电过孔可以连接到电路板的一个或多个层上的多个迹线。接地层可以在其区域的大部分上是导电的,或者可以包括数个接地迹线。
除非明确地另有声明之外,可以将针对特定实施例所讨论的或者与特定实施例有关的元件和方面与其它实施例的元件和方面进行适当组合。
Claims (14)
1.一种电路板(1),包括多个绝缘层(3)、至少一个接地层(5)和至少一个包括信号迹线(7)的层,所述电路板至少包括第一导电过孔(17)和第二导电过孔(17);
其中,所述第一导电过孔和所述第二导电过孔至少穿透所述多个绝缘层中的第一绝缘层(3),并且连接到信号迹线;
其中,所述第一导电过孔和所述第二导电过孔彼此相邻布置;
其中,至少在所述第一绝缘层中,所述第一导电过孔和所述第二导电过孔在分隔(R)的第一方向上被第一调整部分(19、19A)分隔开,所述第一调整部分(19、19A)包括与所述第一绝缘层不同的介电材料属性。
2.根据权利要求1所述的电路板(1),其中,所述第一导电过孔(17)和所述第二导电过孔(17)被配置为差分信号对。
3.根据前述权利要求中的任一项所述的电路板,包括与所述第二导电过孔(17)相邻且与所述第一导电过孔(17)相对的第三导电过孔(15),所述第三导电过孔(15)至少穿透所述第一绝缘层(3),并且连接到接地迹线和接地层(5)中的至少一个;
其中,所述第二导电过孔和所述第三导电过孔在分隔(R)的第二方向上被第二调整部分(21、21A)分隔开,所述第二调整部分(21、21A)包括与所述第一绝缘层不同的介电材料属性。
4.根据权利要求1或2所述的电路板,包括相邻于所述第二导电过孔(17)的第三导电过孔(15)和相邻于所述第一导电过孔(17)的第四导电过孔(15),所述第三导电过孔和所述第四导电过孔至少穿透所述第一绝缘层(3),并且连接到接地迹线和接地层(5)中的至少一个,其中,所述第一导电过孔至所述第四导电过孔在行(R)中彼此相邻地布置为接地-信号-信号-接地。
5.根据权利要求4所述的电路板(1),其中,所述第二导电过孔(17)和所述第三导电过孔(15)在所述行(R)的方向上被第二调整部分(21、21A)分隔开,所述第二调整部分(21、21A)包括与所述第一绝缘层(3)不同的介电材料属性;并且
其中,所述第四导电过孔(15)和所述第一导电过孔(17)在所述行(R)的方向上被第三调整部分(21、21A)分隔开,所述第三调整部分(21、21A)包括与所述第一绝缘层不同的介电材料属性。
6.根据权利要求1或2所述的电路板(1),包括与所述第二导电过孔(17)相邻且与所述第一导电过孔(17)相对地布置的第三导电过孔(15)以及与所述第一导电过孔(17)相邻且与所述第三导电过孔相对地布置的第四导电过孔(15)、第五导电过孔(17)、第六导电过孔(17)和第七导电过孔(15),
其中,所述第一导电过孔(17)、第二导电过孔(17)、第五导电过孔(17)和第六导电过孔(17)至少穿透所述第一绝缘层(3)并且连接到信号迹线(7),并且所述第三导电过孔(15)、第四导电过孔(15)和第七导电过孔(15)至少穿透所述第一绝缘层(3)并且连接到接地迹线和接地层(5)中的至少一个,使得所述第一导电过孔至所述第七导电过孔(15、17、17、15、17、17、15)在行(R)中彼此相邻地布置为接地-信号-信号-接地-信号-信号-接地;
其中,至少所述第五导电过孔和所述第六导电过孔穿透所述第一绝缘层和第二绝缘层(3)中的至少一个;
其中,在所述第一绝缘层和所述第二绝缘层中的至少一个中,所述第五导电过孔和所述第六导电过孔在所述行(R)的方向上被另外的绝缘材料的调整部分(19)分隔开,所述另外的绝缘材料的调整部分(19)包括与所述第一绝缘层和所述第二绝缘层中的至少一个不同的介电材料属性。
7.根据权利要求6所述的电路板(1),其中,所有相邻的第一导电过孔至第七导电过孔(15、17、17、15、17、17、15)在所述行(R)的方向上被调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)彼此成对地分隔开,所述调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)包括与至少一个绝缘层(3)不同的介电材料属性,优选地,所有层由彼此相邻的导电过孔的相应对所穿透。
8.根据前述权利要求中的任一项所述的电路板(1),其中,所述调整部分(19、19A、19B、21、21A、21B)中的至少一个的至少一部分被形成为气隙。
9.根据前述权利要求中的任一项所述的电路板(1),其中,两个相邻的导电过孔(17、17;15、17)由沿着分隔(R)的相应方向的分隔距离彼此分隔开,其中,在分隔的相应方向上分隔所述两个相邻的导电过孔的所述调整部分(19、19A;21、21A)中的至少一个被形成为在所述两个相邻的导电过孔之间且在分隔的所述相应方向上延伸以下长度:多于所述两个相邻的导电过孔之间的所述分隔距离的大约四分之一,优选多于大约一半,最优选多于大约四分之三。
10.根据前述权利要求中的任一项所述的电路板(1),其中,两个相邻的导电过孔(17、17;15、17)由沿着分隔(R)的相应方向的分隔距离彼此分隔开,其中,在分隔的所述相应方向上分隔所述两个相邻的导电过孔的所述调整部分(19、19A;21、21A)中的至少一个被形成为在所述两个相邻的导电过孔之间且在与分隔的相应方向基本垂直的方向上延伸以下长度:多于所述两个相邻的导电过孔中的至少一个在与分隔的所述相应方向基本垂直的方向上的尺寸的大约一倍,优选多于大约一倍半,最优选多于大约两倍。
11.根据前述权利要求中的任一项所述的电路板(1),包括至少穿透所述第一绝缘层(3)的相邻导电过孔(15、17)的多个行(R),其中,每一行内的所述相邻导电过孔在所述行的方向上被调整部分(19、19A;21、21A)彼此成对地分隔开,所述调整部分(19、19A;21、21A)包括至少与所述第一绝缘层不同的介电材料属性。
12.一种电路板(1),包括多个绝缘层(3)、至少一个接地层(5)和至少一个包括信号迹线(7)的层,所述电路板包括在行(R)中彼此相邻布置的至少七个导电过孔(15、17、17、15、17、17、15);
其中,沿着所述行计数的第一导电过孔、第四导电过孔和第七导电过孔(15)至少穿透所述第一绝缘层并且连接到接地迹线和接地层中的至少一个,并且其中,沿着所述行计数的第二导电过孔、第三导电过孔、第五导电过孔和第六导电过孔(17)至少穿透所述第一绝缘层并且连接到信号迹线,使得所述第一导电过孔至所述第七导电过孔被布置为接地-信号-信号-接地-信号-信号-接地;
并且其中,沿着所述行计数的所述第二导电过孔和所述第三导电过孔被配置为第一差分信号对,而沿着所述行计数的所述第五导电过孔和所述第六导电过孔被配置为第二差分信号对;
其中,相邻的所述第一导电过孔至所述第七导电过孔在所述行的方向上被调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)彼此成对地分隔开,所述调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)包括气隙,以便提供至少与所述第一绝缘层不同的介电材料属性。
13.一种电路板(1),包括多个绝缘层(3)、至少一个接地层(5)和至少一个包括信号迹线(7)的层,
所述电路板包括多个彼此平行相邻的行(R),所述行(R)包括在相应行中彼此相邻布置的至少七个导电过孔(15、17、17、15、17、17、15);
其中,沿着所述行计数的第一导电过孔、第四导电过孔和第七导电过孔(15)至少穿透所述第一绝缘层并且连接到接地迹线和接地层中的至少一个,并且其中,沿着所述行计数的第二导电过孔、第三导电过孔、第五导电过孔和第六导电过孔(17)至少穿透所述第一绝缘层并且连接到信号迹线,使得所述第一导电过孔至所述第七导电过孔被布置为接地-信号-信号-接地-信号-信号-接地,其中所述第二导电过孔和所述第三导电过孔被配置为第一差分信号对,而所述第五导电过孔和所述第六导电过孔被配置为第二差分信号对,
其中,每一行内的相邻的所述第一导电过孔至所述第七导电过孔在所述行的方向上被调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)彼此成对地分隔开,所述调整部分(21、21A;19、19A;21、21A;21、21A;19、19A;21、21A)包括气隙,以便提供至少与所述第一绝缘层不同的介电材料属性。
14.一种连接器,包括前述权利要求中任一项所述的电路板(1)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IB2010002960 | 2010-06-29 | ||
IBPCT/IB2010/002960 | 2010-06-29 | ||
PCT/EP2011/060785 WO2012000974A1 (en) | 2010-06-29 | 2011-06-28 | Structured circuit board and method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102986307A true CN102986307A (zh) | 2013-03-20 |
CN102986307B CN102986307B (zh) | 2017-04-05 |
Family
ID=44513339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180032284.7A Active CN102986307B (zh) | 2010-06-29 | 2011-06-28 | 结构化电路板和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9084353B2 (zh) |
CN (1) | CN102986307B (zh) |
WO (1) | WO2012000974A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103687292A (zh) * | 2013-12-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种电路板及其制作方法 |
CN109076700A (zh) * | 2016-03-08 | 2018-12-21 | 安费诺公司 | 用于高速、高密度电连接器的背板封装部 |
CN109890130A (zh) * | 2019-03-29 | 2019-06-14 | 苏州浪潮智能科技有限公司 | 一种印刷电路板 |
CN112769448A (zh) * | 2020-12-31 | 2021-05-07 | 锐石创芯(深圳)科技有限公司 | 射频前端模组及通信终端 |
CN113545172A (zh) * | 2019-03-08 | 2021-10-22 | 美高森美半导体无限责任公司 | 用于通过电子部件路由电信号的技术以及相关方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8889999B2 (en) * | 2011-10-24 | 2014-11-18 | Cisco Technology, Inc. | Multiple layer printed circuit board with unplated vias |
US20130319731A1 (en) * | 2012-05-30 | 2013-12-05 | Sts Semiconductor & Telecommunications Co., Ltd. | Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference |
US20140034376A1 (en) * | 2012-08-01 | 2014-02-06 | Samtec, Inc. | Multi-layer transmission lines |
TW201448679A (zh) * | 2013-06-05 | 2014-12-16 | Hon Hai Prec Ind Co Ltd | 印刷電路板 |
US9560741B2 (en) * | 2013-10-10 | 2017-01-31 | Curtiss-Wright Controls, Inc. | Circuit board via configurations for high frequency signaling |
JP6281428B2 (ja) * | 2014-07-11 | 2018-02-21 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュール及び送信装置 |
WO2016081855A1 (en) | 2014-11-21 | 2016-05-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US9769926B2 (en) * | 2015-04-23 | 2017-09-19 | Dell Products L.P. | Breakout via system |
US10038281B2 (en) * | 2015-08-13 | 2018-07-31 | Intel Corporation | Pinfield crosstalk mitigation |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
KR20180067148A (ko) * | 2016-12-12 | 2018-06-20 | 삼성전자주식회사 | 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치 |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
US10470311B2 (en) | 2017-09-28 | 2019-11-05 | Juniper Networks, Inc. | Clearance size reduction for backdrilled differential vias |
KR102362243B1 (ko) * | 2017-10-18 | 2022-02-11 | 삼성전자주식회사 | Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치 |
US10299370B1 (en) * | 2018-03-21 | 2019-05-21 | Dell Products L.P. | Differential trace pair system |
TWI830739B (zh) | 2018-06-11 | 2024-02-01 | 美商安芬諾股份有限公司 | 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法 |
CN110958757B (zh) * | 2018-09-26 | 2023-01-20 | 中兴通讯股份有限公司 | 电路板及信号串扰抑制方法、存储介质、电子装置 |
CN114128053A (zh) | 2019-05-20 | 2022-03-01 | 安费诺有限公司 | 高密度高速电连接器 |
US10856408B1 (en) * | 2019-07-03 | 2020-12-01 | City University Of Hong Kong | Substrate-integrated device and method for making the same |
TW202147718A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
TW202147717A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
US11343905B2 (en) * | 2020-02-28 | 2022-05-24 | Hewlett Packard Enterprise Development Lp | Asymmetric differential via stubs for skew compensation |
US11302645B2 (en) * | 2020-06-30 | 2022-04-12 | Western Digital Technologies, Inc. | Printed circuit board compensation structure for high bandwidth and high die-count memory stacks |
US20220252660A1 (en) * | 2021-02-11 | 2022-08-11 | R & D Circuits, Inc. | System and method for detecting defective back-drills in printed circuit boards |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020027020A1 (en) * | 2000-09-07 | 2002-03-07 | International Business Machines Corporation | Through-hole structure and printed circuit board including the through-hole structure |
US20060255876A1 (en) * | 2003-06-02 | 2006-11-16 | Nec Corporation | Compact via transmission line for printed circuit board and its designing method |
CN101378633A (zh) * | 2007-08-31 | 2009-03-04 | 日本电气株式会社 | 印刷布线基板 |
US20090201658A1 (en) * | 2008-02-11 | 2009-08-13 | Lemke Timothy A | Interconnection assembly for printed circuit boards |
-
2011
- 2011-06-28 WO PCT/EP2011/060785 patent/WO2012000974A1/en active Application Filing
- 2011-06-28 CN CN201180032284.7A patent/CN102986307B/zh active Active
- 2011-06-28 US US13/807,325 patent/US9084353B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020027020A1 (en) * | 2000-09-07 | 2002-03-07 | International Business Machines Corporation | Through-hole structure and printed circuit board including the through-hole structure |
US20060255876A1 (en) * | 2003-06-02 | 2006-11-16 | Nec Corporation | Compact via transmission line for printed circuit board and its designing method |
CN101378633A (zh) * | 2007-08-31 | 2009-03-04 | 日本电气株式会社 | 印刷布线基板 |
US20090201658A1 (en) * | 2008-02-11 | 2009-08-13 | Lemke Timothy A | Interconnection assembly for printed circuit boards |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103687292A (zh) * | 2013-12-25 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种电路板及其制作方法 |
WO2015096401A1 (zh) * | 2013-12-25 | 2015-07-02 | 京东方科技集团股份有限公司 | 一种电路板及其制作方法 |
CN103687292B (zh) * | 2013-12-25 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种电路板及其制作方法 |
CN109076700A (zh) * | 2016-03-08 | 2018-12-21 | 安费诺公司 | 用于高速、高密度电连接器的背板封装部 |
CN109076700B (zh) * | 2016-03-08 | 2021-07-30 | 安费诺公司 | 用于高速、高密度电连接器的背板占板区 |
CN113545172A (zh) * | 2019-03-08 | 2021-10-22 | 美高森美半导体无限责任公司 | 用于通过电子部件路由电信号的技术以及相关方法 |
CN113545172B (zh) * | 2019-03-08 | 2023-06-30 | 美高森美半导体无限责任公司 | 用于通过电子部件路由电信号的技术以及相关方法 |
CN109890130A (zh) * | 2019-03-29 | 2019-06-14 | 苏州浪潮智能科技有限公司 | 一种印刷电路板 |
CN112769448A (zh) * | 2020-12-31 | 2021-05-07 | 锐石创芯(深圳)科技有限公司 | 射频前端模组及通信终端 |
Also Published As
Publication number | Publication date |
---|---|
WO2012000974A1 (en) | 2012-01-05 |
US9084353B2 (en) | 2015-07-14 |
US20130199834A1 (en) | 2013-08-08 |
CN102986307B (zh) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102986307A (zh) | 结构化电路板和方法 | |
CN103828496B (zh) | 用于传输差分信号的通孔结构 | |
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
JP6267153B2 (ja) | 多層回路部材とそのためのアセンブリ | |
US9385477B2 (en) | High speed edge card connector | |
EP2008346B1 (en) | Telecommunications jack with crosstalk compensation and arrangements for reducing return loss | |
CA2649505C (en) | Telecommunications jack with crosstalk compensation provided on a multi-layer circuit board | |
US8153906B2 (en) | Interconnection structure for improving signal integrity | |
US20100259338A1 (en) | High frequency and wide band impedance matching via | |
US9433094B2 (en) | Electronic substrate and structure for connector connection thereof | |
CN103813627B (zh) | 多层电路基板 | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
KR20100106427A (ko) | 플러그/잭 접속부에서의 공통 모드 신호 생성 감소를 위한 방법 및 시스템 | |
US9560758B2 (en) | Uniform impedance circuit board | |
CN105379030A (zh) | 基于高数据速率印刷电路板的通信插头和包括这样的插头的跳接线 | |
US20150229016A1 (en) | Multi-layer transmission lines | |
CN102714917A (zh) | 具有气孔的电路板 | |
CN101662882A (zh) | 高频宽带阻抗匹配的传输孔 | |
US9318848B2 (en) | Communications connectors including low impedance transmission line segments that improve return loss and related methods | |
CN102970817A (zh) | 电子电路板 | |
CN104638463A (zh) | 高速板对板电子连接器及多层电路板组件 | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
CN201657491U (zh) | 线路板 | |
CN201699203U (zh) | 电连接器 | |
CN203707481U (zh) | 高速板对板电子连接器及多层电路板组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |