CN101378633A - 印刷布线基板 - Google Patents
印刷布线基板 Download PDFInfo
- Publication number
- CN101378633A CN101378633A CNA2008102111978A CN200810211197A CN101378633A CN 101378633 A CN101378633 A CN 101378633A CN A2008102111978 A CNA2008102111978 A CN A2008102111978A CN 200810211197 A CN200810211197 A CN 200810211197A CN 101378633 A CN101378633 A CN 101378633A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- hole
- circuit board
- printed circuit
- clearance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种印刷布线基板,抑制在印刷布线基板上安装贯通型同轴连接器时产生的特性阻抗失配。其具备:夹隔绝缘体层(3)按多层积层的GND层(2);信号端子用通孔(6);在信号端子用通孔(6)和GND层(2)之间的区域上设置的成为反焊盘的余隙(5);以及从信号端子用通孔(6)通过余隙(5)在第m-1层和第m+1层的GND层(2)间延伸的信号布线(4),第m-1层和第m+1层的GND层(2)按在余隙(5)部分与信号布线(4)的一部分重叠的方式配置并且具有调整信号布线(4)的阻抗的布线阻抗调整区域(2a)。
Description
技术领域
本发明涉及印刷布线基板,特别是涉及具有高速信号传送用的通孔的印刷布线基板。
背景技术
随着通信装置处理能力的提高,信号速度显著提高。随着信号速度的高速化,为了确保高频特性,必须控制特性阻抗。在这种情况下,在通信装置中内置的印刷布线基板间传送时,不仅要使用以前的底板传送,而且不得不使用经由同轴连接器的同轴电缆,这样的状况越来越明显。还有,即使是以前的底板传送,为了实现底板传送,有时要进行实测评价,在印刷布线基板和测量器的连接上也得使用同轴连接器,这是存在的状况。
在同轴连接器(例如BNC(Bayonet Neill Concelman)、SMA(SubMiniature Type A)等)向印刷布线基板的安装方面,引起特性劣化,即特性阻抗失配的主要原因可以考虑以下3点。第1,可以考虑在印刷布线基板上形成的同轴连接器用的通孔自身的阻抗失配,第2,可以考虑从通孔过渡到信号布线的部分的阻抗失配,第3,可以考虑信号用通孔中产生的短截线(分支)的阻抗失配。作为解决这种阻抗失配的分案,已经提出以下技术。
专利文献1:特开2003—217745号公报
专利文献2:特开2004—165200号公报
专利文献3:特开2004—327690号公报
专利文献4:特开2005—175189号公报
专利文献5:特开2005—351731号公报
专利文献6:特开平8—274513号公报
专利文献7:特开2005—5539号公报
专利文献8:特开2003—86954号公报
发明内容
发明打算解决的课题
在专利文献1中披露了在子插件的通孔附近的传送线上设置电短路短截线来吸收子插件和背板的阻抗失配的技术。然而可以看出,在高速信号下,信号的上升变得陡峭,所以短路短截线、通孔内的短截线也会作为传送线路起作用,成为进一步产生多重反射的主要原因。还有,因为是通过短路短截线而与GND(接地)连接,所以在实际的信号传送中会造成预想不到的分电压,这也是存在的问题。
在专利文献2中披露了与差动信号的时滞削减有关的技术。然而,没有言及通孔的反射抑制的课题。
在专利文献3中披露了为确保在印刷布线基板的通孔处的返回电流路径,把通孔设为同轴型的情况。然而,未给出与多层布线基板中产生的通孔短截线有关的解决办法。
在专利文献4中披露了为确保印刷布线基板的通孔处的返回电流路径,在2个接地层之间设置了导电层的情况。然而,与专利文献3一样,未给出多层布线基板上的通孔短截线的解决办法。
在专利文献5中披露了在与接地(GND)连接的导体图形的通孔中插入金属探针来构筑试验插座的技术。然而,与专利文献3一样,没有言及通孔短截线。
在专利文献6中披露了连接波导管和基板的技术。然而,该技术不涉及在基板内构成的疑似波导管的阻抗改变,不是解决与通孔有关的阻抗失配的技术。
在专利文献7中披露了在阻抗高度匹配的状态下,把同轴连接器、同轴电缆安装在印刷基板上的技术。然而,该技术不是连接特性不同的印刷基板和阻抗匹配基板而调整阻抗的技术,从通孔过渡到信号布线的部分的构成不明,不能说是解决该部分的阻抗失配。
在专利文献8中披露了邻接的开口部的平面形状及贯通导体的断面形状均为椭圆形状,并且在椭圆形状的短径方向排列该开口部及贯通导体,从而减小电流路径的电感成分,并且同时抑制开关噪声的技术。然而,该技术中从贯通导体过渡到信号布线的部分的构成不明,不能说是解决该部分的阻抗失配。
本发明的主要的课题是抑制在印刷布线基板上安装贯通型同轴连接器时产生的特性阻抗失配。
用于解决课题的方案
本发明的一个方面是一种印刷布线基板,其特征在于,具备:夹隔绝缘体层按多层积层的接地层;第1通孔;在上述第1通孔和上述接地层之间的区域上设置的成为反焊盘的余隙;以及从上述第1通孔通过上述余隙在给定的上述接地层间延伸的信号布线,给定的上述接地层按在上述余隙部分与上述信号布线的一部分重叠的方式配置并且具有调整上述信号布线的阻抗的布线阻抗调整区域。
发明效果
根据本发明,能补偿通过余隙的信号布线的特性阻抗,因而信号频带不会劣化,能体现与通孔连接的同轴连接器的性能。
附图说明
图1是从示意地表示本发明的实施例1所涉及的印刷布线基板的构成的第1层侧看时的部分平面图。
图2是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的图1的X—X’间的部分断面图。
图3是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的图1的Y—Y’间的部分断面图。
图4是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第1层部分及(B)第2层部分的部分断面图。
图5是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第m—1层部分、(B)第m层部分及(C)第m+1层部分的部分断面图。
图6是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第n—1层部分及(B)第n层部分的部分断面图。
图7是示意地表示(A)同轴断面构造及(B)本发明的实施例1所涉及的印刷布线基板的断面构造的图。
图8是表示改变在比较例所涉及的印刷布线基板上安装了同轴连接器的状态的余隙及短截线各自的形状而进行了阻抗分析的结果的图。
图9是表示在本发明的实施例1所涉及的印刷布线基板上安装了同轴连接器的状态下进行了阻抗分析的结果的图。
图10是示意地表示本发明的实施例2所涉及的印刷布线基板的部分断面图。
图11是示意地表示本发明的实施例2所涉及的印刷布线基板的构成的除去部侧的部分斜视图。
图12是从示意地表示本发明的实施例3所涉及的印刷布线基板的构成的第1层侧看时的部分平面图。
符号说明
1 印刷布线基板
2 GND层(导体层)
2a 布线阻抗调整区域
3 绝缘体层
4 信号布线
4a 滴垂部
5 余隙
6 信号端子用通孔
6a 接合部
6b 钻孔孔面
7 GND端子用GND通孔
7a 钻孔孔面
8 阻抗调整用GND通孔
8a 钻孔孔面
10 同心圆
11 除去部
20 内部导体
21 绝缘体
22 外部导体
30 GND端子
具体实施方式
本发明的实施方式的印刷布线基板,具备:夹隔绝缘体层(图2的3)按多层积层的接地层(图2的GND层2);第1通孔(图2的信号端子用通孔6);在上述第1通孔(图2的信号端子用通孔6)和上述接地层(图2的GND层2)之间的区域上设置的成为反焊盘的余隙(图2的5);以及从上述第1通孔(图2的信号端子用通孔6)通过上述余隙(图2的5)在给定的上述接地层间延伸(图2的第m—1层和第m+1层的GND层2间)的信号布线(图2的4),给定的上述接地层(图2的第m—1层和第m+1层的GND层2)按在上述余隙(图2的5)部分与上述信号布线(图2的4)的一部分重叠的方式配置并且具有调整上述信号布线(图2的4)的阻抗的布线阻抗调整区域(图2的2a)。
实施例1
用附图来说明本发明的实施例1所涉及的印刷布线基板。图1是从示意地表示本发明的实施例1所涉及的印刷布线基板的构成的第1层侧看时的部分平面图。图2是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的图1的X—X’间的部分断面图。图3是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的图1的Y—Y’间的部分断面图。图4是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第1层部分及(B)第2层部分的部分断面图。图5是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第m—1层部分、(B)第m层部分及(C)第m+1层部分的部分断面图。图6是示意地表示本发明的实施例1所涉及的印刷布线基板的构成的(A)第n—1层部分及(B)第n层部分的部分断面图。
另外,图1中省略了绝缘体层3。还有,在附图中,假定使用第m层的信号布线作为与同轴连接器的信号端子连接的信号布线。
参照图1~图3,印刷布线基板1是由GND层2和绝缘体层3交替积层的多层布线基板,其上可安装同轴连接器(未图示)。印刷布线基板1具有GND层2、绝缘体层3、信号布线4、余隙5、信号端子用通孔6、GND端子用GND通孔7、阻抗调整用GND通孔8。
GND层2是与铜等导体所构成的GND(接地)连接的导体层。GND层2夹隔绝缘体层3按多层积层。在第m—1层的GND层2和第m+1层的GND层2之间,夹隔绝缘体层3配置了信号布线4(参照图2)。在各层的GND层2上,在与信号端子用通孔6的外周上配置的余隙5对应的位置上形成了圆形开口部。在第m—1层及第m+1层以外的GND层2(在图2中为第1层、第3层、第n—2层、第n层GND层2)上,按圆形形成了与余隙5对应的开口部(参照图4(A)、图6(B))。在第m—1层及第m+1层的GND层2上,在第m—1层及第m+1层以外的GND层2的开口部区域内配置了布线阻抗调整区域2a(参照图1)。在第m—1层及第m+1层的GND层2上,除了布线阻抗调整区域2a外,与第m—1层及第m+1层以外的GND层2的开口部一样,形成了与余隙5对应的开口部。在GND层2的开口部内,配置了信号端子用通孔6。各层的GND层2在与余隙5对应的开口部的外周部分,按与把信号端子用通孔6的轴作为中心的同心圆10的外周接触的方式形成了GND端子用GND通孔7及阻抗调整用GND通孔8。各层的GND层2与GND端子用GND通孔7及阻抗调整用GND通孔8连接(参照图3)。
布线阻抗调整区域2a是调整在余隙5区域上配置的信号布线4的特性阻抗的区域。布线阻抗调整区域2a形成于第m—1层及第m+1层的GND层2上,按与第m层的信号布线4的一部分重叠的方式配置(参照图1)。布线阻抗调整区域2a与GND层2本体一体地构成,与GND层2的电位是同电位,与信号端子用通孔6绝缘(参照图5(A)、(B))。优选的是,布线阻抗调整区域2a和信号端子用通孔6之间的间隙,在基板的制造上没有问题的范围内要使得信号布线4上下没有导体的区域极力减小。布线阻抗调整区域2a形成为随着偏离信号端子用通孔6而变宽的扇形(把从信号端子用通孔6的中心向GND端子用GND通孔7的中心延伸的线与余隙圆周的交点作为半径的扇形)。另外,在第m—1层及第m+1层以外的GND层2上未形成布线阻抗调整区域2a。
绝缘体层3是由环氧树脂等绝缘体构成的层。绝缘体层3配置在GND层2间。在绝缘体层3上,在第m—1层及第m+1层的GND层2之间的部分上配置了信号布线4(参照图2)。绝缘体层3也配置在与GND层2的余隙5对应的开口部内。在绝缘体层3上,在余隙5区域内的中央,形成了钻孔孔面6b,在钻孔孔面6b的壁面上形成了信号端子用通孔6(参照图2)。在绝缘体层3上,在余隙5区域的外周部分,形成了钻孔孔面7a,在钻孔孔面7a的壁面上形成了GND端子用GND通孔7(参照图3)。在绝缘体层3上,在余隙5区域的外周部分,形成了钻孔孔面8a,在钻孔孔面8a的壁面上形成了阻抗调整用GND通孔8(参照图3)。
信号布线4是由铜等导体构成的信号用的布线。信号布线4形成于第m—1层及第m+1层的GND层2之间的第m层的绝缘体层3中(参照图2)。信号布线4配置在第m—1层及第m+1层的GND层2的布线阻抗调整区域2a之间。信号布线4与信号端子用通孔6连接,具有在信号端子用通孔6的外周按水滴状形成的滴垂部4a。滴垂部4a是用于防止信号布线4和布线阻抗调整区域2a不重叠的区域的信号布线4的阻抗特性劣化。信号布线4按通过阻抗调整用GND通孔8间的方式配置。
余隙5是在信号端子用通孔6和GND层2间的区域上配置的成为反焊盘的部分。在余隙5上配置了绝缘体层3。余隙5在第m—1层及第m+1层上由于布线阻抗调整区域2a而变窄。
信号端子用通孔6是用于与同轴连接器(未图示)的信号端子(未图示)连接的通孔。信号端子用通孔6按照同轴连接器(未图示)的信号端子(未图示)的形状来构成。信号端子用通孔6由铜等导体构成。信号端子用通孔6形成于在余隙5的中央的绝缘体层3中贯通形成的钻孔孔面6b的壁面上,在上面及下面的周边部具有接合部6a,与信号布线4的滴垂部4a连接。
GND端子用GND通孔7是用于与同轴连接器(未图示)的GND端子(未图示)连接的通孔。GND端子用GND通孔7按照同轴连接器(未图示)的GND端子(未图示)的形状来构成。GND端子用GND通孔7具备由铜等导体构成的导体壁层。GND端子用GND通孔7形成于钻孔孔面7a的壁面上,钻孔孔面7a在GND层2的与余隙5对应的开口部的外周部分按与把信号端子用通孔6的轴作为中心的同心圆10的外周接触的方式贯通形成,GND端子用GND通孔7与各层的GND层2连接。
阻抗调整用GND通孔8是用于调整信号端子用通孔6的特性阻抗的GND通孔。阻抗调整用GND通孔8具备由铜等导体构成的导体壁层。阻抗调整用GND通孔8形成于钻孔孔面8a的壁面上,钻孔孔面8a在GND层2的与余隙5对应的开口部的外周部分按与把信号端子用通孔6的轴作为中心的同心圆10的外周接触的方式贯通形成,阻抗调整用GND通孔8与各层的GND层2连接。阻抗调整用GND通孔8相对于同心圆10均匀地配置。阻抗调整用GND通孔8彼此的间隔配置成可确保信号布线4通过的充分间隔。阻抗调整用GND通孔8,在使用大致1cm见方的程度的SMA连接器的情况下,是在图1的GND端子用GND通孔7之间有2个的程度的构成。
其次,说明本发明的实施例1所涉及的印刷布线基板的动作。
首先,用附图来说明信号端子用通孔6的特性阻抗的控制。图7是示意地表示(A)同轴断面构造及(B)本发明的实施例1所涉及的印刷布线基板的断面构造的图。
一般而言,同轴构造(参照图7(A))的特性阻抗Z0根据算式1求出。
算式1
根据算式1,特性阻抗Z0可以仅由芯线(内部导体)的半径a、外部导体的内径b决定。另外,ε r表示相对介电常数,log表示自然对数。
图7(B)表示实施例1的构造,在中心的信号端子用通孔6的周围按同心圆状配置了GND通孔7、8。该构造可以看作与同轴构造接近的疑似同轴。在这里,把信号端子用通孔6的钻孔半径R1取为图7(A)的半径a,把GND通孔7、8的同心圆半径R2取为图7(B)的半径b,代入算式1,就可预测同轴连接器用的通孔的特性阻抗。
其次,对于余隙5上面的布线阻抗调整区域,用比较例并且用附图进行说明。图8是表示改变在比较例所涉及的印刷布线基板上安装了同轴连接器的状态的余隙及短截线的各自的形状而进行了阻抗分析的结果的图。图9是表示在本发明的实施例1所涉及的印刷布线基板上安装了同轴连接器的状态下进行了阻抗分析的结果的图。另外,假定比较例中没有实施例1的布线阻抗调整区域2a、滴垂部4a及阻抗调整用GND通孔8。
参照图8(比较例),可以确认,在关注余隙的场合,若余隙小,则信号端子用通孔和GND层之间的电容性耦合会使所设计的特性阻抗值变小(参照图8(a))。由此可知,对信号端子用通孔自身的特性阻抗来说余隙愈大愈好。然而,若加大余隙,则会导致通过余隙的信号布线的特性阻抗变高(参照图8(b)、(c))。根据图8(a)、(b)、(c)的结果,对信号端子用通孔极力不给予电容性耦合而确保信号布线的阻抗的构造,即,附加图1的扇型构造的布线阻抗调整区域2a是有效的。还有,在信号端子用通孔和布线阻抗调整区域之间的很小区域上,构成图1的滴垂部4a而给予阻抗梯度是有效的。因此,在实施例1(参照图1)所涉及的印刷布线基板中,在余隙5中,追加布线阻抗调整区域2a、滴垂部4a及阻抗调整用GND通孔8,则如图9所示,能成为调整到特性阻抗值不高不低(即阻抗的变动小)的状态。
关注图8中短截线的有无所涉及的特性分析,可以确认,短截线会导致阻抗降低(参照图8(d)、(e)、(f))。而且,从分析结果也可看出,除去短截线会使特性变得特别良好(参照图8(g))。按图8的下段的例子去掉实施例1(参照图2)所涉及的印刷布线基板的信号端子用通孔6的短截线,特性会变得更加良好。
根据实施例1,能大幅度改善(减小)同轴连接器的信号频带劣化。以前有些情况下,尽管同轴连接器自身的频带有20GHz以上,但安装在印刷布线基板上则信号频带还不到5GHz。另一方面,适用实施例1就能充分体现同轴连接器的性能,能不使信号频带劣化地体现同轴连接器的性能。
实施例2
用附图来说明本发明的实施例2所涉及的印刷布线基板。图10是示意地表示本发明的实施例2所涉及的印刷布线基板的部分断面图。图11是示意地表示本发明的实施例2所涉及的印刷布线基板的构成的除去部侧的部分斜视图。另外,图10的断面相当于图1的X—X’间的断面。
在实施例2中,按避开GND端子用GND通孔7的方式加大余隙5,废弃阻抗调整用GND通孔(与图1的8相当),(部分地)除去(切除)了信号端子用通孔6产生的短截线(分支)。其他构成与实施例1一样。
若其上形成信号布线4的第m层接近焊料侧(第n层侧),则可看作信号端子用通孔6的短截线没有影响,不用按实施例1(参照图2)的方式除去短截线。然而,在按设计条件第m层不得不使用与部件面(第1层)接近的层的场合,需要物理地除去信号端子用通孔6的短截线(至少一部分)。并且,即使除去信号端子用通孔6的短截线,也必须能容易进行使信号端子用通孔6和同轴连接器的信号端子接合的焊料的焊接作业。因此,在除去信号端子用通孔6的短截线的场合,按图11的方式形成沟状的除去部11。对于除去部11,短边方向设为焊接工具可进入的宽度,长度方向(半径或直径方向)设为能进行焊接作业的程度的长度。除去部11的形成方法有称为背部钻孔(或反镗孔(カウンタ—ボ—リング))的手法,用钻头去掉信号端子用通孔6的短截线构成部分。在这里是例如加粗钻头的直径,确保焊接工具能插入的宽度。根据实施例2,具有与实施例1同样的效果。
实施例3
用附图来说明本发明的实施例3所涉及的印刷布线基板。图12是从示意地表示本发明的实施例3所涉及的印刷布线基板的构成的第1层侧看时的部分平面图。另外,图12中省略了绝缘体层。
实施例3是适用底板用连接器的场合的例子。该例子是差动传送的例子,为了防止特性阻抗的失配,在余隙5的区域中在第m—1层和第m+1层的GND层2上设置了布线阻抗调整区域2a,在布线阻抗调整区域2a和信号端子用通孔6之间的区域的信号布线4上设置了滴垂部4a,连接信号端子用通孔6和信号布线4,在余隙5的外周的GND层2上设置了阻抗调整用GND通孔8。在余隙5内配置了多个(至少2个)信号端子用通孔6,余隙5除了布线阻抗调整区域2a以外按四边形形成。第m层的信号布线4配置在第m—1层和第m+1层的GND层2之间,并配置在第m—1层和第m+1层的布线阻抗调整区域2a之间。根据实施例3,具有与实施例1同样的效果。另外,布线阻抗调整区域2a在邻接的2个信号端子用通孔6之间与信号端子用通孔6隔开给定的间隔而配置成富士山状的形状。各滴垂部4a对着这些布线阻抗调整区域2a向半径方向外方按收窄的方式延伸至大致与布线阻抗调整区域2a的端面相当的半径方向位置,与各第m层的信号布线4连接,信号布线4通过各阻抗调整用GND通孔8之间引出到外部。整体为大致长方形(矩形)的外形轮廓,印刷布线基板1从第1层的GND层2的面看去具备上段及下段2个横长的矩形余隙5(空区),其中各2个信号端子用通孔6并排配置。在各余隙5的上下边上,沿着它上下各3个阻抗调整用GND通孔8分布并排配置。相对于1个信号端子用通孔6,有4个阻抗调整用GND通孔8配置在大致四边形的4个顶点附近。这是按满足给定的阻抗关系的方式,按与以信号端子用通孔6的中心为中心的半径R2的假想圆(图7(B))相切的方式配设的。
GND端子用GND通孔7在第1层的GND层2的4个角部大致均匀地配设了4个。信号布线4(m层)配设在(m—1)层和(m+1)层之间(参照图2),其他层间的配设关系以图2为准。
在图示方式的情形下,信号布线4(第m层)相互平行地配设了2条,在中央部向右方向改变方向后,在水平方向平行地延伸而到达GND层的右端,不过,信号布线4不限于此,根据布线需要,也可以配设成例如左右对称的形状或者其他形状。
滴垂部4a的位置不限于图12的角度位置,根据需要,也可以从信号端子用通孔6的中心向任意方向配设,例如,也可以向图中右侧的上下角部中任意一处或者其他方向配设。在下段的余隙5内布线阻抗调整区域2a及滴垂部4a省略了记载,不过,可以按在上段同样看到的形状来形成。在此,要按不影响信号布线4相对于上段的信号端子用通孔6的配置布局的方式来配设上段及下段的信号布线4(例如各自左右对称等)。另外,也可以根据需要,如上所述,变更滴垂部4a的方向和配置,还有,在图12的上、下段的(图中在长度方向邻接)余隙5内分别配设2个以上的信号端子用通孔6的场合,一方余隙5内的信号布线4的层位置按不影响另一方的层位置的方式错开。
余隙5的形状不限于图12中图示的形状(一个例子),也可以考虑长圆乃至其左右两侧为圆形的形状。此时,阻抗调整用GND通孔8的配置还可在满足防止阻抗变动的必要条件的情况下进行适当修正。
Claims (20)
1.一种印刷布线基板,其特征在于,具备:
夹隔绝缘体层按多层积层的接地层;
第1通孔;
在上述第1通孔和上述接地层之间的区域上设置的成为反焊盘的余隙;以及
从上述第1通孔通过上述余隙在给定的上述接地层间延伸的信号布线,
给定的上述接地层按在上述余隙部分与上述信号布线的一部分重叠的方式配置并且具有调整上述信号布线的阻抗的布线阻抗调整区域。
2.根据权利要求1所述的印刷布线基板,其特征在于,上述布线阻抗调整区域形成为随着偏离上述第1通孔而变宽的扇形。
3.根据权利要求1所述的印刷布线基板,其特征在于,
上述信号布线具有在上述第1通孔的外周按水滴状形成的滴垂部,
上述滴垂部在上述余隙部分配置在上述信号布线和上述布线阻抗调整区域不重叠的区域上。
4.根据权利要求1所述的印刷布线基板,其特征在于,具备配置在上述余隙的外周并且与各上述接地层连接的多个第2通孔。
5.根据权利要求1所述的印刷布线基板,其特征在于,上述余隙,在上述余隙内存在1个上述第1通孔的场合,除了上述布线阻抗调整区域以外,形成为以上述第1通孔的轴为中心的圆形状。
6.根据权利要求5所述的印刷布线基板,其特征在于,
上述第1通孔与同轴连接器的信号端子连接,
第2通孔按与以上述第1通孔的轴为中心的同心圆的外周相切的方式配置并且与上述同轴连接器的接地端子连接。
7.根据权利要求6所述的印刷布线基板,其特征在于,具备第3通孔,上述第3通孔按在上述余隙的外周与上述同心圆的外周相切的方式配置并且与各上述接地层连接,而且,配置在上述第2通孔之间。
8.根据权利要求1至4中任意一项所述的印刷布线基板,其特征在于,上述余隙,在上述余隙内存在多个上述第1通孔的场合,除了上述布线阻抗调整区域以外,形成为四边形。
9.根据权利要求1至7中任意一项所述的印刷布线基板,其特征在于,在上述余隙部分的区域上,除了上述信号布线及上述布线阻抗调整区域以外,还配设了绝缘体层。
10.根据权利要求1所述的印刷布线基板,其特征在于,在上述第1通孔成为从与上述信号布线的连接部分分支的短截线构成的场合,至少具有除去上述第1通孔的短截线构成部分的全部或一部分后的除去部。
11.根据权利要求10所述的印刷布线基板,其特征在于,在上述除去部,把上述绝缘体层的一部分也除去而形成为沟状。
12.根据权利要求1所述的印刷布线基板,其特征在于,上述信号布线的重叠部分配设在与上述重叠部分邻接配设的一对布线阻抗调整区域之间。
13.根据权利要求3所述的印刷布线基板,其特征在于,上述滴垂部延伸至上述布线阻抗调整区域的内缘部。
14.根据权利要求4所述的印刷布线基板,其特征在于,上述第2通孔是为调整阻抗而配设的。
15.根据权利要求1所述的印刷布线基板,其特征在于,上述余隙在其中存在2个以上的第1通孔的场合,形成为大致长的形状。
16.根据权利要求15所述的印刷布线基板,其特征在于,各上述第1通孔所对应的各上述布线阻抗调整区域配设在与上述大致长的形状的余隙的内周缘部邻接的2个上述第1通孔之间的范围内。
17.根据权利要求10所述的印刷布线基板,其特征在于,上述除去部以上述第1通孔的中心轴为中心在直径方向相对于上述第1通孔按容许焊接的程度的尺寸延伸。
18.一种印刷布线基板,其特征在于,具备:
夹隔绝缘体层按多层积层的接地层;
第1通孔;
在上述第1通孔和上述接地层之间的区域上设置的成为反焊盘的余隙;
从上述第1通孔通过上述余隙在给定的上述接地层间延伸的信号布线;以及
配置在上述余隙的外周并且与各上述接地层连接而调整布线阻抗的多个第2通孔,
给定的上述接地层按在上述余隙部分与上述信号布线的一部分重叠的方式配置并且具有调整上述信号布线的阻抗的布线阻抗调整区域。
19.根据权利要求18所述的印刷布线基板,其特征在于,上述信号布线具有在上述第1通孔的外周按水滴状形成的调整布线阻抗的滴垂部。
20.根据权利要求19所述的印刷布线基板,其特征在于,在上述余隙内存在多个上述第1通孔,上述余隙形成为大致长的形状。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007-225610 | 2007-08-31 | ||
JP2007225610 | 2007-08-31 | ||
JP2007225610A JP5003359B2 (ja) | 2007-08-31 | 2007-08-31 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101378633A true CN101378633A (zh) | 2009-03-04 |
CN101378633B CN101378633B (zh) | 2013-11-27 |
Family
ID=40405629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102111978A Expired - Fee Related CN101378633B (zh) | 2007-08-31 | 2008-09-01 | 印刷布线基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8212154B2 (zh) |
JP (1) | JP5003359B2 (zh) |
CN (1) | CN101378633B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102095901A (zh) * | 2009-11-09 | 2011-06-15 | 株式会社村田制作所 | 电特性测试基板 |
CN102986307A (zh) * | 2010-06-29 | 2013-03-20 | Fci公司 | 结构化电路板和方法 |
CN105896134A (zh) * | 2015-02-13 | 2016-08-24 | 日本电产理德股份有限公司 | 中继连接器以及基板检查装置 |
CN106257967A (zh) * | 2015-06-19 | 2016-12-28 | 星电株式会社 | 多层印刷布线板以及多层印刷布线板和连接器的连接结构 |
CN109327955A (zh) * | 2013-01-29 | 2019-02-12 | 安费诺富加宜(亚洲)私人有限公司 | 具有偏移差分信号通路的pcb |
CN111640682A (zh) * | 2020-05-31 | 2020-09-08 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 分离器件金丝键合过渡结构 |
CN113163624A (zh) * | 2021-04-28 | 2021-07-23 | 恒为科技(上海)股份有限公司 | 一种关于差分过孔的反焊盘设计方法、印制电路板 |
US11546983B2 (en) | 2014-11-21 | 2023-01-03 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US11553589B2 (en) | 2016-03-08 | 2023-01-10 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11637389B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11637403B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11742601B2 (en) | 2019-05-20 | 2023-08-29 | Amphenol Corporation | High density, high speed electrical connector |
US11758656B2 (en) | 2018-06-11 | 2023-09-12 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11765813B2 (en) | 2016-03-08 | 2023-09-19 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8431834B2 (en) * | 2009-06-16 | 2013-04-30 | Ciena Corporation | Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly |
FR2950200A1 (fr) * | 2009-09-11 | 2011-03-18 | Thales Sa | Dispositif de raccordement pour signaux haute frequence entre un connecteur et une ligne de transmission |
US20120279774A1 (en) * | 2009-11-27 | 2012-11-08 | Bae Systems Plc | Circuit board |
WO2011064571A2 (en) * | 2009-11-27 | 2011-06-03 | Bae Systems Plc | Circuit board |
US8729405B2 (en) * | 2010-03-31 | 2014-05-20 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5679579B2 (ja) * | 2011-07-26 | 2015-03-04 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
US8889999B2 (en) * | 2011-10-24 | 2014-11-18 | Cisco Technology, Inc. | Multiple layer printed circuit board with unplated vias |
JP2013172036A (ja) * | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
JP5739363B2 (ja) * | 2012-02-24 | 2015-06-24 | 株式会社日立製作所 | 配線基板 |
JP6288910B2 (ja) * | 2012-11-29 | 2018-03-07 | 三菱電機株式会社 | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 |
JP6140989B2 (ja) * | 2012-11-29 | 2017-06-07 | 三菱電機株式会社 | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
US9603250B2 (en) * | 2014-02-28 | 2017-03-21 | Fujitsu Limited | Electromagnetic field manipulation around vias |
CN204244566U (zh) * | 2014-11-26 | 2015-04-01 | 深圳市一博科技有限公司 | 一种减小通道损耗的pcb板结构 |
US9864829B2 (en) * | 2015-04-20 | 2018-01-09 | Toshiba Memory Corporation | Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium |
JP2017011093A (ja) * | 2015-06-22 | 2017-01-12 | イビデン株式会社 | プリント配線板 |
US9755333B2 (en) * | 2015-12-04 | 2017-09-05 | Raytheon Company | Radio frequency connector receptical |
JP6571035B2 (ja) * | 2016-03-18 | 2019-09-04 | 日本ルメンタム株式会社 | プリント回路基板、光モジュール、及び伝送装置 |
JP6810001B2 (ja) * | 2017-08-24 | 2021-01-06 | 株式会社Soken | 高周波伝送線路 |
US10993315B2 (en) * | 2017-10-31 | 2021-04-27 | Avl Technologies, Inc. | Printed circuit via for KA satcom circuit boards |
US10667385B2 (en) * | 2018-10-03 | 2020-05-26 | Arista Networks, Inc. | Impedance control using anti-pad geometries |
WO2020112481A1 (en) | 2018-11-29 | 2020-06-04 | Lockheed Martin Corporation | Apparatus and method for impedance balancing of long radio frequency (rf) via |
US20190116668A1 (en) * | 2018-12-21 | 2019-04-18 | Intel Corporation | Differential via with per-layer void |
KR102639871B1 (ko) * | 2019-05-21 | 2024-02-23 | 삼성전자 주식회사 | 전기적 연결 장치 및 그것을 포함하는 전자 장치 |
EP3979436B1 (de) * | 2020-10-01 | 2024-05-08 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Elektrischer steckverbinder, leiterplattenanordnung und verfahren zur montage einer leiterplattenanordnung |
US20220252660A1 (en) * | 2021-02-11 | 2022-08-11 | R & D Circuits, Inc. | System and method for detecting defective back-drills in printed circuit boards |
US11903124B2 (en) * | 2021-08-10 | 2024-02-13 | Rockwell Collins, Inc. | Wide band printed circuit board through connector |
US20240008180A1 (en) * | 2022-06-30 | 2024-01-04 | Marvell Israel (M.I.S.L) Ltd. | Printed circuit board via structures with reduced insertion loss distortion |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302964A (ja) * | 1993-04-16 | 1994-10-28 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
JP2605654B2 (ja) | 1995-03-31 | 1997-04-30 | 日本電気株式会社 | 複合マイクロ波回路モジュール及びその製造方法 |
JP3539331B2 (ja) * | 2000-02-28 | 2004-07-07 | 日本電気株式会社 | 多層プリント配線板 |
US6639154B1 (en) * | 2000-10-10 | 2003-10-28 | Teradyne, Inc. | Apparatus for forming a connection between a circuit board and a connector, having a signal launch |
JP2003086954A (ja) | 2001-09-07 | 2003-03-20 | Kyocera Corp | 多層配線基板 |
JP3797205B2 (ja) * | 2001-11-19 | 2006-07-12 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JP2003217745A (ja) * | 2002-01-18 | 2003-07-31 | Mitsubishi Electric Corp | 信号中継装置 |
US6828513B2 (en) | 2002-04-30 | 2004-12-07 | Texas Instruments Incorporated | Electrical connector pad assembly for printed circuit board |
US7435912B1 (en) * | 2002-05-14 | 2008-10-14 | Teradata Us, Inc. | Tailoring via impedance on a circuit board |
JP2004165200A (ja) * | 2002-11-08 | 2004-06-10 | Mitsubishi Electric Corp | プリント基板 |
JP2004327690A (ja) * | 2003-04-24 | 2004-11-18 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2005005539A (ja) | 2003-06-12 | 2005-01-06 | Yamaichi Electronics Co Ltd | プリント基板実装方法および基板構造 |
JP4385753B2 (ja) * | 2003-12-11 | 2009-12-16 | 富士ゼロックス株式会社 | プリント配線基板 |
US7868257B2 (en) * | 2004-03-09 | 2011-01-11 | Nec Corporation | Via transmission lines for multilayer printed circuit boards |
JP2005351731A (ja) * | 2004-06-10 | 2005-12-22 | Fujitsu Ltd | テストソケット |
US7492146B2 (en) * | 2005-05-16 | 2009-02-17 | Teradyne, Inc. | Impedance controlled via structure |
US7457132B2 (en) * | 2005-10-20 | 2008-11-25 | Sanmina-Sci Corporation | Via stub termination structures and methods for making same |
JP2007201112A (ja) | 2006-01-26 | 2007-08-09 | Hitachi Ltd | 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置 |
US20070278001A1 (en) * | 2006-05-31 | 2007-12-06 | Romi Mayder | Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards |
-
2007
- 2007-08-31 JP JP2007225610A patent/JP5003359B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-26 US US12/198,273 patent/US8212154B2/en not_active Expired - Fee Related
- 2008-09-01 CN CN2008102111978A patent/CN101378633B/zh not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698514B2 (en) | 2009-11-09 | 2014-04-15 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
CN102095901A (zh) * | 2009-11-09 | 2011-06-15 | 株式会社村田制作所 | 电特性测试基板 |
CN102095901B (zh) * | 2009-11-09 | 2013-06-12 | 株式会社村田制作所 | 电特性测试基板 |
CN102986307B (zh) * | 2010-06-29 | 2017-04-05 | Fci公司 | 结构化电路板和方法 |
CN102986307A (zh) * | 2010-06-29 | 2013-03-20 | Fci公司 | 结构化电路板和方法 |
CN109327955A (zh) * | 2013-01-29 | 2019-02-12 | 安费诺富加宜(亚洲)私人有限公司 | 具有偏移差分信号通路的pcb |
CN109327955B (zh) * | 2013-01-29 | 2021-10-29 | 安费诺富加宜(亚洲)私人有限公司 | 具有偏移差分信号通路的pcb |
US11546983B2 (en) | 2014-11-21 | 2023-01-03 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US11950356B2 (en) | 2014-11-21 | 2024-04-02 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
CN105896134A (zh) * | 2015-02-13 | 2016-08-24 | 日本电产理德股份有限公司 | 中继连接器以及基板检查装置 |
CN105896134B (zh) * | 2015-02-13 | 2019-08-30 | 日本电产理德股份有限公司 | 中继连接器以及基板检查装置 |
CN106257967A (zh) * | 2015-06-19 | 2016-12-28 | 星电株式会社 | 多层印刷布线板以及多层印刷布线板和连接器的连接结构 |
CN106257967B (zh) * | 2015-06-19 | 2020-07-03 | 星电株式会社 | 多层印刷布线板以及多层印刷布线板和连接器的连接结构 |
US11553589B2 (en) | 2016-03-08 | 2023-01-10 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11765813B2 (en) | 2016-03-08 | 2023-09-19 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11805595B2 (en) | 2016-03-08 | 2023-10-31 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11758656B2 (en) | 2018-06-11 | 2023-09-12 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11742601B2 (en) | 2019-05-20 | 2023-08-29 | Amphenol Corporation | High density, high speed electrical connector |
US11637389B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11637403B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
CN111640682B (zh) * | 2020-05-31 | 2022-07-08 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 分离器件金丝键合过渡结构 |
CN111640682A (zh) * | 2020-05-31 | 2020-09-08 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 分离器件金丝键合过渡结构 |
CN113163624A (zh) * | 2021-04-28 | 2021-07-23 | 恒为科技(上海)股份有限公司 | 一种关于差分过孔的反焊盘设计方法、印制电路板 |
Also Published As
Publication number | Publication date |
---|---|
US20090056999A1 (en) | 2009-03-05 |
CN101378633B (zh) | 2013-11-27 |
US8212154B2 (en) | 2012-07-03 |
JP2009059873A (ja) | 2009-03-19 |
JP5003359B2 (ja) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101378633B (zh) | 印刷布线基板 | |
US10056669B2 (en) | Transmission line | |
JP6526069B2 (ja) | 多層基板における信号結合 | |
CN101677487B (zh) | 印刷布线基板及其制造方法 | |
US10116025B2 (en) | Electronic apparatus | |
JP2018046213A (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
JP2001044716A (ja) | ストリップライン給電装置 | |
US9357633B2 (en) | Structure, wiring board, and method of manufacturing wiring board | |
WO2000054363A1 (en) | Balun | |
CN102986307A (zh) | 结构化电路板和方法 | |
JP2017099027A (ja) | 伝送線路およびフラットケーブル | |
CN103117440B (zh) | 一种低损耗扁平传输线 | |
US9627736B1 (en) | Multi-layer microwave crossover connected by vertical vias having partial arc shapes | |
US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
WO2014115607A1 (ja) | 伝送線路、および電子機器 | |
JP4636950B2 (ja) | 伝送回路、アンテナ共用器、高周波スイッチ回路 | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
JP2013074256A (ja) | 多層配線基板及びその多層配線基板に実装された高周波回路 | |
JP5527493B1 (ja) | フラットケーブルおよび電子機器 | |
WO2019220530A1 (ja) | 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP2019161360A (ja) | 高周波伝送線路 | |
US20110241803A1 (en) | Signal transmission line | |
WO2024009339A1 (ja) | マイクロストリップ線路-導波管変換器 | |
JP6395638B2 (ja) | 無線装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131127 Termination date: 20200901 |
|
CF01 | Termination of patent right due to non-payment of annual fee |