JPH06302964A - 高速信号伝送用回路基板 - Google Patents
高速信号伝送用回路基板Info
- Publication number
- JPH06302964A JPH06302964A JP8971493A JP8971493A JPH06302964A JP H06302964 A JPH06302964 A JP H06302964A JP 8971493 A JP8971493 A JP 8971493A JP 8971493 A JP8971493 A JP 8971493A JP H06302964 A JPH06302964 A JP H06302964A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate
- speed signal
- signal transmission
- dielectrics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 誘電特性の異なる多種類の誘電体間を電気的
に接続するＶｉａの反射の少ない優れた接続構造を有す
る高速信号伝送用回路基板を提供する。 【構成】 誘電特性の異なる少くとも２種類の誘電体を
積層して形成されたコンビネーション基板を構成する１
つのベース基板２１とこれに接する他の銅／ポリイミド
基板２２との間を、互いに異なる径からなるそれぞれＶ
ｉａ４，Ｖｉａ７を介して電気的に接続するＶｉａ接続
構造を有し、誘電体の積層方向の異なる位置に隔離して
設けたＶｉａ４及びＶｉａ７の間を接続面に設けた連続
的に幅の変わるテーパーパターン１０により接続したも
のである。
に接続するＶｉａの反射の少ない優れた接続構造を有す
る高速信号伝送用回路基板を提供する。 【構成】 誘電特性の異なる少くとも２種類の誘電体を
積層して形成されたコンビネーション基板を構成する１
つのベース基板２１とこれに接する他の銅／ポリイミド
基板２２との間を、互いに異なる径からなるそれぞれＶ
ｉａ４，Ｖｉａ７を介して電気的に接続するＶｉａ接続
構造を有し、誘電体の積層方向の異なる位置に隔離して
設けたＶｉａ４及びＶｉａ７の間を接続面に設けた連続
的に幅の変わるテーパーパターン１０により接続したも
のである。
Description
【０００１】
【産業上の利用分野】本発明は高速信号伝送用回路基板
に関し、特に誘電特性の異なる２種類以上の誘電体の積
層からなるコンビネーション基板における各積層基板間
のＶｉａ（内部貫通接続導体ともいわれる）接続構造を
有する高速信号伝送用回路基板に関するものである。
に関し、特に誘電特性の異なる２種類以上の誘電体の積
層からなるコンビネーション基板における各積層基板間
のＶｉａ（内部貫通接続導体ともいわれる）接続構造を
有する高速信号伝送用回路基板に関するものである。
【０００２】
【従来の技術】上述のような高速信号伝送用回路基板
は、従来から、混成集積回路といわれていた厚膜ハイブ
リッドＩＣを装置特性の選択の自由度が大きい等の利点
を活用して、特に高集積化、高周波化に対する要請に適
したものとして広く実用されている。このような厚膜ハ
イブリッドＩＣの全般的な技術及び本発明に関連する一
般的な技術に関しては、文献：電子材料編集部、最新ハ
イブリッドＩＣ技術、１９８５年４月１０日第２版発
行、１９８４年６月１日発行、株式会社工業調査会、
ｐ．３７−６９（日本）に概説されている。
は、従来から、混成集積回路といわれていた厚膜ハイブ
リッドＩＣを装置特性の選択の自由度が大きい等の利点
を活用して、特に高集積化、高周波化に対する要請に適
したものとして広く実用されている。このような厚膜ハ
イブリッドＩＣの全般的な技術及び本発明に関連する一
般的な技術に関しては、文献：電子材料編集部、最新ハ
イブリッドＩＣ技術、１９８５年４月１０日第２版発
行、１９８４年６月１日発行、株式会社工業調査会、
ｐ．３７−６９（日本）に概説されている。
【０００３】図３は従来の高速信号伝送用回路基板を示
す要部説明図であり、図の上側はＶｉａ部分の断面図、
下側はＶｉａ部分のＡ−Ａ線に沿う上面図である。図に
みられるように、従来から誘電特性の異なる２種類の誘
電体からなる積層状の例えば２個の基板を組み合わせた
コンビネーション基板を使用している。
す要部説明図であり、図の上側はＶｉａ部分の断面図、
下側はＶｉａ部分のＡ−Ａ線に沿う上面図である。図に
みられるように、従来から誘電特性の異なる２種類の誘
電体からなる積層状の例えば２個の基板を組み合わせた
コンビネーション基板を使用している。
【０００４】すなわち、図３において、ベースとなる基
板１の上に、これとは誘電特性の異なるもう一種類の基
板２が、薄膜工程によって形成されている。図３の場
合、基板１の誘電体１ａ〜１ｃの各誘電体層は厚く、Ｖ
ｉａホールに設けられたＶｉａ４の穴径も大きくなって
いる。これに対して、基板２の誘電体２ａ〜２ｄの各誘
電体層は薄く、Ｖｉａホールに設けられたＶｉａ７の穴
径も小さいものとなっている。そして、Ｖｉａ４はＶｉ
ａランド５を介してストリップライン３と電気的に接続
し、Ｖｉａ７はＶｉａランド８を介してストリップライ
ン６と電気的に接続している。また、誘電体２ｄ，２
ｂ，１ａ，１ｃの底部には、それぞれ導体層からなるグ
ランド９ａ，９ｂ，９ｃ，９ｄが形成されている。
板１の上に、これとは誘電特性の異なるもう一種類の基
板２が、薄膜工程によって形成されている。図３の場
合、基板１の誘電体１ａ〜１ｃの各誘電体層は厚く、Ｖ
ｉａホールに設けられたＶｉａ４の穴径も大きくなって
いる。これに対して、基板２の誘電体２ａ〜２ｄの各誘
電体層は薄く、Ｖｉａホールに設けられたＶｉａ７の穴
径も小さいものとなっている。そして、Ｖｉａ４はＶｉ
ａランド５を介してストリップライン３と電気的に接続
し、Ｖｉａ７はＶｉａランド８を介してストリップライ
ン６と電気的に接続している。また、誘電体２ｄ，２
ｂ，１ａ，１ｃの底部には、それぞれ導体層からなるグ
ランド９ａ，９ｂ，９ｃ，９ｄが形成されている。
【０００５】図３にみられるように、Ｖｉａ４の真上に
Ｖｉａ７がくるように配置して直接接続することによ
り、基板１と基板２とを電気的に接続している。そし
て、２つのＶｉａの径は、Ｖｉａ４の径の方がＶｉａ７
の径よりも極端に大きくなっている。
Ｖｉａ７がくるように配置して直接接続することによ
り、基板１と基板２とを電気的に接続している。そし
て、２つのＶｉａの径は、Ｖｉａ４の径の方がＶｉａ７
の径よりも極端に大きくなっている。
【０００６】
【発明が解決しようとする課題】上述のような従来の高
速信号伝送用回路基板では、その構造、特にＶｉａ接続
構造において、上記のように、Ｖｉａ４の径の方がＶｉ
ａ７の径よりも極端に大きくなっていることから、誘電
特性の異なる２種類の誘電体の電気的接続部分で反射が
生じ、高速信号の伝送特性を悪化させるという問題があ
った。これは、一般に「分布定数回路と呼ばれる構造に
おいて、媒質の異なる境界面や線路定数の異なる伝送線
路の接合部では、入射波の一部は反射される」といわれ
ていることを考え合わせることによって、理由づけられ
る現象に相当する問題である。
速信号伝送用回路基板では、その構造、特にＶｉａ接続
構造において、上記のように、Ｖｉａ４の径の方がＶｉ
ａ７の径よりも極端に大きくなっていることから、誘電
特性の異なる２種類の誘電体の電気的接続部分で反射が
生じ、高速信号の伝送特性を悪化させるという問題があ
った。これは、一般に「分布定数回路と呼ばれる構造に
おいて、媒質の異なる境界面や線路定数の異なる伝送線
路の接合部では、入射波の一部は反射される」といわれ
ていることを考え合わせることによって、理由づけられ
る現象に相当する問題である。
【０００７】本発明は上述のような問題点を解決するた
めになされたもので、２種類の誘電体間を電気的に接続
するＶｉａの反射の少ない優れた接続構造を有する高速
信号伝送用回路基板を提供することを目的とするもので
ある。
めになされたもので、２種類の誘電体間を電気的に接続
するＶｉａの反射の少ない優れた接続構造を有する高速
信号伝送用回路基板を提供することを目的とするもので
ある。
【０００８】
【課題を解決するための手段】本発明に係る第１の高速
信号伝送用回路基板は、誘電特性の異なる少くとも２種
類の誘電体を積層して形成されたコンビネーション基板
を構成する１つの積層基板とこれに接する他の積層基板
との間を、互いに異なる径からなるＶｉａを介して電気
的に接続するＶｉａ接続構造を有し、誘電体の積層方向
の異なる位置に隔離して設けたＶｉａの間を接続面に設
けた連続的に幅の変わる導体パターンにより接続したも
のである。また、本発明に係る第２の高速信号伝送用回
路基板は、誘電特性の異なる少くとも２種類の誘電体を
積層して形成されたコンビネーション基板を構成する１
つの積層基板とこれに接する他の積層基板との間を、互
いに異なる径からなるＶｉａを介して電気的に接続する
Ｖｉａ接続構造を有し、大きな径のＶｉａを有する１つ
の積層基板のＶｉａの上部に設けた半球状体とこの半球
状体の真上に位置する小さな径を有する他の積層基板の
Ｖｉａとを接続したものである。
信号伝送用回路基板は、誘電特性の異なる少くとも２種
類の誘電体を積層して形成されたコンビネーション基板
を構成する１つの積層基板とこれに接する他の積層基板
との間を、互いに異なる径からなるＶｉａを介して電気
的に接続するＶｉａ接続構造を有し、誘電体の積層方向
の異なる位置に隔離して設けたＶｉａの間を接続面に設
けた連続的に幅の変わる導体パターンにより接続したも
のである。また、本発明に係る第２の高速信号伝送用回
路基板は、誘電特性の異なる少くとも２種類の誘電体を
積層して形成されたコンビネーション基板を構成する１
つの積層基板とこれに接する他の積層基板との間を、互
いに異なる径からなるＶｉａを介して電気的に接続する
Ｖｉａ接続構造を有し、大きな径のＶｉａを有する１つ
の積層基板のＶｉａの上部に設けた半球状体とこの半球
状体の真上に位置する小さな径を有する他の積層基板の
Ｖｉａとを接続したものである。
【０００９】
【作用】本発明の第１の高速信号伝送用回路基板におい
ては、電気的接続部を２つのＶｉａ間で直接接続しない
で、多少これらのＶｉａをずらしておき、その間をテー
パーパターンにより２つの特性の異なる積層基板を接続
する構造とし、さらに、第２の高速信号伝送用回路基板
では、ベースとなる側の基板のＶｉａ上に形成した半球
状体例えばバンプの上に薄膜工程を用いて直接Ｖｉａ接
続する構造としたから、いずれも、電気的接続部におけ
る上記のテーパーパターンやバンプの導体幅や導体断面
積が徐々に変化するようになっている。このように、導
体幅や導体断面積を連続的にかつ徐々に変化させること
によって、Ｖｉａ接続部における信号入射波の反射が緩
和乃至抑制される。
ては、電気的接続部を２つのＶｉａ間で直接接続しない
で、多少これらのＶｉａをずらしておき、その間をテー
パーパターンにより２つの特性の異なる積層基板を接続
する構造とし、さらに、第２の高速信号伝送用回路基板
では、ベースとなる側の基板のＶｉａ上に形成した半球
状体例えばバンプの上に薄膜工程を用いて直接Ｖｉａ接
続する構造としたから、いずれも、電気的接続部におけ
る上記のテーパーパターンやバンプの導体幅や導体断面
積が徐々に変化するようになっている。このように、導
体幅や導体断面積を連続的にかつ徐々に変化させること
によって、Ｖｉａ接続部における信号入射波の反射が緩
和乃至抑制される。
【００１０】
【実施例】［実施例１］図１は本発明の第１の発明の一
実施例を示す模式説明図である。図１の上側はその要部
断面図であり、下側はＢ−Ｂ線に沿う上面図である。図
１において、２１はベース基板、２１ａ〜２１ｃはベー
ス基板２１の誘電体層であり、２２は銅／ポリイミド基
板（Ｃｕ／ＰＩ基板ともいう）、２２ａ〜２２ｄはＣｕ
／ＰＩ基板２２のＰＩ誘電体層である。３はベース基板
２１内のストリップライン、４はベース基板２１に設け
たＶｉａ、５はＶｉａ４のＶｉａランド、６はＣｕ／Ｐ
Ｉ基板２２のストリップライン、７はＣｕ／ＰＩ基板２
２のＶｉａ、８はＶｉａ７のＶｉａランドである。ま
た、９ａ〜９ｄはグランド／電源プレーン用のグラン
ド、１０はＶｉａランド５，８を介してＶｉａ４とＶｉ
ａ７を接続し、Ｖｉａランド８の外径からＶｉａランド
５の外径間での領域を導通させるテーパーパターンであ
る。
実施例を示す模式説明図である。図１の上側はその要部
断面図であり、下側はＢ−Ｂ線に沿う上面図である。図
１において、２１はベース基板、２１ａ〜２１ｃはベー
ス基板２１の誘電体層であり、２２は銅／ポリイミド基
板（Ｃｕ／ＰＩ基板ともいう）、２２ａ〜２２ｄはＣｕ
／ＰＩ基板２２のＰＩ誘電体層である。３はベース基板
２１内のストリップライン、４はベース基板２１に設け
たＶｉａ、５はＶｉａ４のＶｉａランド、６はＣｕ／Ｐ
Ｉ基板２２のストリップライン、７はＣｕ／ＰＩ基板２
２のＶｉａ、８はＶｉａ７のＶｉａランドである。ま
た、９ａ〜９ｄはグランド／電源プレーン用のグラン
ド、１０はＶｉａランド５，８を介してＶｉａ４とＶｉ
ａ７を接続し、Ｖｉａランド８の外径からＶｉａランド
５の外径間での領域を導通させるテーパーパターンであ
る。
【００１１】以上の構成において、ストリップライン３
及びストリップライン６は、その各ライン幅と、それぞ
れグラント９ｃ〜９ｄ間の高さ及びグランド９ａ〜９ｂ
間の高さとそれぞれインピーダンス整合されて形成され
ている。
及びストリップライン６は、その各ライン幅と、それぞ
れグラント９ｃ〜９ｄ間の高さ及びグランド９ａ〜９ｂ
間の高さとそれぞれインピーダンス整合されて形成され
ている。
【００１２】この場合、前述のように、ベース基板２１
とＣｕ／ＰＩ基板２２との電気的接続を、図３の従来例
に示したようなＶｉａ４とＶｉａ７との直接接続によら
ず、これらのＶｉａを若干離しておき、その間をテーパ
ーパターン（徐々に幅の変わる導体パターン）１０で接
続している。このようなテーパーパターン１０の設置に
より、ベース基板２１とＣｕ／ＰＩ基板２２の電気的接
続部（又は接続面）における導体パターンの幅を徐々
に、すなわち連続的に変形させることによって、高速信
号の反射を緩和して効率よく抑制することが可能なＶｉ
ａ接続構成が達成された。このため、従来のように高速
信号の伝送特性を低下させることがなく、しかも、大き
さの異なるＶｉａ間の電気的接続部を備えた高速信号伝
送用回路基板が得られる。
とＣｕ／ＰＩ基板２２との電気的接続を、図３の従来例
に示したようなＶｉａ４とＶｉａ７との直接接続によら
ず、これらのＶｉａを若干離しておき、その間をテーパ
ーパターン（徐々に幅の変わる導体パターン）１０で接
続している。このようなテーパーパターン１０の設置に
より、ベース基板２１とＣｕ／ＰＩ基板２２の電気的接
続部（又は接続面）における導体パターンの幅を徐々
に、すなわち連続的に変形させることによって、高速信
号の反射を緩和して効率よく抑制することが可能なＶｉ
ａ接続構成が達成された。このため、従来のように高速
信号の伝送特性を低下させることがなく、しかも、大き
さの異なるＶｉａ間の電気的接続部を備えた高速信号伝
送用回路基板が得られる。
【００１３】［実施例２］図２は本発明の第２の発明の
一実施例を示す模式説明図である。図２の上側はその要
部断面図であり、下側はＶｉａの接合部分を中心として
分かり易く示した準上面図である。図２において、３〜
９ｄ及び２１〜２１ｃ、２２〜２２ｄは図１の実施例の
説明において用いた部分符号と同一又は相当であるの
で、その説明を省略する。ここで、１１は本発明のバン
プ接続構造の一要素を構成するバンプ（ＢＵＭＰ）であ
る。本実施例では、このバンプによるＶｉａ接続構造を
主体に、全体の製造方法を加味しながら説明する。
一実施例を示す模式説明図である。図２の上側はその要
部断面図であり、下側はＶｉａの接合部分を中心として
分かり易く示した準上面図である。図２において、３〜
９ｄ及び２１〜２１ｃ、２２〜２２ｄは図１の実施例の
説明において用いた部分符号と同一又は相当であるの
で、その説明を省略する。ここで、１１は本発明のバン
プ接続構造の一要素を構成するバンプ（ＢＵＭＰ）であ
る。本実施例では、このバンプによるＶｉａ接続構造を
主体に、全体の製造方法を加味しながら説明する。
【００１４】まず、従来手法によって、ベース基板２１
を作成する。次に、Ｖｉａランド５に形成されたＶｉａ
４の上にバンプ１１を形成する。この場合、バンプ１１
の高さはＰＩ誘電体２ａの厚さよりも若干高くなるよう
に形成しておく。その後、薄膜工程によりＣｕ／ＰＩ基
板２２をベース基板２１上に形成する。この場合、Ｖｉ
ａ７がバンプ１１の真上にくるようにして積層・固着す
る。このようにして、第２の発明による高速信号伝送用
回路基板が得られる。
を作成する。次に、Ｖｉａランド５に形成されたＶｉａ
４の上にバンプ１１を形成する。この場合、バンプ１１
の高さはＰＩ誘電体２ａの厚さよりも若干高くなるよう
に形成しておく。その後、薄膜工程によりＣｕ／ＰＩ基
板２２をベース基板２１上に形成する。この場合、Ｖｉ
ａ７がバンプ１１の真上にくるようにして積層・固着す
る。このようにして、第２の発明による高速信号伝送用
回路基板が得られる。
【００１５】このように、ベース基板２１とＣｕ／ＰＩ
基板２２の間に、バンプ１１を仲介して、電気的接続を
行うことにより、ベース基板２１とＣｕ／ＰＩ基板２２
のＶｉａ接続部において、バンプの断面形状によりその
部分の断面積を徐々に変形することになるから、前項の
実施例１の場合と同様に、高速信号の反射を抑制するこ
とができる効果を奏するようになっている。
基板２２の間に、バンプ１１を仲介して、電気的接続を
行うことにより、ベース基板２１とＣｕ／ＰＩ基板２２
のＶｉａ接続部において、バンプの断面形状によりその
部分の断面積を徐々に変形することになるから、前項の
実施例１の場合と同様に、高速信号の反射を抑制するこ
とができる効果を奏するようになっている。
【００１６】なお、本発明は、上述のテーパーパターン
やバンプの形状やベース基板、Ｃｕ／ＰＩ基板の各誘電
体層の積層数その他に関して、上記の実施例の具体例に
限定されるものでないことはいうまでもない。
やバンプの形状やベース基板、Ｃｕ／ＰＩ基板の各誘電
体層の積層数その他に関して、上記の実施例の具体例に
限定されるものでないことはいうまでもない。
【００１７】
【発明の効果】以上のように本発明によれば、高速信号
伝送用回路基板、特に誘電特性の異なる２種類の誘電体
ならなるコンビネーション基板において、両基板の電気
的接続部を構成する大きさの異なるＶｉａ間を、導体幅
又は導体断面を徐々に変形させたそれぞれ導体パターン
又はバンプのような半球状体を用いて、接続するように
したので、特に、高速信号の反射を効率よく緩和乃至抑
えることが可能になり、高速信号の伝送特性の向上した
優れた高速信号伝送用回路基板が得られる。
伝送用回路基板、特に誘電特性の異なる２種類の誘電体
ならなるコンビネーション基板において、両基板の電気
的接続部を構成する大きさの異なるＶｉａ間を、導体幅
又は導体断面を徐々に変形させたそれぞれ導体パターン
又はバンプのような半球状体を用いて、接続するように
したので、特に、高速信号の反射を効率よく緩和乃至抑
えることが可能になり、高速信号の伝送特性の向上した
優れた高速信号伝送用回路基板が得られる。
【図１】本発明による高速信号伝送用回路基板の第１の
発明の一実施例を示す模式説明図である。
発明の一実施例を示す模式説明図である。
【図２】本発明による第２の発明の一実施例を示す模式
説明図である。
説明図である。
【図３】従来の高速信号伝送用回路基板の一例を示す模
式説明図である。
式説明図である。
１ 基板（従来） ２ 基板（従来） １ａ〜１ｃ 誘電体（従来） ２ａ〜２ｄ 誘電体（従来） ３ ストリップライン ６ ストリップライン ４ Ｖｉａ ７ Ｖｉａ ５ Ｖｉａランド ８ Ｖｉａランド ９ａ〜９ｄ グランド １０ テーパーパターン １１ バンプ ２１ ベース基板 ２１ａ〜２１ｃ 誘電体層 ２２ Ｃｕ／ＰＩ基板 ２２ａ〜２２ｄ ＰＩ誘電体層
Claims (2)
- 【請求項１】 誘電特性の異なる少くとも２種類の誘電
体を積層して形成されたコンビネーション基板を構成す
る１つの積層基板とこれに接する他の積層基板との間
を、互いに異なる径からなるＶｉａを介して電気的に接
続するＶｉａ接続構造を有する高速信号伝送用回路基板
において、 前記誘電体の積層方向の異なる位置に隔離して設けた前
記Ｖｉａの間を接続面に設けた連続的に幅の変わる導体
パターンにより接続したことを特徴とする高速信号伝送
用回路基板。 - 【請求項２】 誘電特性の異なる少くとも２種類の誘電
体を積層して形成されたコンビネーション基板を構成す
る１つの積層基板とこれに接する他の積層基板との間
を、互いに異なる径からなるＶｉａを介して電気的に接
続するＶｉａ接続構造を有する高速信号伝送用回路基板
において、 大きな径の前記Ｖｉａを有する１つの積層基板の前記Ｖ
ｉａの上部に設けた半球状体とこの半球状体の真上に位
置する小さな径を有する前記他の積層基板の前記Ｖｉａ
とを接続したことを特徴とする高速信号伝送用回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8971493A JPH06302964A (ja) | 1993-04-16 | 1993-04-16 | 高速信号伝送用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8971493A JPH06302964A (ja) | 1993-04-16 | 1993-04-16 | 高速信号伝送用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302964A true JPH06302964A (ja) | 1994-10-28 |
Family
ID=13978445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8971493A Pending JPH06302964A (ja) | 1993-04-16 | 1993-04-16 | 高速信号伝送用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302964A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817548A1 (en) * | 1996-01-11 | 1998-01-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| WO2000025141A1 (en) * | 1998-10-23 | 2000-05-04 | Teradyne, Inc. | High density printed circuit board |
| JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
| US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
| JP2007123743A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
| WO2007102597A1 (en) * | 2006-03-03 | 2007-09-13 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
| JP2008211240A (ja) * | 1998-10-16 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| WO2008136646A1 (en) * | 2007-05-08 | 2008-11-13 | Phicom Corporation | Multilayer substrate and electrical tester having the same |
| JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
| JP2010212617A (ja) * | 2009-03-12 | 2010-09-24 | Sumitomo Electric Ind Ltd | フレキシブル配線基板 |
| WO2011018938A1 (ja) * | 2009-08-12 | 2011-02-17 | 日本電気株式会社 | 多層プリント配線板 |
| EP1973189B1 (en) * | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
| US8476537B2 (en) | 2007-08-31 | 2013-07-02 | Nec Corporation | Multi-layer substrate |
| US8659371B2 (en) | 2009-03-03 | 2014-02-25 | Bae Systems Information And Electronic Systems Integration Inc. | Three-dimensional matrix structure for defining a coaxial transmission line channel |
| US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
| US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
| US9312589B2 (en) | 2003-03-04 | 2016-04-12 | Nuvotronics, Inc. | Coaxial waveguide microstructure having center and outer conductors configured in a rectangular cross-section |
| US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| US9505613B2 (en) | 2011-06-05 | 2016-11-29 | Nuvotronics, Inc. | Devices and methods for solder flow control in three-dimensional microstructures |
| US9515364B1 (en) | 2006-12-30 | 2016-12-06 | Nuvotronics, Inc. | Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume |
| US9583856B2 (en) | 2011-06-06 | 2017-02-28 | Nuvotronics, Inc. | Batch fabricated microconnectors |
| CN107799494A (zh) * | 2017-11-03 | 2018-03-13 | 北方电子研究院安徽有限公司 | Ltcc超多层生瓷直通孔版图设计及制造工艺 |
| US9993982B2 (en) | 2011-07-13 | 2018-06-12 | Nuvotronics, Inc. | Methods of fabricating electronic and mechanical structures |
| US10002818B2 (en) | 2007-03-20 | 2018-06-19 | Nuvotronics, Inc. | Integrated electronic components and methods of formation thereof |
| US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US10497511B2 (en) | 2009-11-23 | 2019-12-03 | Cubic Corporation | Multilayer build processes and devices thereof |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
-
1993
- 1993-04-16 JP JP8971493A patent/JPH06302964A/ja active Pending
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817548A4 (en) * | 1996-01-11 | 1999-12-01 | Ibiden Co Ltd | PRINTED CIRCUIT BOARD AND METHOD FOR THE PRODUCTION THEREOF |
| US6316738B1 (en) | 1996-01-11 | 2001-11-13 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
| US6342682B1 (en) | 1996-01-11 | 2002-01-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
| EP0817548A1 (en) * | 1996-01-11 | 1998-01-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| EP1677582A3 (en) * | 1996-01-11 | 2007-04-11 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
| JP2008211240A (ja) * | 1998-10-16 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| JP4624440B2 (ja) * | 1998-10-16 | 2011-02-02 | パナソニック株式会社 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| WO2000025141A1 (en) * | 1998-10-23 | 2000-05-04 | Teradyne, Inc. | High density printed circuit board |
| US6215320B1 (en) | 1998-10-23 | 2001-04-10 | Teradyne, Inc. | High density printed circuit board |
| US7259333B2 (en) | 2000-07-25 | 2007-08-21 | International Business Machines Corporation | Composite laminate circuit structure |
| US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
| US10074885B2 (en) | 2003-03-04 | 2018-09-11 | Nuvotronics, Inc | Coaxial waveguide microstructures having conductors formed by plural conductive layers |
| JP4508540B2 (ja) * | 2003-03-04 | 2010-07-21 | 京セラ株式会社 | 配線基板および電子装置 |
| US9312589B2 (en) | 2003-03-04 | 2016-04-12 | Nuvotronics, Inc. | Coaxial waveguide microstructure having center and outer conductors configured in a rectangular cross-section |
| JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
| JP2007123743A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
| US8085112B2 (en) | 2006-03-03 | 2011-12-27 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
| WO2007102597A1 (en) * | 2006-03-03 | 2007-09-13 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
| JP2009528693A (ja) * | 2006-03-03 | 2009-08-06 | 日本電気株式会社 | 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造 |
| US8013685B2 (en) | 2006-03-03 | 2011-09-06 | Renesas Electronics Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
| US9515364B1 (en) | 2006-12-30 | 2016-12-06 | Nuvotronics, Inc. | Three-dimensional microstructure having a first dielectric element and a second multi-layer metal element configured to define a non-solid volume |
| US8542079B2 (en) | 2007-03-20 | 2013-09-24 | Nuvotronics, Llc | Coaxial transmission line microstructure including an enlarged coaxial structure for transitioning to an electrical connector |
| EP1973189B1 (en) * | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
| US10002818B2 (en) | 2007-03-20 | 2018-06-19 | Nuvotronics, Inc. | Integrated electronic components and methods of formation thereof |
| US10431521B2 (en) | 2007-03-20 | 2019-10-01 | Cubic Corporation | Integrated electronic components and methods of formation thereof |
| US9570789B2 (en) | 2007-03-20 | 2017-02-14 | Nuvotronics, Inc | Transition structure between a rectangular coaxial microstructure and a cylindrical coaxial cable using step changes in center conductors thereof |
| WO2008136646A1 (en) * | 2007-05-08 | 2008-11-13 | Phicom Corporation | Multilayer substrate and electrical tester having the same |
| JP2009059873A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | プリント配線基板 |
| US8476537B2 (en) | 2007-08-31 | 2013-07-02 | Nec Corporation | Multi-layer substrate |
| US8212154B2 (en) | 2007-08-31 | 2012-07-03 | Nec Corporation | Printed wiring board |
| US8659371B2 (en) | 2009-03-03 | 2014-02-25 | Bae Systems Information And Electronic Systems Integration Inc. | Three-dimensional matrix structure for defining a coaxial transmission line channel |
| JP2010212617A (ja) * | 2009-03-12 | 2010-09-24 | Sumitomo Electric Ind Ltd | フレキシブル配線基板 |
| WO2011018938A1 (ja) * | 2009-08-12 | 2011-02-17 | 日本電気株式会社 | 多層プリント配線板 |
| US10497511B2 (en) | 2009-11-23 | 2019-12-03 | Cubic Corporation | Multilayer build processes and devices thereof |
| US9505613B2 (en) | 2011-06-05 | 2016-11-29 | Nuvotronics, Inc. | Devices and methods for solder flow control in three-dimensional microstructures |
| US9583856B2 (en) | 2011-06-06 | 2017-02-28 | Nuvotronics, Inc. | Batch fabricated microconnectors |
| US9993982B2 (en) | 2011-07-13 | 2018-06-12 | Nuvotronics, Inc. | Methods of fabricating electronic and mechanical structures |
| US9608303B2 (en) | 2013-01-26 | 2017-03-28 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| US9888600B2 (en) | 2013-03-15 | 2018-02-06 | Nuvotronics, Inc | Substrate-free interconnected electronic mechanical structural systems |
| US10193203B2 (en) | 2013-03-15 | 2019-01-29 | Nuvotronics, Inc | Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems |
| US10257951B2 (en) | 2013-03-15 | 2019-04-09 | Nuvotronics, Inc | Substrate-free interconnected electronic mechanical structural systems |
| US10361471B2 (en) | 2013-03-15 | 2019-07-23 | Nuvotronics, Inc | Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems |
| US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
| US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
| US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
| CN107799494A (zh) * | 2017-11-03 | 2018-03-13 | 北方电子研究院安徽有限公司 | Ltcc超多层生瓷直通孔版图设计及制造工艺 |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US10553511B2 (en) | 2017-12-01 | 2020-02-04 | Cubic Corporation | Integrated chip scale packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06302964A (ja) | 高速信号伝送用回路基板 | |
| US7152319B2 (en) | Method of making high speed circuit board | |
| US7408120B2 (en) | Printed circuit board having axially parallel via holes | |
| US5471090A (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
| CN107969065B (zh) | 一种印刷电路板 | |
| JPH0446405A (ja) | ディレイライン及びその製造方法 | |
| TWI423753B (zh) | 多層佈線基板 | |
| US4553111A (en) | Printed circuit board maximizing areas for component utilization | |
| US6479765B2 (en) | Vialess printed circuit board | |
| TWI778189B (zh) | 高頻傳輸用印刷線路板 | |
| US10887980B2 (en) | Coupled via structure, circuit board having the coupled via structure and method of manufacturing the circuit board | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| TW202121643A (zh) | 多層基板的垂直互連結構 | |
| US7291916B2 (en) | Signal transmission structure and circuit substrate thereof | |
| JPH0799397A (ja) | プリント板構造 | |
| JPH11150371A (ja) | 多層回路基板 | |
| TWI243388B (en) | Structure and method for a multi-electrode capacitor | |
| JP2006042098A (ja) | 高周波用配線基板 | |
| JP2000068716A (ja) | 多層伝送線路 | |
| US20030148077A1 (en) | High-performance laminate for integrated circuit interconnection | |
| JP6222747B2 (ja) | 回路構造体 | |
| TW201924497A (zh) | 射頻電路板及其製作方法 | |
| WO2023218719A1 (ja) | 接合プリント配線板および接合プリント配線板の製造方法 | |
| JP2665607B2 (ja) | 平面アンテナ基板の製造法 | |
| JPH0786752A (ja) | 電子部品搭載用基板 |