JP2008211240A - 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 - Google Patents
多層回路基板、その製造方法、および、その特性インピーダンス調整方法 Download PDFInfo
- Publication number
- JP2008211240A JP2008211240A JP2008110649A JP2008110649A JP2008211240A JP 2008211240 A JP2008211240 A JP 2008211240A JP 2008110649 A JP2008110649 A JP 2008110649A JP 2008110649 A JP2008110649 A JP 2008110649A JP 2008211240 A JP2008211240 A JP 2008211240A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- wiring
- layers
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】互いに対向配置された少なくとも2つの第1のシールド層と、第1のシールド層の間に設けられた絶縁体と、絶縁体の内部に、第1のシールド層と実質的に平行に、かつ互いに対向して配置された少なくとも2つの配線層と、配線層の対向方向に沿って絶縁体を貫通して設けられて配線層どうしを接続する接続体と、配線層の対向方向に沿った接続体の中央位置において接続体に挟み込まれて、接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置された第2のシールド層とを有し、配線層を略円形とみなした場合の直径をmとし、中間接続層を略円形とみなした場合の直径をrとすると、接続体が配線層よりその特性インピーダンスが高い場合に、r<mとする。
【選択図】図9
Description
R:接続体103、109の直径、
r:ビアランド106の直径、
h:接続体103、ビアランド106、および接続体109を介した配線層102と配線層112との間の接続距離、
L:間隙108の幅、
また、上記条件式(1)の範囲のうち、
(R・r)/h≦L≦(2・R・r)/h …(2)
を満たす範囲であれば、さらに上記した特性インピーダンスの整合が良くなり、信号の反射は生じにくくなり、さらに好ましい。
L=(1.5・R・r)/h …(3)
を満たす場合が最も好ましい(ベストモード)。
(R・r)/(2・h)=100
(5・R・r)/h=1000
となる。そのため、(1)式は、
100≦L≦1000 …(1)'
となる。
(R・r)/h=200
(2・R・r)/h=400
となる。そのため、(2)式は、
200≦L≦400 …(2)'
となる。
(1.5・R・r)/h=300
となる。そのため、上述した(3)式は、
L=300 …(3)'
となる。
(R・r)/(2・h)=150
(5・R・r)/h=1500
となる。そのため、(1)式は、
150≦L≦1500 …(1)''
となる。
(R・r)/h=300
(2・R・r)/h=600
となる。そのため、(2)式は、
300≦L≦600 …(2)''
となる。
(1.5・R・r)/h=450
となる。そのため、(3)式は、
L=450 …(3)''
となる。
Γ=(ZL−Z0)/(ZL+Z0)
と表される。
(R・r・√ε')/(2・h・√ε)≦L≦(5・R・r・√ε')/(h・√ε)
…(4)
R:接続体103、109の直径、
r:ビアランド106の直径、
h:接続体103、ビアランド106、および接続体109を介した配線層102、112の間の接続距離、
L:間隙108の幅、
ε:絶縁層100A〜100Dの比誘電率
ε':絶縁体130の比誘電率
また、上記条件式(4)の範囲のうち、
(R・r・√ε')/(h・√ε)≦L≦(2・R・r・√ε')/(h・√ε)
…(5)
を満たす範囲であれば、さらに特性インピーダンスの整合が良くなり、信号の反射は生じにくくなり、より好ましい。
L=(1.5・R・r・√ε')/(h・√ε) …(6)
を満たす場合が最も好ましい(ベストモード)。
(R・r・√ε')/(2・h・√ε)≦L≦(5・R・r・√ε')/(h・√ε)
の条件を満たす範囲α'においては、信号反射量は0.05以下という、十分低い値になる。第1の好ましい具体例で説明したように、1GHz以下のクロック周波数を用いたデータ転送を実現するシステムにおいては、信号反射量を、入力信号の5%(=0.05)以下とする必要がある。
(R・r・√ε')/(h・√ε)≦L≦(2・R・r・√ε')/(h・√ε)
の条件を満たす範囲β'においては、信号反射量は、0.02以下という、さらに、低い値となる。
L=(1.5・R・r・√ε')/(h・√ε)
の条件を満たす点γ'になると、信号反射量は、0.01という、最小値となる。
(R・r・√ε')/(2・h・√ε)≒82
5・R・r√ε'/h・√ε≒816
となる。そのため、上述した(4)式は、
82≦L≦816 …(4)'
となる。
(R・r・√ε')/(h・√ε)≒163
(2・R・r・√ε')/(h・√ε)≒327
となる。そのため、上述した(5)式は、
163≦L≦327 …(5)'
となる。
(1.5・R・r・√ε')/(h・√ε)≒245
となる。そのため、上述した(6)式は、
L≒245 …(6)'
となる。
(R・r・√ε')/(2・h・√ε)≒73
(5・R・r・√ε')/(h・√ε)≒730
となる。そのため、(4)式は、
73≦L≦730 …(4)''
となる。
(R・r・√ε')/(h・√ε)≒146
(2・R・r・√ε')/(h・√ε)≒292
となる。そのため、(5)式は、
146≦L≦292 …(5)''
となる。
(1.5・R・r・√ε')/(h・√ε)≒219
となる。そのため、(6)式は、
L≒219 …(6)''
となる。
r<m …(7)
r:ビアランド106の直径、
m:配線層102、112の直径、具体的には、接続ランド102a、112aの直径
とする。
r>m …(8)
とする。図9では、その一例として、r<mとしている。
ε・ε0・[{π・(m/2)}2−π・(r/2)2]/(h/2)
だけ増加する。
ε・ε0・[{π・(r/2)}2−π・(m/2)2]/(h/2)
だけ減少する。
ε0:真空中での比誘電率
h/2:接続体103、106と接続ランド102a、112aとの間の離間距離であって、各絶縁層100A〜100Dの厚さは互いに等しいため、接続距離hの半分(h/2)となる
このように、直径mを直径rより大きくすることでキャパシタンスCを増加させることができる。同様に、直径mを直径rより小さくすることでキャパシタンスCを減少させることができる。
λ=Cv/(f・√ε)
Cv:光速
f:周波数
で表される。各具体例における媒質に相当する絶縁層100A〜100Dは、その比誘電率εが1以上であるために、伝送する信号の波長は、上述した条件(ε=1)の場合に比べて短くなる。しかしながら、接続距離hと波長との間の関係は上述した条件と同様に成立するのはいうまでもない。
103 接続体 106 ビアランド
107 接地層 108 隙間
109 接続体 112 配線層
R 接続体103の直径
r ビアランド106の直径
N 切欠部107aの直径
L 隙間108の幅
h 配線層102、112間の接続距離
Claims (4)
- 互いに対向配置された少なくとも2つの第1のシールド層と、
前記第1のシールド層の間に設けられた絶縁体と、
前記絶縁体の内部に、前記第1のシールド層と実質的に平行に、かつ互いに対向して配置された少なくとも2つの配線層と、
前記配線層の対向方向に沿って前記絶縁体を貫通して設けられて前記配線層どうしを接続する接続体と、
前記配線層の対向方向に沿った前記接続体の中央位置において前記接続体に挟み込まれて、前記接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、
前記中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置された第2のシールド層とを有し、
前記配線層を略円形とみなした場合の直径をmとし、前記中間接続層を略円形とみなした場合の直径をrとすると、
前記接続体が前記配線層よりその特性インピーダンスが高い場合に、r<mとする多層回路基板。 - 互いに対向配置された少なくとも2つの第1のシールド層と、
前記第1のシールド層の間に設けられた絶縁体と、
前記絶縁体の内部に、前記第1のシールド層と実質的に平行に、かつ互いに対向して配置された少なくとも2つの配線層と、
前記配線層の対向方向に沿って前記絶縁体を貫通して設けられて前記配線層どうしを接続する接続体と、
前記配線層の対向方向に沿った前記接続体の中央位置において前記接続体に挟み込まれて、前記接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、
前記中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置された第2のシールド層とを有し、
前記配線層を略円形とみなした場合の直径をmとし、前記中間接続層を略円形とみなした場合の直径をrとすると、
前記接続体が前記配線層よりその特性インピーダンスが低い場合に、r>mとする多層回路基板。 - 互いに対向配置された少なくとも2つの第1のシールド層と、
前記第1のシールド層の間に設けられた絶縁体と、
前記絶縁体の内部に、前記第1のシールド層と実質的に平行に、かつ互いに対向して配置された少なくとも2つの配線層と、
前記配線層の対向方向に沿って前記絶縁体を貫通して設けられて前記配線層どうしを接続する接続体と、
前記配線層の対向方向に沿った前記接続体の中央位置において前記接続体に挟み込まれて、前記接続体の一端側部分と他端側部分とを電気的に接続する中間接続層と、
前記中間接続層の略同一面上に設けられ、かつ、当該中間接続層の周囲に離間して配置された第2のシールド層とを有する多層回路基板の特性インピーダンス調整方法であって、
前記配線層を略円形とみなした場合の直径をmとし、前記中間接続層を略円形とみなした場合の直径をrとすると、
前記接続体が前記配線層よりその特性インピーダンスが高い場合には、r<mとし、
前記接続体が前記配線層よりその特性インピーダンスが低い場合には、r>mとする多層配線基板の特性インピーダンス調整方法。 - 下側絶縁層の下面に下側配線層を、また、下側絶縁層の内部に、その厚み方向に貫通して前記下側配線層に電気的に接続する下側接続体をそれぞれ形成する工程と、
前記下側絶縁層の上面に、前記下側配線層に電気的に接続する中間接続層と、前記中間接続層の周囲に離間して配置されるシールド層とをそれぞれ形成する工程と、
前記下側絶縁層の上面に被覆層を形成し、この被覆層に前記中間接続層とシールド層との間の隙間に実質的に一致する開口を形成する工程と、
前記被覆層の上面に、前記下側絶縁層より比誘電率の低い絶縁体を形成し、前記開口上の前記絶縁体を除いて前記絶縁体を被覆層とともに除去する工程と、
前記下側絶縁層の上面に、下側絶縁層と同等の比誘電率を有する上側絶縁層を形成する工程と、
前記上側絶縁層の内部に、その厚み方向に貫通して前記中間接続層に電気的に接続する上側接続体を形成する工程と、
前記上側絶縁層の上面に、前記上側接続体に電気的に接続する上側配線層を形成する工程と、
を含む多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110649A JP4624440B2 (ja) | 1998-10-16 | 2008-04-21 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29513298 | 1998-10-16 | ||
JP2008110649A JP4624440B2 (ja) | 1998-10-16 | 2008-04-21 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28250599A Division JP4204150B2 (ja) | 1998-10-16 | 1999-10-04 | 多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211240A true JP2008211240A (ja) | 2008-09-11 |
JP4624440B2 JP4624440B2 (ja) | 2011-02-02 |
Family
ID=39787216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110649A Expired - Lifetime JP4624440B2 (ja) | 1998-10-16 | 2008-04-21 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4624440B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028768A (ja) * | 2010-07-19 | 2012-02-09 | Asml Netherlands Bv | 電気コネクタ、電気接続システム、およびリソグラフィ装置 |
US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2019141575A (ja) * | 2018-02-15 | 2019-08-29 | キヤノンメディカルシステムズ株式会社 | 高周波回路、磁気共鳴イメージング装置、およびrfパルス電力モニタ方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160605A (ja) * | 1991-12-09 | 1993-06-25 | Murata Mfg Co Ltd | 高周波回路部品 |
JPH0593080U (ja) * | 1992-05-25 | 1993-12-17 | 沖電気工業株式会社 | 高速信号用回路基板 |
JPH0613181U (ja) * | 1992-07-21 | 1994-02-18 | 沖電気工業株式会社 | 高速信号伝送用回路基板 |
JPH06302964A (ja) * | 1993-04-16 | 1994-10-28 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
JPH08139503A (ja) * | 1994-11-15 | 1996-05-31 | Mitsubishi Electric Corp | 高周波半導体装置用基板 |
-
2008
- 2008-04-21 JP JP2008110649A patent/JP4624440B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160605A (ja) * | 1991-12-09 | 1993-06-25 | Murata Mfg Co Ltd | 高周波回路部品 |
JPH0593080U (ja) * | 1992-05-25 | 1993-12-17 | 沖電気工業株式会社 | 高速信号用回路基板 |
JPH0613181U (ja) * | 1992-07-21 | 1994-02-18 | 沖電気工業株式会社 | 高速信号伝送用回路基板 |
JPH06302964A (ja) * | 1993-04-16 | 1994-10-28 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
JPH08139503A (ja) * | 1994-11-15 | 1996-05-31 | Mitsubishi Electric Corp | 高周波半導体装置用基板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028768A (ja) * | 2010-07-19 | 2012-02-09 | Asml Netherlands Bv | 電気コネクタ、電気接続システム、およびリソグラフィ装置 |
US9165814B2 (en) | 2010-07-19 | 2015-10-20 | Asml Netherlands B.V. | Electrical connector, electrical connection system and lithographic apparatus |
US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2019141575A (ja) * | 2018-02-15 | 2019-08-29 | キヤノンメディカルシステムズ株式会社 | 高周波回路、磁気共鳴イメージング装置、およびrfパルス電力モニタ方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4624440B2 (ja) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4204150B2 (ja) | 多層回路基板 | |
US7755447B2 (en) | Multilayer balun, hybrid integrated circuit module, and multilayer substrate | |
KR100488137B1 (ko) | 다층기판에제공되는고주파수밸룬 | |
US6486414B2 (en) | Through-hole structure and printed circuit board including the through-hole structure | |
US6828514B2 (en) | High speed circuit board and method for fabrication | |
KR100382804B1 (ko) | 다층 프린트 기판 | |
US7064623B2 (en) | Coaxial line type components with low characteristic impedance | |
US6495772B2 (en) | High performance dense wire for printed circuit board | |
US6602078B2 (en) | Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching | |
US20090025204A1 (en) | Microstrip line dielectric overlay | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
US20040217830A1 (en) | RF multilayer circuit board | |
JP4624440B2 (ja) | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 | |
TW202042438A (zh) | 包括連接至至少兩通孔之電容器之多層濾波器 | |
US11189581B2 (en) | Electronic device including semiconductor package including package ball | |
US7015574B2 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
JP2001144452A (ja) | 多層プリント基板 | |
US7463120B2 (en) | High frequency filter | |
US20030080826A1 (en) | Method of shortening a microwave circuit and the printed circuit board made by using said method | |
JP4161577B2 (ja) | 電気配線板 | |
US20230189435A1 (en) | Circuit board and electronic package using the same | |
JP2024016000A (ja) | プリント配線板 | |
JP2868576B2 (ja) | 多層配線基板 | |
US20110298567A1 (en) | System and method for constant characteristic impedance in a flexible trace interconnect array | |
US20060050797A1 (en) | Signal transmission structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4624440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |