JPH05160605A - 高周波回路部品 - Google Patents
高周波回路部品Info
- Publication number
- JPH05160605A JPH05160605A JP3324772A JP32477291A JPH05160605A JP H05160605 A JPH05160605 A JP H05160605A JP 3324772 A JP3324772 A JP 3324772A JP 32477291 A JP32477291 A JP 32477291A JP H05160605 A JPH05160605 A JP H05160605A
- Authority
- JP
- Japan
- Prior art keywords
- ground electrode
- electrode
- land portion
- substrate
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 バイアホールとストリップライン電極とにイ
ンピーダンスの不整合が生じるのを防止できる高周波回
路部品を提供することを目的とする。 【構成】 グランド電極１０ｂにおけるバイアホール用
ランド部１１ｃと対向する部分を除去して非電極部１０
ｃを形成し、グランド電極１４ｂにおけるバイアホール
用ランド部１３ｃと対向する部分を除去して非電極部１
４ｃを形成し、且つ、中継ランド部１２ｃとその同一平
面上に形成されているグランド電極１２ｂとのギャップ
Ｃを所定幅とすることで、ランド部１１ｃ，１３ｃ，１
２ｃとグランド電極１０ｂ，１４ｂ，１２ｂとによる容
量結合を回避或いは軽減するように構成した。
ンピーダンスの不整合が生じるのを防止できる高周波回
路部品を提供することを目的とする。 【構成】 グランド電極１０ｂにおけるバイアホール用
ランド部１１ｃと対向する部分を除去して非電極部１０
ｃを形成し、グランド電極１４ｂにおけるバイアホール
用ランド部１３ｃと対向する部分を除去して非電極部１
４ｃを形成し、且つ、中継ランド部１２ｃとその同一平
面上に形成されているグランド電極１２ｂとのギャップ
Ｃを所定幅とすることで、ランド部１１ｃ，１３ｃ，１
２ｃとグランド電極１０ｂ，１４ｂ，１２ｂとによる容
量結合を回避或いは軽減するように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ディレーライ
ン、カップラー、或いは、ＲＦモジュールなどに利用さ
れ、多層構造を採る高周波回路部品に関する。
ン、カップラー、或いは、ＲＦモジュールなどに利用さ
れ、多層構造を採る高周波回路部品に関する。
【０００２】
【従来の技術】従来より、多層回路の層間接続には、バ
イアホールが用いられており、多層回路とした高周波回
路部品についても同様に、ストリップラインで形成され
る高周波信号線路をバイアホールで接続することが考え
られる。例えば、図４に示すように、誘電体基板５０ａ
上にグランド電極５０ｂが形成されたグランド電極基板
５０と、誘電体基板５１ａ上にストリップライン電極５
１ｂが形成されたライン基板５１と、誘電体基板５２ａ
上にグランド電極５２ｂが形成されたグランド電極基板
５２と、誘電体基板５３ａ上にストリップライン電極５
３ｂが形成されたライン基板５３と、誘電体基板５４ａ
上にグランド電極５４ｂが形成されたグランド電極基板
５４と、保護基板５５とを積層して成る高周波回路部品
において、図５にも示すように、ライン基板５１のラン
ド部５１ｃから、ライン基板５３上に形成されているラ
ンド部５３ｃに至るまで、これらライン基板５１・５３
に挟まれたグランド電極基板５２上でそのグランド電極
５２ｂと電気的に断たれて形成された中継ランド部５２
ｃを介し、バイアホール５６・５７にて層間接続を行う
ことが考えられる。
イアホールが用いられており、多層回路とした高周波回
路部品についても同様に、ストリップラインで形成され
る高周波信号線路をバイアホールで接続することが考え
られる。例えば、図４に示すように、誘電体基板５０ａ
上にグランド電極５０ｂが形成されたグランド電極基板
５０と、誘電体基板５１ａ上にストリップライン電極５
１ｂが形成されたライン基板５１と、誘電体基板５２ａ
上にグランド電極５２ｂが形成されたグランド電極基板
５２と、誘電体基板５３ａ上にストリップライン電極５
３ｂが形成されたライン基板５３と、誘電体基板５４ａ
上にグランド電極５４ｂが形成されたグランド電極基板
５４と、保護基板５５とを積層して成る高周波回路部品
において、図５にも示すように、ライン基板５１のラン
ド部５１ｃから、ライン基板５３上に形成されているラ
ンド部５３ｃに至るまで、これらライン基板５１・５３
に挟まれたグランド電極基板５２上でそのグランド電極
５２ｂと電気的に断たれて形成された中継ランド部５２
ｃを介し、バイアホール５６・５７にて層間接続を行う
ことが考えられる。
【０００３】
【発明が解決しようとする課題】ところが、このような
積層体構造を採ると、上記のランド部５１ｃとグランド
電極５０ｂとの間で、及び、ランド部５３ｃとグランド
電極５４ｂとの間で、それぞれ容量結合が生じることに
なり、また、中継ランド部５２ｃとグランド電極５２ｂ
との間でも容量結合が生じ、この容量結合によるシャン
ト容量の影響を受けて、バイアホール５６・５７とスト
リップライン電極５１ｂ・５３ｂとにインピーダンスの
不整合が生じ、信号の反射などが生じて高周波回路部品
の品質を低下させることになる。
積層体構造を採ると、上記のランド部５１ｃとグランド
電極５０ｂとの間で、及び、ランド部５３ｃとグランド
電極５４ｂとの間で、それぞれ容量結合が生じることに
なり、また、中継ランド部５２ｃとグランド電極５２ｂ
との間でも容量結合が生じ、この容量結合によるシャン
ト容量の影響を受けて、バイアホール５６・５７とスト
リップライン電極５１ｂ・５３ｂとにインピーダンスの
不整合が生じ、信号の反射などが生じて高周波回路部品
の品質を低下させることになる。
【０００４】本発明は、上記の事情に鑑み、バイアホー
ルとストリップライン電極とにインピーダンスの不整合
が生じるのを防止して品質の向上を図ることができる高
周波回路部品を提供することを目的とする。
ルとストリップライン電極とにインピーダンスの不整合
が生じるのを防止して品質の向上を図ることができる高
周波回路部品を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る高周波回路
部品は、上記の課題を解決するために、ストリップライ
ン電極基板とグランド電極基板とが交互に積層され、ス
トリップライン電極のバイアホール用ランド部から他の
ストリップライン電極基板上に形成されているストリッ
プライン電極のバイアホール用ランド部に至るまで、こ
れらストリップライン電極基板に挟まれて位置するグラ
ンド電極基板上でそのグランド電極と電気的に断たれて
形成された中継ランド部を介しバイアホールにて層間接
続して成る高周波回路部品において、前記ランド部とグ
ランド電極とによる容量結合を回避或いは軽減すべく、
前記のグランド電極における前記バイアホール用ランド
部と対向する部分が除去されると共に、前記中継ランド
部とその同一平面上に形成されているグランド電極との
ギャップが所定幅に設定されていることを特徴としてい
る。
部品は、上記の課題を解決するために、ストリップライ
ン電極基板とグランド電極基板とが交互に積層され、ス
トリップライン電極のバイアホール用ランド部から他の
ストリップライン電極基板上に形成されているストリッ
プライン電極のバイアホール用ランド部に至るまで、こ
れらストリップライン電極基板に挟まれて位置するグラ
ンド電極基板上でそのグランド電極と電気的に断たれて
形成された中継ランド部を介しバイアホールにて層間接
続して成る高周波回路部品において、前記ランド部とグ
ランド電極とによる容量結合を回避或いは軽減すべく、
前記のグランド電極における前記バイアホール用ランド
部と対向する部分が除去されると共に、前記中継ランド
部とその同一平面上に形成されているグランド電極との
ギャップが所定幅に設定されていることを特徴としてい
る。
【０００６】
【作用】上記の構成によれば、ランド部とグランド電極
との容量結合が回避或いは軽減されるので、バイアホー
ルとストリップライン電極とのインピーダンスを整合さ
せることができ、信号の反射などが生じるのを防止して
高周波回路部品の品質を向上させることができる。ま
た、このように、層間接続を良好なものとできることか
ら、高周波回路部品の積層化による小型化を促進させる
ことが可能になる。
との容量結合が回避或いは軽減されるので、バイアホー
ルとストリップライン電極とのインピーダンスを整合さ
せることができ、信号の反射などが生じるのを防止して
高周波回路部品の品質を向上させることができる。ま
た、このように、層間接続を良好なものとできることか
ら、高周波回路部品の積層化による小型化を促進させる
ことが可能になる。
【０００７】
【実施例】本発明の一実施例を、図１ないし図３に基づ
いて説明すれば、以下の通りである。図１は、高周波回
路部品を示した断面図であり、この高周波回路部品は、
第１のグランド電極基板１０と、第１のストリップライ
ン電極基板１１と、第２のグランド電極基板１２と、第
２のストリップライン電極基板１３と、第３のグランド
電極基板１４と、保護基板１５とがこの順で積層されて
成る。各基板１０〜１５としては、例えば、セラミック
グリーンシートが用いられ、各シートは各電極膜が形成
されたりした後に積み重ねられ焼成されて高周波回路部
品とされるので、図１において各基板１０〜１５の各層
間には、実際には区分線が生じることはない。また、図
２は、図１の高周波回路部品において、一点鎖線の部分
を切り出し、上記の各基板１０〜１４（保護基板１５は
除いてある）を互いに離間させて見た斜視図である。
いて説明すれば、以下の通りである。図１は、高周波回
路部品を示した断面図であり、この高周波回路部品は、
第１のグランド電極基板１０と、第１のストリップライ
ン電極基板１１と、第２のグランド電極基板１２と、第
２のストリップライン電極基板１３と、第３のグランド
電極基板１４と、保護基板１５とがこの順で積層されて
成る。各基板１０〜１５としては、例えば、セラミック
グリーンシートが用いられ、各シートは各電極膜が形成
されたりした後に積み重ねられ焼成されて高周波回路部
品とされるので、図１において各基板１０〜１５の各層
間には、実際には区分線が生じることはない。また、図
２は、図１の高周波回路部品において、一点鎖線の部分
を切り出し、上記の各基板１０〜１４（保護基板１５は
除いてある）を互いに離間させて見た斜視図である。
【０００８】第１のストリップライン電極基板１１、及
び、第２のストリップライン電極基板１３は、セラミッ
ク基板１１ａ、及び、セラミック基板１３ａの片側面上
に、ストリップライン電極１１ｂ、及び、ストリップラ
イン電極１３ｂが各々形成されて成るものであり、スト
リップライン電極１１ｂには、バイアホール用のランド
として、円形状のランド部１１ｃが形成されており、ま
た、ストリップライン電極１３ｂには、上記のランド部
１１ｃと対応する位置に、同じくバイアホール用のラン
ドとして、円形状のランド部１３ｃが形成されている。
また、ランド部１３ｃ下には、このランド部１３ｃから
基板他面に至る導電部としてのバイアホール１７が形成
されている。
び、第２のストリップライン電極基板１３は、セラミッ
ク基板１１ａ、及び、セラミック基板１３ａの片側面上
に、ストリップライン電極１１ｂ、及び、ストリップラ
イン電極１３ｂが各々形成されて成るものであり、スト
リップライン電極１１ｂには、バイアホール用のランド
として、円形状のランド部１１ｃが形成されており、ま
た、ストリップライン電極１３ｂには、上記のランド部
１１ｃと対応する位置に、同じくバイアホール用のラン
ドとして、円形状のランド部１３ｃが形成されている。
また、ランド部１３ｃ下には、このランド部１３ｃから
基板他面に至る導電部としてのバイアホール１７が形成
されている。
【０００９】なお、バイアホールは、図３（ａ）に示す
ように、例えば、セラミック基板となるグリーンシート
ａに貫通穴ｂを形成しておき、同図（ｂ）に示すよう
に、グリーンシートａ上にストリップライン電極となる
導電ペーストｃを塗布するときに、この導電ペーストｃ
を前記の貫通穴ｂに充填させることで形成することがで
きる。
ように、例えば、セラミック基板となるグリーンシート
ａに貫通穴ｂを形成しておき、同図（ｂ）に示すよう
に、グリーンシートａ上にストリップライン電極となる
導電ペーストｃを塗布するときに、この導電ペーストｃ
を前記の貫通穴ｂに充填させることで形成することがで
きる。
【００１０】第２のグランド電極基板１２は、セラミッ
ク基板１２ａの片側面上にグランド電極１２ｂが形成さ
れて成るものであり、前記の両ランド部１１ｃ・１３ｃ
と対応する位置には、グランド電極１２ｂと電気的に断
たれた円形状の中継ランド部１２ｃが形成されており、
この中継ランド部１２ｃとグランド電極１２ｂとの間の
ギャップＣは、当該中継ランド部１２ｃとグランド電極
１２ｂとによる容量結合を回避或いは軽減できるような
幅に設定されている。
ク基板１２ａの片側面上にグランド電極１２ｂが形成さ
れて成るものであり、前記の両ランド部１１ｃ・１３ｃ
と対応する位置には、グランド電極１２ｂと電気的に断
たれた円形状の中継ランド部１２ｃが形成されており、
この中継ランド部１２ｃとグランド電極１２ｂとの間の
ギャップＣは、当該中継ランド部１２ｃとグランド電極
１２ｂとによる容量結合を回避或いは軽減できるような
幅に設定されている。
【００１１】また、中継ランド部１２ｃ下には、このラ
ンド部１２ｃから基板他面に至る導電部としてのバイア
ホール１６が形成されており、上記のランド部１１ｃか
らランド部１３ｃに至るまで、上記の中継ランド部１２
ｃとバイアホール１６・１７にて層間接続され、これに
よって、ストリップライン電極１１ｂとバイアホール１
６・１７とストリップライン電極１３ｂとが一つの連続
したストリップライン電極を形成することになる。
ンド部１２ｃから基板他面に至る導電部としてのバイア
ホール１６が形成されており、上記のランド部１１ｃか
らランド部１３ｃに至るまで、上記の中継ランド部１２
ｃとバイアホール１６・１７にて層間接続され、これに
よって、ストリップライン電極１１ｂとバイアホール１
６・１７とストリップライン電極１３ｂとが一つの連続
したストリップライン電極を形成することになる。
【００１２】第１のグランド電極基板１０、及び、第３
のグランド電極基板１４は、セラミック基板１０ａ、及
び、セラミック基板１４ａの片側面上にグランド電極１
０ｂ、及び、グランド電極１４ｂが各々形成されて成る
ものである。また、第１のグランド電極基板１０には、
グランド電極１０ｂにおける前記ランド部１１ｃと対向
する部分が円形状に除去されることで非電極部１０ｃが
形成されており、同じく、第３のグランド電極基板１４
には、グランド電極１４ｂにおける前記ランド部１３ｃ
と対向する部分が円形状に除去されることで非電極部１
４ｃが形成されている。
のグランド電極基板１４は、セラミック基板１０ａ、及
び、セラミック基板１４ａの片側面上にグランド電極１
０ｂ、及び、グランド電極１４ｂが各々形成されて成る
ものである。また、第１のグランド電極基板１０には、
グランド電極１０ｂにおける前記ランド部１１ｃと対向
する部分が円形状に除去されることで非電極部１０ｃが
形成されており、同じく、第３のグランド電極基板１４
には、グランド電極１４ｂにおける前記ランド部１３ｃ
と対向する部分が円形状に除去されることで非電極部１
４ｃが形成されている。
【００１３】以上のように、中継ランド部１２ｃとグラ
ンド電極１２ｂとの間のギャップＣにより、当該ランド
部１２ｃとグランド電極１２ｂとによる容量結合が回避
或いは軽減され、また、第１のグランド電極基板１０の
グランド電極１０ｂに形成された非電極部１０ｃ、及
び、第３のグランド電極基板１４のグランド電極１４ｂ
に形成された非電極部１４ｃにより、ランド部１１ｃ・
１３ｃとグランド電極１０ｂ・１４ｂとの容量結合が回
避或いは軽減されるため、バイアホールとストリップラ
イン電極とのインピーダンス整合を図ることができ、信
号の反射などが生じるのを防止して高周波回路部品の品
質を向上させることができる。また、このように、バイ
アホールを用いて層間接続が良好に行えることから、高
周波回路部品の積層化による小型化を促進することがで
きる。
ンド電極１２ｂとの間のギャップＣにより、当該ランド
部１２ｃとグランド電極１２ｂとによる容量結合が回避
或いは軽減され、また、第１のグランド電極基板１０の
グランド電極１０ｂに形成された非電極部１０ｃ、及
び、第３のグランド電極基板１４のグランド電極１４ｂ
に形成された非電極部１４ｃにより、ランド部１１ｃ・
１３ｃとグランド電極１０ｂ・１４ｂとの容量結合が回
避或いは軽減されるため、バイアホールとストリップラ
イン電極とのインピーダンス整合を図ることができ、信
号の反射などが生じるのを防止して高周波回路部品の品
質を向上させることができる。また、このように、バイ
アホールを用いて層間接続が良好に行えることから、高
周波回路部品の積層化による小型化を促進することがで
きる。
【００１４】なお、図１の符号Ｄで示すバイアホール線
路長は、概ね４００μｍ〜８００μｍであるが、例え
ば、２ＧＨｚの波長は約１５ｃｍ（比誘電率＝１の場
合）であるから、バイアホール自体の長さは波長に対し
て十分に短い。また、以上のようにインピーダンスの整
合が図られた回路は、準マイクロ波以下の周波数では、
集中定数的に扱うことができるので、当該回路は準マイ
クロ波以下の周波数でも有効に機能できる。また、整合
のとれる周波数は、理論上一つに限られるため、かかる
整合回路は、これが用いられる回路の使用周波数におい
て最良の整合が得られるように個々に設計されるのが望
ましい。
路長は、概ね４００μｍ〜８００μｍであるが、例え
ば、２ＧＨｚの波長は約１５ｃｍ（比誘電率＝１の場
合）であるから、バイアホール自体の長さは波長に対し
て十分に短い。また、以上のようにインピーダンスの整
合が図られた回路は、準マイクロ波以下の周波数では、
集中定数的に扱うことができるので、当該回路は準マイ
クロ波以下の周波数でも有効に機能できる。また、整合
のとれる周波数は、理論上一つに限られるため、かかる
整合回路は、これが用いられる回路の使用周波数におい
て最良の整合が得られるように個々に設計されるのが望
ましい。
【００１５】
【発明の効果】以上のように、本発明によれば、バイア
ホールとストリップライン電極との間にインピーダンス
の不整合が生じるのを防止して品質の向上を図ることが
できるという効果を奏する。
ホールとストリップライン電極との間にインピーダンス
の不整合が生じるのを防止して品質の向上を図ることが
できるという効果を奏する。
【図１】本発明の一実施例としての高周波回路部品の断
面図である。
面図である。
【図２】図１の高周波回路部品において、一点鎖線の部
分を切り出し、各基板（保護基板は除いてある）を互い
に離間させて見た斜視図である。
分を切り出し、各基板（保護基板は除いてある）を互い
に離間させて見た斜視図である。
【図３】バイアホール形成方法を示す説明図である。
【図４】従来の多層構造を採る高周波回路部品の断面図
である。
である。
【図５】バイアホール用ランド部と中継ランド部とバイ
アホールとの接続関係を示す斜視図である。
アホールとの接続関係を示す斜視図である。
１０ 第１のグランド電極基板１０ １０ｃ 非電極部 １１ 第１のストリップライン電極基板 １１ｃ バイアホール用ランド部 １２ 第２のグランド電極基板 １２ｃ 中継ランド部 １３ 第２のストリップライン電極基板 １３ｃ バイアホール用ランド部 １４ 第３のグランド電極基板 １４ｃ 非電極部 １５ 保護基板 １６ バイアホール １７ バイアホール Ｃ ギャップ
Claims (1)
- 【請求項１】 ストリップライン電極基板とグランド電
極基板とが交互に積層され、ストリップライン電極のバ
イアホール用ランド部から他のストリップライン電極基
板上に形成されているストリップライン電極のバイアホ
ール用ランド部に至るまで、これらストリップライン電
極基板に挟まれて位置するグランド電極基板上でそのグ
ランド電極と電気的に断たれて形成された中継ランド部
を介しバイアホールにて層間接続して成る高周波回路部
品において、 前記ランド部とグランド電極とによる容量結合を回避或
いは軽減すべく、前記のグランド電極における前記バイ
アホール用ランド部と対向する部分が除去されると共
に、前記中継ランド部とその同一平面上に形成されてい
るグランド電極とのギャップが所定幅に設定されている
ことを特徴とする高周波回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324772A JPH05160605A (ja) | 1991-12-09 | 1991-12-09 | 高周波回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324772A JPH05160605A (ja) | 1991-12-09 | 1991-12-09 | 高周波回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160605A true JPH05160605A (ja) | 1993-06-25 |
Family
ID=18169504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324772A Pending JPH05160605A (ja) | 1991-12-09 | 1991-12-09 | 高周波回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160605A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211240A (ja) * | 1998-10-16 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| US7999192B2 (en) | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| WO2014069126A1 (ja) * | 2012-10-29 | 2014-05-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2016162854A (ja) * | 2015-02-27 | 2016-09-05 | 住友電工プリントサーキット株式会社 | プリント配線板 |
| JP2017117890A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Ｓｏｋｅｎ | 多層基板およびその多層基板の製造方法 |
-
1991
- 1991-12-09 JP JP3324772A patent/JPH05160605A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211240A (ja) * | 1998-10-16 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| JP4624440B2 (ja) * | 1998-10-16 | 2011-02-02 | パナソニック株式会社 | 多層回路基板、その製造方法、および、その特性インピーダンス調整方法 |
| US7999192B2 (en) | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| US8481866B2 (en) | 2007-03-14 | 2013-07-09 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| JP5902825B2 (ja) * | 2012-10-29 | 2016-04-13 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| CN104364897A (zh) * | 2012-10-29 | 2015-02-18 | 京瓷株式会社 | 元件收纳用封装件以及安装结构体 |
| WO2014069126A1 (ja) * | 2012-10-29 | 2014-05-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| US9462709B2 (en) | 2012-10-29 | 2016-10-04 | Kyocera Corporation | Element housing package and mounting structure body |
| JP2016162854A (ja) * | 2015-02-27 | 2016-09-05 | 住友電工プリントサーキット株式会社 | プリント配線板 |
| JP2017117890A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Ｓｏｋｅｎ | 多層基板およびその多層基板の製造方法 |
| WO2017110389A1 (ja) * | 2015-12-22 | 2017-06-29 | 株式会社デンソー | 多層基板およびその多層基板の製造方法 |
| CN108476592A (zh) * | 2015-12-22 | 2018-08-31 | 株式会社电装 | 多层基板以及该多层基板的制造方法 |
| US10356897B2 (en) | 2015-12-22 | 2019-07-16 | Denso Corporation | Multilayer substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310670B2 (ja) | 無線装置用方向性結合器 | |
| WO2006022093A1 (ja) | アンテナスイッチモジュール | |
| TW201006030A (en) | Band-pass filter circuit and multi-layer structure and method thereof | |
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| JPH05160605A (ja) | 高周波回路部品 | |
| JP2001230610A (ja) | 積層型誘電体共振器 | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| KR100397741B1 (ko) | 공진기 | |
| JP2800864B2 (ja) | 積層電子部品 | |
| JP2737678B2 (ja) | スロットライン型シングルバランスミキサ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP7099341B2 (ja) | 半導体装置 | |
| JPH11136012A (ja) | 積層型方向性結合器 | |
| JP4201257B2 (ja) | 高周波信号伝送線路基板 | |
| JP3510181B2 (ja) | 高周波増幅器を有する積層電子部品 | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JPH06283903A (ja) | 誘電体フィルタ | |
| JPH05283907A (ja) | ストリップライン型フィルタ | |
| JP2810621B2 (ja) | 積層型誘電体フィルタ | |
| JP2000323847A (ja) | 多層配線回路基板 | |
| JPH0897606A (ja) | 誘電体フィルタの特性調整方法 | |
| JP2002111314A (ja) | 積層型誘電体フィルタ | |
| JPH05183307A (ja) | ストリップラインフィルタの帯域幅調整方法 | |
| JP2020088004A (ja) | 高周波モジュール | |
| JPH06283909A (ja) | マイクロストリップラインの回路素子 |