JP2020088004A - 高周波モジュール - Google Patents

Abstract

【課題】集積回路基板のサイズを抑えつつ、簡易な構成で集積回路基板間のインピーダンス整合を取ることができる高周波モジュールを得ること。【解決手段】ＲＦモジュール１００において、主導体２を有するとともにキャリア４に接合されたＭＩＣ基板１と、主導体７を有するとともにキャリア８に接合されたＭＩＣ基板６と、主導体２上の第１の位置および主導体７上の第２の位置に接続されたＲＦ接続部５と、を備え、ＭＩＣ基板１の内層には、ＭＩＣ基板１内にＧＮＤ層９が配置されるとともに、第１の位置とＧＮＤ層９との間に追加ＧＮＤ層２１が配置され、ＭＩＣ基板６の内層には、ＭＩＣ基板６内にＧＮＤ層１０が配置されるとともに、第２の位置とＧＮＤ層１０との間に追加ＧＮＤ層２２が配置されている。【選択図】図２

Description

本発明は、マイクロ波帯またはミリ波帯に適用される集積回路基板が配置された高周波モジュールに関する。

マイクロ波帯またはミリ波帯に適用される集積回路が複数組み合わされた高周波（ＲＦ：Radio Frequency）モジュールは、集積回路が配置された基板間を接続するために、２つの基板の配線端が、金リボンまたは金ワイヤによって縦続接続される。

一般にマイクロ波集積回路（ＭＩＣ：Microwave Integrated Circuit）基板は、ＲＦ配線の配線端でインピーダンスが５０Ω等となるように構成されているが、金リボンまたは金ワイヤによってＭＩＣ基板間（配線端同士）を縦続接続する場合、金リボンまたは金ワイヤの寄生インダクタンス成分によって、ＭＩＣ基板間のインピーダンス整合が５０Ω等からずれて反射損失が発生する。

ＭＩＣ基板間を金リボンまたは金ワイヤによって接続する際のインピーダンス不整合を解消するために、ＭＩＣ基板のＲＦ配線の配線端を５０Ωとせず、オープンスタブまたは高インピーダンス線路を用いて、金リボンまたは金ワイヤの寄生インダクタンスと合わせてＣＬＣ、ＬＣＬ等のＢＰＦ（バンドパスフィルタ：BandPass Filter）を構成する方法がある。この方法では、ＭＩＣ基板にオープンスタブなどを配置する必要があるので、ＭＩＣ基板のサイズが大きくなる。

特許文献１に記載の多層基板では、マイクロストリップ線路のグラウンドをキャリアの導体部材に直接接続し、高周波信号電流とグラウンド電流との経路差をなくすことで、多層基板のサイズを抑えつつ経路差による反射などを抑えている。

特開２００７−２５８７６２号公報

しかしながら、上記特許文献１の多層基板では、キャリアの導体部材を多層基板内のグラウンドに直接接続する必要があるので、多層基板の構成が複雑になり、多層基板の形成に手間がかかるという問題があった。

本発明は、上記に鑑みてなされたものであって、集積回路基板のサイズを抑えつつ、簡易な構成で集積回路基板間のインピーダンス整合を取ることができる高周波モジュールを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の高周波モジュールは、主導体である第１のストリップラインを有するとともに第１のキャリアに接合された集積回路基板である第１の多層基板と、主導体である第２のストリップラインを有するとともに第２のキャリアに接合された集積回路基板である第２の多層基板と、第１のストリップライン上の第１の位置および第２のストリップライン上の第２の位置に接続された接続部材と、を備える。本発明の高周波モジュールは、第１の多層基板の内層には、第１の多層基板内に第１の接地層が配置されるとともに、第１の位置と第１の接地層との間に第２の接地層が配置され、第２の多層基板の内層には、第２の多層基板内に第３の接地層が配置されるとともに、第２の位置と第３の接地層との間に第４の接地層が配置されている。

本発明によれば、集積回路基板のサイズを抑えつつ、簡易な構成で集積回路基板間のインピーダンス整合を取ることができるという効果を奏する。

実施の形態１にかかるＲＦモジュールの構成を示す上面図 実施の形態１にかかるＲＦモジュールの構成を示す断面図 実施の形態１にかかるＲＦモジュールの第１の特性を説明するための図 実施の形態１にかかるＲＦモジュールの第２の特性を説明するための図 実施の形態２にかかる多層基板の構成を示す断面図

以下に、本発明にかかる高周波モジュールの実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかるＲＦ（高周波）モジュールの構成を示す上面図である。図２は、実施の形態１にかかるＲＦモジュールの構成を示す断面図である。図２では、図１に示すＡ−Ａ線に沿った断面図を示している。なお、実施の形態１では、主導体２，７の配置される側をＲＦモジュール１００の上側とし、キャリア４，８の配置される側をＲＦモジュール１００の下側としてＲＦモジュール１００の構成を説明する。

ＲＦモジュール１００は、マイクロ波集積回路基板であるＭＩＣ基板１，６と、接続部材で構成されたＲＦ接続部５とを備えている。ＭＩＣ基板１，６は、ともに多層高周波回路基板であり、ＲＦ接続部５を介してＭＩＣ基板１とＭＩＣ基板６とが接続されている。

第１の多層基板であるＭＩＣ基板１および第２の多層基板であるＭＩＣ基板６は、それぞれ半導体素子が実装された基板であり、マイクロ波帯の高周波信号を処理する高周波回路を備えている。ＭＩＣ基板１は、第１のキャリアであるキャリア４上でキャリア４にボンディングされ、ＭＩＣ基板６は、第２のキャリアであるキャリア８上でキャリア８にボンディングされている。キャリア４，８は、金属導体で形成された導体部材、またはセラミック基板の表面が導体層でメタライズされた導体部材である。キャリア４，８は、図示しないシャーシ（例えば、金属フレーム、筐体、ケース)などに対し、ねじで固定されている。

ＭＩＣ基板１は、上面に主導体２を有しており、ＭＩＣ基板６は、上面に主導体７を有している。このように、ＭＩＣ基板１は、上面で主導体２に接続し、底面でキャリア４に接続している。また、ＭＩＣ基板６は、上面で主導体７に接続し、底面でキャリア８に接続している。ＲＦモジュール１００では、主導体２および主導体７がＲＦ接続部５に接合されることによって、主導体２と主導体７とがＲＦ接続部５によって接続されている。ＲＦ接続部５は、金リボンまたは金ワイヤ等の低抵抗の導体によって構成されている。主導体２は第１のストリップラインであり、主導体７は、第２のストリップラインであり、何れも電磁波を伝達する伝送路として用いられる。

ＭＩＣ基板１，６は、誘電体層を用いて構成されている。ＭＩＣ基板１の内層には、ＲＦ−ＧＮＤ（グランド）の層であるＧＮＤ層９が配置され、ＭＩＣ基板６の内層には、ＲＦ−ＧＮＤの層であるＧＮＤ層１０が配置されている。第１の接地層であるＧＮＤ層９、第２の接地層であるＧＮＤ層１０は、何れも導体で構成されている。

ＭＩＣ基板１の上面には、ＲＦ接続部５と主導体２，７とが接合されている接合部の領域と、接合部以外の領域とがある。ＲＦ接続部５と主導体２とは、主導体２上の配線端である第１の位置で接合され、ＲＦ接続部５と主導体７とは、主導体７上の配線端である第２の位置で接合されている。

ＲＦモジュール１００では、ＲＦ接続部５と主導体２との接合部よりも下層側であるＭＩＣ基板１の内層でＧＮＤ層９よりも上層側に、追加ＧＮＤ層２１が設けられている。また、ＲＦモジュール１００では、ＲＦ接続部５と主導体７との接合部よりも下層側であるＭＩＣ基板６の内層でＧＮＤ層１０よりも上層側に、追加ＧＮＤ層２２が設けられている。すなわち、ＭＩＣ基板１内において、ＲＦ接続部５と主導体２，７との接合部のある箇所の下層側には、誘電体層を挟んで追加ＧＮＤ層２１，２２が設けられている。追加ＧＮＤ層２１とＧＮＤ層９とは、ＲＦ接続部５と主導体２との接合部の下側で２つのビア（ＶＩＡ）を介して接続されている。また、追加ＧＮＤ層２２とＧＮＤ層１０とは、ＲＦ接続部５と主導体７との接合部の下側で２つのビアを介して接続されている。

なお、追加ＧＮＤ層２１とＧＮＤ層９とを接続するビア（ＶＩＡ）は、１つであってもよく、３つ以上であってもよい。また、追加ＧＮＤ層２２とＧＮＤ層１０とを接続するビア（ＶＩＡ）は、１つであってもよく、３つ以上であってもよい。

ＲＦ接続部５と主導体２との間の接続部の面積、ＲＦ接続部５と主導体７との間の接続部の面積は、ＲＦモジュール１００の設計に応じて適切な面積が設定される。

この構成により、ＲＦ接続部５と主導体２との接合部よりも下側（ＭＩＣ基板１の内層）では、追加ＧＮＤ層２１の配置されていない箇所と比較して見かけ上の誘電体厚が薄くなる。すなわち、追加ＧＮＤ層２１が配置されていない箇所では、主導体２とＧＮＤ層９との間の距離が誘電体厚となるのに対し、追加ＧＮＤ層２１が配置されている箇所では、主導体２と追加ＧＮＤ層２１との間の距離が誘電体厚となる。

同様に、追加ＧＮＤ層２２が配置されていない箇所では、主導体７とＧＮＤ層１０との間の距離が誘電体厚となるのに対し、追加ＧＮＤ層２２が配置されている箇所では、主導体７と追加ＧＮＤ層２２との間の距離が誘電体厚となる。なお、以下の説明では、ＲＦ接続部５と主導体２，７との接合部を、単に接合部という場合がある。また、ＲＦ接続部５と主導体２の接合部を、第１の接合部といい、ＲＦ接続部５と主導体７の接合部を、第２の接合部という場合がある。

ＭＩＣ基板１では、ＧＮＤ層９と主導体２とで平行平板容量が形成されるが、第１の接合部の下側では上述のように追加ＧＮＤ層２１が配置されているので誘電体厚が薄くなり、追加ＧＮＤ層２１と主導体２とで平行平板容量が形成される。ＭＩＣ基板６では、ＧＮＤ層１０と主導体７とで平行平板容量が形成されるが、第２の接合部の下側では上述のように追加ＧＮＤ層２２が配置されているので誘電体厚が薄くなり、追加ＧＮＤ層２２と主導体７とで平行平板容量が形成される。このように、ＲＦモジュール１００では、追加ＧＮＤ層２１と主導体２とで第１の平行平板容量が形成され、追加ＧＮＤ層２２と主導体７とで第２の平行平板容量が形成される。

平行平板容量は、一般的に誘電体の厚さに反比例する。このため、主導体２，７の下部のうち、追加ＧＮＤ層２１，２２が配置されている箇所の方が、追加ＧＮＤ層２１，２２が配置されていない箇所よりも平行平板容量が大きくなる。

第１および第２の平行平板容量（キャパシタンス）は、オープンスタブと同様にＲＦ接続部５の寄生インダクタンスとともにＢＰＦを構成する。すなわち、ＲＦモジュール１００では、第１の平行平板容量と、第２の平行平板容量と、ＲＦ接続部５の寄生インダクタンスとでＢＰＦが構成される。一般的にオープンスタブのような分布定数回路と比較して第１および第２の平行平板容量のような集中定数回路の方が広帯域にインピーダンス整合が可能であり、帯域幅を広くすることができる。すなわち、オープンスタブのような分布定数回路を用いて多層基板を構成する場合には、通過帯域が狭帯域になるが、追加ＧＮＤ層２１，２２を用いてＲＦモジュール１００を構成する場合には、通過帯域が広帯域になる。

追加ＧＮＤ層２１の配置位置によって、追加ＧＮＤ層２１と主導体２との間の距離、すなわちＭＩＣ基板１における接合部での誘電体の厚さが決まる。追加ＧＮＤ層２２の配置位置によって、追加ＧＮＤ層２２と主導体７との間の距離、すなわちＭＩＣ基板６における接合部での誘電体の厚さが決まる。追加ＧＮＤ層２１の位置および大きさによって、第１の平行平板容量が決まり、追加ＧＮＤ層２２の位置および大きさによって、第２の平行平板容量が決まる。ＲＦモジュール１００では、追加ＧＮＤ層２１，２２が、ＭＩＣ基板１，６間のインピーダンス不整合を解消することができる位置および大きさで形成されている。

また、ＲＦモジュール１００は、ＭＩＣ基板１，６の内部で第１および第２の平行平板容量を構成するので、ＭＩＣ基板１，６の上面に配置されている主導体２，７にオープンスタブ等の追加整合回路を形成する必要がない。このため、ＲＦモジュール１００は、追加整合回路が配置された場合よりも、インピーダンス整合を取るための回路サイズを小型化することが可能である。

なお、ＭＩＣ基板１，６の代わりにＭＭＩＣ（Monolithic Microwave Integrated Circuit）基板が用いられてもよいし、ミリ波帯の高周波信号を処理する高周波回路基板が用いられてもよい。

図３は、実施の形態１にかかるＲＦモジュールの第１の特性を説明するための図である。図４は、実施の形態１にかかるＲＦモジュールの第２の特性を説明するための図である。図３および図４は、ＲＦ接続部５を用いて構成されるＢＰＦの遮断周波数を１０ＧＨｚとした場合のＲＦモジュール１００の第１の特性および第２の特性を示している。

ＲＦモジュール１００の第１の特性は、通過損失特性であり、ＲＦモジュール１００の第２の特性は、反射振幅特性である。図３の横軸は周波数［ＧＨｚ］であり、縦軸は通過損失［ｄＢ］である。また、図４の横軸は周波数［ＧＨｚ］であり、縦軸は反射振幅［ｄＢ］である。

図３では、ＲＦモジュール１００の通過損失特性の波形を波形３１で示し、追加ＧＮＤ層を有していない多層基板の通過損失特性の波形を波形３２で示している。また、図４では、ＲＦモジュール１００の反射振幅特性の波形を波形４１で示し、追加ＧＮＤ層を有していない多層基板の反射振幅特性の波形を波形４２で示している。追加ＧＮＤ層を有していない多層基板は、追加ＧＮＤ層の代わりにオープンスタブを有している多層基板である。

例えば、許容される通過損失が−１［ｄＢ］までであるとすると、追加ＧＮＤ層を有していない多層基板では、波形３２に示すように１０．５［ＧＨｚ］以下が許容される。一方、許容される通過損失が−１［ｄＢ］までであるとすると、追加ＧＮＤ層２１，２２を有しているＲＦモジュール１００では、波形３１に示すように１１．５［ＧＨｚ］以下が許容される。すなわち、追加ＧＮＤ層２１，２２を有しているＲＦモジュール１００の方が、追加ＧＮＤ層を有していない多層基板よりも通過損失が許容される帯域が広くなる。

また、許容される反射振幅が−１５［ｄＢ］までであるとすると、追加ＧＮＤ層を有していない多層基板では、波形４２に示すように９．６〜１０．３［ＧＨｚ］が許容される。一方、許容される反射振幅が−１５［ｄＢ］までであるとすると、追加ＧＮＤ層２１，２２を有しているＲＦモジュール１００では、波形４１に示すように９．４〜１０．６［ＧＨｚ］が許容される。すなわち、追加ＧＮＤ層２１，２２を有しているＲＦモジュール１００の方が、追加ＧＮＤ層を有していない多層基板よりも反射振幅が許容される帯域が広くなる。

このように、オープンスタブを有するＲＦモジュールでは、特定の周波数ではインピーダンス不整合を解消することは可能であるが、ＢＰＦの通過帯域が狭帯域となるので、使用可能な帯域幅が制限される。また、金リボン等が長くなるほど誘導性、すなわち金リボン等の寄生インダクタンスが大きくなり、寄生インダクタンスを打ち消すためのＭＩＣ基板上のオープンスタブといった整合回路のサイズが寄生インダクタンスに比例して大きくなる。ＬＣフィルタの共振周波数は（ＬＣ）^1/2に比例するので、寄生インダクタンスが２倍となると、ＭＩＣ基板上の整合回路、例えばオープンスタブのサイズも２倍とする必要がある。

このように実施の形態１では、ＲＦ接続部５と主導体２との接合部の下層側であるＭＩＣ基板１の内層に追加ＧＮＤ層２１を設け、ＲＦ接続部５と主導体７との接合部の下層側であるＭＩＣ基板６の内層に追加ＧＮＤ層２２を設けている。これにより、ＲＦ接続部５が接合されている箇所（追加ＧＮＤ層２１，２２が配置されている箇所）が、追加ＧＮＤ層２１，２２が配置されていない箇所よりも平行平板容量が大きくなる。この平行平板容量によって得られるキャパシタンスは、広帯域にインピーダンス整合が可能なＢＰＦを構成することができる。また、ＲＦモジュール１００は、オープンスタブといった整合回路が不要であるので、ＭＩＣ基板１，６のサイズを抑えることができる。したがって、ＭＩＣ基板１，６のサイズを抑えつつ、簡易な構成でＭＩＣ基板１，６間のインピーダンス整合を取ることが可能になる。

実施の形態２．
つぎに、図５を用いてこの発明の実施の形態２について説明する。実施の形態２では、マイクロ波集積回路基板であるＭＩＣ基板を単層基板とし、単層基板に接合されているキャリアが、接合部の下側において接合部に近づくようＭＩＣ基板の誘電体を接合部の下側で薄くするとともにキャリアを厚くしておく。

図５は、実施の形態２にかかる多層基板の構成を示す断面図である。実施の形態２にかかるＲＦモジュール１０１は、実施の形態１にかかるＲＦモジュール１００と同様の上面構成を有している。図５では、ＲＦモジュール１０１の断面図として、図１に示すＡ−Ａ線に沿った断面図を示している。図５の各構成要素のうち図２に示す実施の形態１のＲＦモジュール１００と同一機能を達成する構成要素については同一符号を付しており、重複する説明は省略する。なお、実施の形態２でも、主導体２，７の配置される側をＲＦモジュール１０１の上側とし、キャリア４Ｘ，８Ｘの配置される側をＲＦモジュール１０１の下側としてＲＦモジュール１０１の構成を説明する。

ＲＦモジュール１０１は、ＲＦモジュール１００と比較して、ＭＩＣ基板１，６の代わりに、単層高周波回路基板であるＭＩＣ基板１Ｘ，６Ｘを備え、キャリア４，８の代わりにキャリア４Ｘ，８Ｘを備えている。実施の形態２では、キャリア４Ｘが第１のキャリアであり、キャリア８Ｘが第２のキャリアである。また、ＭＩＣ基板１Ｘが第１の単層基板であり、ＭＩＣ基板６Ｘが第２の単層基板である。

ＭＩＣ基板１Ｘは、ＭＩＣ基板１と比較して、第１の接合部の下側（ＭＩＣ基板１Ｘの内層）において、誘電体層が薄くキャリア４Ｘが厚くなっている。換言すると、ＭＩＣ基板１Ｘは、第１の接合部の下側における誘電体層が、第１の接合部の下側以外における誘電体層よりも薄く形成されている。

同様に、ＭＩＣ基板６Ｘは、ＭＩＣ基板６と比較して、第２の接合部の下側（ＭＩＣ基板６Ｘの内層）において、誘電体層が薄くキャリア８Ｘが厚くなっている。換言すると、ＭＩＣ基板６Ｘは、第２の接合部の下側における誘電体層が、第２の接合部の下側以外における誘電体層よりも薄く形成されている。

キャリア４Ｘは、キャリア４と比較して、第１の接合部の下側に突起部５１を備えている。この突起部５１は、ＭＩＣ基板１Ｘのうち第１の接合部の下側において誘電体層が薄くなっている領域に配置されている。すなわち、ＲＦモジュール１０１では、キャリア４Ｘが第１の接合部の下側に突起部５１を有しているので、ＭＩＣ基板１Ｘが、第１の接合部の下側において他の箇所よりも薄くなっている。換言すると、キャリア４Ｘは、第１の接合部との間の距離が、主導体２上の第１の接合部以外の位置との間の距離よりも短くなるよう形成されている。具体的には、キャリア４Ｘは、主導体２に平行に配置された第１の部材５５と、第１の部材５５上で第１の接合部に対向する位置から第１の接合部に向かって延設された第１の凸部である突起部５１とを含んでいる。

同様に、キャリア８Ｘは、キャリア８と比較して、第２の接合部の下側に突起部５２を備えている。この突起部５２は、ＭＩＣ基板６Ｘのうち第２の接合部の下側において誘電体層が薄くなっている領域に配置されている。すなわち、ＲＦモジュール１０１では、キャリア８Ｘが第２の接合部の下側に突起部５２を有しているので、ＭＩＣ基板６Ｘが、第２の接合部の下側において他の箇所よりも薄くなっている。換言すると、キャリア８Ｘは、第２の接合部との間の距離が、主導体７上の第２の接合部以外の位置との間の距離よりも短くなるよう形成されている。具体的には、キャリア８Ｘは、主導体７に平行に配置された第２の部材５６と、第２の部材５６上で第２の接合部に対向する位置から第２の接合部に向かって延設された第２の凸部である突起部５２とを含んでいる。

突起部５１の上面と主導体２の底面との間の距離は、図２に示したＧＮＤ層９の上面と主導体２の底面との間の距離よりも短い。同様に、突起部５２の上面と主導体７の底面との間の距離は、図２に示したＧＮＤ層１０の上面と主導体７の底面との間の距離よりも短い。ＲＦ接続部５と主導体２との間の接続部の面積、ＲＦ接続部５と主導体７との間の接続部の面積は、ＲＦモジュール１０１の設計に応じて適切な面積が設定される。なお、図５では、図示省略しているが、ＲＦモジュール１０１では、ＭＩＣ基板１Ｘとキャリア４Ｘとの間にＧＮＤ層が配置されるとともに、ＭＩＣ基板６Ｘとキャリア８Ｘとの間にＧＮＤ層が配置されている。

ＲＦモジュール１０１では、第１および第２の接合部の下側においてＭＩＣ基板１Ｘ，６Ｘを薄くし突起部５１，５２を設けているのでＭＩＣ基板１Ｘ，６Ｘの内層に追加ＧＮＤ層２１，２２を追加することなく、実施の形態１と同様に平行平板容量の効果を得ることが可能となる。すなわち、ＲＦモジュール１０１では、主導体２，７の下部のうち、突起部５１，５２が配置されている箇所が、突起部５１，５２が配置されていない箇所よりも平行平板容量が大きくなる。ＲＦモジュール１０１では、突起部５１と主導体２とで第１の平行平板容量が形成され、突起部５２と主導体７とで第２の平行平板容量が形成される。ＲＦモジュール１０１では、突起部５１，５２が、ＭＩＣ基板１Ｘ，６Ｘ間のインピーダンス不整合を解消することができる位置および大きさで形成されている。

これにより、ＲＦモジュール１０１は、実施の形態１のＲＦモジュール１００と同様に、広帯域なＢＰＦを構成することができるとともに基板サイズを小さく抑えることができる。また、ＲＦモジュール１０１では、ＭＩＣ基板１Ｘ，６Ｘが薄く構成されているので、ＭＩＣ基板１Ｘ，６Ｘの内層にＧＮＤ層が必要なく、単層のＭＩＣ基板１Ｘ，６Ｘの場合でも広帯域なＢＰＦを実現可能である。なお、ＭＩＣ基板１Ｘ，６Ｘは、多層高周波回路基板であってもよい。

このように実施の形態２では、ＲＦ接続部５と主導体２との接合部の下層側であるＭＩＣ基板１Ｘの内層に突起部５１を設け、ＲＦ接続部５と主導体７との接合部の下層側であるＭＩＣ基板６Ｘの内層に突起部５２を設けている。これにより、ＲＦ接続部５が接合されている箇所（突起部５１，５２が配置されている箇所）が、突起部５１，５２が配置されていない箇所よりも平行平板容量が大きくなる。また、ＭＩＣ基板１Ｘ，６Ｘは、単層であるので構成が簡易である。したがって、実施の形態１と同様に、ＭＩＣ基板１Ｘ，６Ｘのサイズを抑えつつ、簡易な構成でＭＩＣ基板１Ｘ，６Ｘ間のインピーダンス整合を取ることが可能になる。

なお、実施の形態２では、ＭＩＣ基板１Ｘ，６Ｘを単層基板で構成した例について説明したが、加工精度または加工上の手間を厭わずに主導体２，７上に多層基板を形成することが出来、かつ突起部５１と主導体２とで第１の平行平板容量が形成されるとともに突起部５２と主導体７とで第２の平行平板容量が形成されるのであれば、キャリア４Ｘ，８Ｘの上にそれぞれ多層基板を積層してＭＩＣ基板１Ｘ，６Ｘを形成することによって、ＲＦモジュール１０１を構成するようにしてもよい。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１，１Ｘ，６，６Ｘ ＭＩＣ基板、２，７ 主導体、４，４Ｘ，８，８Ｘ キャリア、５ ＲＦ接続部、９，１０ ＧＮＤ層、２１，２２ 追加ＧＮＤ層、５１，５２ 突起部、５５ 第１の部材、５６ 第２の部材、１００，１０１ ＲＦモジュール。

Claims (5)

1. 主導体である第１のストリップラインを有するとともに第１のキャリアに接合された集積回路基板である第１の多層基板と、
   主導体である第２のストリップラインを有するとともに第２のキャリアに接合された集積回路基板である第２の多層基板と、
   前記第１のストリップライン上の第１の位置および前記第２のストリップライン上の第２の位置に接続された接続部材と、
   を備え、
   前記第１の多層基板の内層には、前記第１の多層基板内に第１の接地層が配置されるとともに、前記第１の位置と前記第１の接地層との間に第２の接地層が配置され、
   前記第２の多層基板の内層には、前記第２の多層基板内に第３の接地層が配置されるとともに、前記第２の位置と前記第３の接地層との間に第４の接地層が配置されている、
   ことを特徴とする高周波モジュール。
2. 前記第１のストリップラインと前記第２の接地層とで第１の平行平板容量を形成し、
   前記第２のストリップラインと前記第４の接地層とで第２の平行平板容量を形成し、
   前記第１の平行平板容量と、前記第２の平行平板容量と、前記接続部材の寄生インダクタンスとでバンドパスフィルタを構成し、
   前記第２の接地層および前記第４の接地層は、前記第１の多層基板と前記第２の多層基板との間のインピーダンス不整合を解消することができる位置および大きさで形成されている、
   ことを特徴とする請求項１に記載の高周波モジュール。
3. 主導体である第１のストリップラインを有するとともに第１のキャリアに接合された集積回路基板である第１の基板と、
   主導体である第２のストリップラインを有するとともに第２のキャリアに接合された集積回路基板である第２の基板と、
   前記第１のストリップライン上の第１の位置および前記第２のストリップライン上の第２の位置に接続された接続部材と、
   を備え、
   前記第１のキャリアは、前記第１の位置との間の距離が、前記第１のストリップライン上の前記第１の位置以外の位置との距離よりも短く、
   前記第２のキャリアは、前記第２の位置との間の距離が、前記第２のストリップライン上の前記第２の位置以外の位置との距離よりも短い、
   ことを特徴とする高周波モジュール。
4. 前記第１のキャリアは、前記第１のストリップラインに平行に配置された第１の部材と、前記第１の部材上で前記第１の位置に対向する位置から前記第１の位置に向かって延設された第１の凸部と、を含み、
   前記第２のキャリアは、前記第２のストリップラインに平行に配置された第２の部材と、前記第２の部材上で前記第２の位置に対向する位置から前記第２の位置に向かって延設された第２の凸部と、を含む、
   ことを特徴とする請求項３に記載の高周波モジュール。
5. 前記第１のストリップラインと前記第１の部材とで第１の平行平板容量を形成し、
   前記第２のストリップラインと前記第２の部材とで第２の平行平板容量を形成し、
   前記第１の平行平板容量と、前記第２の平行平板容量と、前記接続部材の寄生インダクタンスとでバンドパスフィルタを構成し、
   前記第１の部材および前記第２の部材は、前記第１の基板と前記第２の基板との間のインピーダンス不整合を解消することができる位置および大きさで形成されている、
   ことを特徴とする請求項４に記載の高周波モジュール。

Images