JP3610715B2 - 多層実装mmic回路 - Google Patents

多層実装mmic回路 Download PDF

Info

Publication number
JP3610715B2
JP3610715B2 JP00611597A JP611597A JP3610715B2 JP 3610715 B2 JP3610715 B2 JP 3610715B2 JP 00611597 A JP00611597 A JP 00611597A JP 611597 A JP611597 A JP 611597A JP 3610715 B2 JP3610715 B2 JP 3610715B2
Authority
JP
Japan
Prior art keywords
mmic circuit
line
mmic
slot
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00611597A
Other languages
English (en)
Other versions
JPH10209720A (ja
Inventor
直幸 栗田
恵吾 鴨崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00611597A priority Critical patent/JP3610715B2/ja
Publication of JPH10209720A publication Critical patent/JPH10209720A/ja
Application granted granted Critical
Publication of JP3610715B2 publication Critical patent/JP3610715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は多層実装MMIC(Microwave Monolithic Integrated Circuit)回路に関し、特に、実装された複数のMMIC回路面同士をスロット線路を介して高周波信号のみの電気的導通が図られている多層実装MMIC回路に関する。
【0002】
【従来の技術】
図3に示すように、誘電体基板10、表面MMIC回路面20、裏面MMIC回路面30、グランド金属面40よりなる2層実装MMIC回路において、表面MMIC回路面20と裏面MMIC回路面30間の電気的導通を得るために、誘電体基板10にスルーホール50を形成し、その側壁面上に金属層55を堆積させて、表面MMIC回路面20と裏面MMIC回路面30とを接続する方式が用いられる。表面MMIC回路面20からの入力信号はスルーホール50の側壁面上の金属層55を通じて裏面MMIC回路面30へ出力される。スルーホール50の形成箇所近傍のグランド金属面40上の金属層は除かれており、金属層55とグランド金属面40との間の電気的絶縁が保持されている。
【0003】
【発明が解決しようとする課題】
従来の多層実装MMIC回路は、誘電体基板10を選択的に溶解せしめてスルーホール50を形成し、その側壁面上にめっき法等により金属層55を堆積させる。このめっき工程には長時間を要する。このためMMIC回路の生産性の向上に限界があり、かつMMIC回路全体が高価になるという問題がある。
【0004】
また、金属層55の堆積厚みはめっき処理の時間により制御するためスルーホールごとに層厚のばらつきが大きく、高周波信号の伝送特性が大きくばらつくことにより、回路全体の信頼性の低下を招くことがある。
【0005】
さらに、表面MMIC回路面20と裏面MMIC回路面30との間に、GHzオーダーの高周波信号を伝送させる場合には、スルーホール50の物理長、すなわち誘電体基板10の厚みに対応するインダクタンス成分が付加されるため、伝送損失が大きくなる。また、そのインダクタンス成分により高周波帯域でインピーダンスが大きくなることによってスルーホール50がローパスフィルタの働きをすることになり、高周波信号を伝送することができなくなるという問題があった。
【0006】
【課題を解決するための手段】
そのため、本発明においては、第1のMMIC回路面と第2のMMIC回路面と第1のMMIC回路面と第2のMMIC回路面に介在する誘電体基板の中央部にグランド金属面が設けられた多層実装MMIC回路において、グランド金属面上にスロット線路を形成し、かつ、第1のMMIC回路面上の伝送線路と第2のMMIC回路面上の伝送線路の先端部近傍において、第1のMMIC回路面上の伝送線路の中心線及び第2のMMIC回路面上の伝送線路の中心線のそれぞれがスロット線路の中心線と略直交するようにする。
【0007】
【発明の実施の形態】
本発明を2層実装MMIC回路に適用した実施の形態を図1及び図2を用いて詳細に説明する。図1は2層実装MMIC回路の断面図であり、図2はその平面透視図である。誘電体基板10の表面に第1のMMIC回路面20が形成され、裏面に第2のMMIC回路面30が形成されている。誘電体基板10の厚み方向における中央部にグランド金属面40が形成されている。本発明は、第1のMMIC回路面20と第2のMMIC回路面30間の電気的導通を得るための方法として、グランド金属面40にエッチング法等によりスロット線路45を形成するものである。
【0008】
図2を用いて、本発明における高周波信号の流れを説明する。第1のMMIC回路面20上のマイクロストリップ線路を伝搬してきた高周波信号は、線路端のA部においてマイクロストリップ−スロットモード変換を受け、スロット線路45に伝搬し、伝搬方向が90度変化する。スロット線路45を伝搬する高周波信号は、第2のMMIC回路面30上のマイクロストリップ線路の線路端のB部において再びモード変換を受け、第2のMMIC回路面30上のマイクロストリップ線路に伝搬し、再び伝搬方向が90度変化する。A、B部は、MMIC回路面20または30上のマイクロストリップ線路の中心線とスロット線路45の中心線とが交叉する領域である。A、B部においてはマイクロストリップ線路とスロット線路は直交していることが変換効率上望ましい。
【0009】
ここで、第1のMMIC回路面20上のマイクロストリップ線路幅W1と、第2のMMIC回路面30上のマイクロストリップ線路幅W2と、スロット線路45のスロット幅Sの各寸法は、誘電体基板10の厚みと、誘電率と、回路の特性インピーダンス等の各パラメータにより最適値が決定できる。
【0010】
また、スロット線路45の中心線から、第1のMMIC回路面20上および第2のMMIC回路面30上のマイクロストリップ線路先端までの距離Lは、伝送する高周波信号の波長の4分の1の奇数倍に等しくする。これにより、マイクロストリップ線路の先端位置では電気的に開放、スロット線路45の中心線に一致する位置では電気的に短絡となり、A部およびB部におけるマイクロストリップ線路とスロット線路45との結合が最大となり、高周波信号の伝搬効率が最大となる。
【0011】
さらに、A部において第1のMMIC回路面20上のマイクロストリップ線路からスロット線路45に伝搬してきた高周波信号は、スロット線路45の両先端方向に伝搬する。A部からスロット線路45の先端部に伝搬され、反射された高周波信号は、A部からB部に直接伝搬される高周波信号と位相ずれを生じて伝搬されることにより、高周波信号の伝搬効率を低下させる。そのため、スロット線路45の線路先端ではインピーダンス整合をとり、スロット線路45の先端部から高周波信号が反射しないようにする必要がある。B部においても同様である。
【0012】
具体的には、スロット線路45の線路先端でインピーダンス整合をとるためには、図2に示すように、スロット線路45の線路先端において線路幅を拡張し、例えば、矩形構造とすることで実現できる。矩形の大きさは高周波信号が反射を生じないインピーダンス値を与えるべく定められる。この矩形構造の代替例として、図4のように両端を円形スロット構造としてもよく、図5のように両端をラジアルスロット構造としてもよい。
【0013】
このように、本発明の多層実装MMIC回路では、高周波信号の伝達にマイクロストリップ−スロットモード変換を利用するため、誘電体基板にスルーホールを形成する必要がない。したがって、スルーホールの物理長に起因するインダクタンス成分による伝送損失等の問題を解決できる。
【0014】
図1、図2に示したのは、MMIC回路を誘電体基板10の表面および裏面の2面に形成する実施例であるが、本発明はMMIC回路面を3面以上形成する例にも容易に適用できる。図6に、表面と、裏面と、内部面との3面にMMIC回路面を形成した3層実装MMIC回路の実施例を示す。
【0015】
誘電体基板10の表面に第1のMMIC回路面20を、裏面に第2のMMIC回路面30を、内部面に第3のMMIC回路面35を形成し、各MMIC回路面の間にグランド金属面40aおよび40bを形成する。図2で説明した2層実装MMIC回路と同様に、グランド金属面40a上および前記グランド金属面40b上には、それぞれスロット線路45aおよびスロット線路45bを形成する。
【0016】
第1のMMIC回路面20を伝搬してきた高周波信号は、スロット線路45aを経由して第2のMMIC回路面35に伝搬する。さらに、第2のMMIC回路面35からの高周波信号は、スロット線路45bを経由して第3のMMIC回路面30に伝搬する。
【0017】
このように、グランド面40aおよび40b上の任意の位置にスロット線路を形成することにより、第1のMMIC回路面20と、第2のMMIC回路面30と、第3のMMIC回路面35との3層間の電気的導通を、誘電体基板10上の任意の場所で実現できる。
【0018】
以上説明した実施例は、誘電体基板10内に、スロット線路面とMMIC回路面を交互に形成することによって、任意数のMMIC回路面をもつ多層実装MMIC回路に拡張できる。
【0019】
また、高周波信号はマイクロストリップ線路により伝搬される実施例について説明してきたが、MMIC回路面がコプレーナ線路によって形成されたMMIC回路についても本発明は適用可能である。図7は、誘電体基板10と信号線20aおよびグランド線20bとからなるコプレーナ線路により形成される第1のMMIC回路面と、第2のMMIC回路面30と、グランド面40とからなる2層実装MMIC回路の実施例を示している。(a)はその表面透視図であり、(b)は、その断面図である。
【0020】
コプレーナ線路により形成される第1のMMIC回路面の信号線20aの線路長は、グランド線20bの線路長よりも延伸させる。グランド線20bはスルーホール50によりグランド面40と電気的導通がとられる。信号線20aは、グランド線20b端部のスルーホール50より延伸された領域においてはマイクロストリップ線路と同等の構成となる。信号線20aを伝搬してきた高周波信号はA部を経由してスロット線路45に伝搬し、スロット線路45を伝搬する高周波信号は、B部を経由して第2のMMIC回路面30に伝搬する。
【0021】
図7の実施例においては、第1のMMIC回路面のコプレーナ線路を構成するグランド線20bにスルーホール50を形成する必要がある。そこで、図8のように、グランド線20bの先端を信号線20aに対して90度折り曲げ、オープンスタブを形成する。ここでオープンスタブ長Lは、伝送高周波信号の波長の4分の1の奇数倍に等しくすることにより、グランド線20bの先端部は電気的に開放、折り曲げ部は電気的に短絡の構成となり、前記グランド線20bの折り曲げ部においてグランド面40との電気的導通が得られる。
【0022】
本発明によるMMIC回路においては、高周波信号の伝搬にマイクロストリップ−スロットモード変換を利用しているために直流成分を遮断できるという効果がある。図9を用いて説明する。図9はアンテナ回路の一部を示したもので、発振器60、増幅器70とアンテナ80よりなる。図1に対応させると、発振器60、増幅器70とは第1のMMIC回路面20を形成し、アンテナ80は第2のMMIC回路面30を形成する。
【0023】
従来においては、増幅器70のドレインバイアス回路71からの直流成分がアンテナ80に流入することを防止する、あるいはアンテナ80からのノイズ成分が増幅器70に流入することを防止するためにコンデンサ72を設けていた。しかしながら、増幅器70とアンテナ80との接続に本発明を適用することにより、コンデンサ72は不要であり、省略することができる。これにより、アンテナ回路をより単純化することができるという効果がある。
【0024】
【発明の効果】
以上詳細に説明したように、本発明の多層実装MMIC回路は、誘電体基板にスルーホールを形成する必要がないため、エッチングおよびスルーホール側壁のめっき等の工程を廃することができる。その結果、MMIC回路の生産性の向上、および低廉化が図られ、スルーホールによる高周波信号の伝送に比べ、信頼性が向上するという効果が奏される。また、スルーホールの物理長に起因するインダクタンス成分が存在しないため、高周波信号の伝送損失を小さくでき、伝送帯域も広くとれる。
【図面の簡単な説明】
【図1】本発明の多層実装MMIC回路の接続法の構成を示す断面図である。
【図2】本発明の多層実装MMIC回路の接続法の構成を示す平面透視図である。
【図3】従来例の多層実装MMIC回路の接続法の構成を示す断面図である。
【図4】本発明の多層実装MMIC回路の接続法の構成を示す平面透視図である。
【図5】本発明の多層実装MMIC回路の接続法の構成を示す平面透視図である。
【図6】本発明の多層実装MMIC回路の接続法の構成を示す断面図である。
【図7】本発明の多層実装MMIC回路の接続法の構成を示す平面透視図および断面図である。
【図8】本発明の多層実装MMIC回路の接続法の構成を示す平面透視図である。
【図9】本発明を適用するアンテナ回路の一部である。
【符号の説明】
10…誘電体基板、20…第1のMMIC回路面、30…第2のMMIC回路面、35…第3のMMIC回路面、40…グランド金属面、45…スロット線路、50…スルーホール、55…スルーホール側壁面上に堆積させた金属層、60…発振器、70…増幅器、71…ドレイン側バイアス回路、72…コンデンサ、80…アンテナ。

Claims (3)

  1. 第1のMMIC回路面と第2のMMIC回路面と上記第1のMMIC回路面と上記第2のMMIC回路面に介在する誘電体基板の中央部にグランド金属面が設けられた多層実装MMIC回路において、
    上記グランド金属面上にスロット線路を形成し、かつ、上記第1のMMIC回路面上の伝送線路と上記第2のMMIC回路上の伝送線路の先端部近傍において、上記第1のMMIC回路上の伝送線路の中心線及び上記第2のMMIC回路上の伝送線路の中心線のそれぞれは上記スロット線路の中心線と略直交することを特徴とする多層実装MMIC回路。
  2. 請求項1記載の多層実装MMIC回路において、
    上記スロット線路の先端部はインピーダンス整合をとるために線路幅が拡張されていることを特徴とする多層実装MMIC回路。
  3. 高周波信号を第1のMMIC回路面上の第1の伝送線路から、誘電体基板のグランド金属面に設けられたスロット線路を介して、上記第1のMMIC回路面の設けられた誘電体基板の面と異なる面上に設けられた第2のMMIC回路面上の第2の伝送線路に伝搬する多層実装MMIC回路において、
    上記第1のMMIC回路面上の第1の伝送線路を伝搬した高周波信号は、上記第1の伝送線路の端部においてマイクロストリップ−スロットモード変換を受けて、上記スロット線路を伝搬し、上記スロット線路の端部においてマイクロストリップ−スロットモード変換を受けて、上記第2の伝送線路に伝搬することを特徴とする多層実装MMIC回路。
JP00611597A 1997-01-17 1997-01-17 多層実装mmic回路 Expired - Fee Related JP3610715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00611597A JP3610715B2 (ja) 1997-01-17 1997-01-17 多層実装mmic回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00611597A JP3610715B2 (ja) 1997-01-17 1997-01-17 多層実装mmic回路

Publications (2)

Publication Number Publication Date
JPH10209720A JPH10209720A (ja) 1998-08-07
JP3610715B2 true JP3610715B2 (ja) 2005-01-19

Family

ID=11629516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00611597A Expired - Fee Related JP3610715B2 (ja) 1997-01-17 1997-01-17 多層実装mmic回路

Country Status (1)

Country Link
JP (1) JP3610715B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069639B1 (en) * 1999-06-29 2006-04-26 Mitsubishi Denki Kabushiki Kaisha Radio-frequency circuit module
JP3816471B2 (ja) * 2003-09-25 2006-08-30 株式会社国際電気通信基礎技術研究所 平面アレーアンテナ装置
JP2007013809A (ja) * 2005-07-01 2007-01-18 Nippon Dempa Kogyo Co Ltd 高周波用のバラン
JP4867359B2 (ja) * 2005-07-06 2012-02-01 日立化成工業株式会社 伝送線路層間接続構造
KR100816809B1 (ko) * 2005-07-19 2008-03-26 주식회사 케이엠더블유 가변 이상기
WO2007049382A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール
US7479842B2 (en) * 2006-03-31 2009-01-20 International Business Machines Corporation Apparatus and methods for constructing and packaging waveguide to planar transmission line transitions for millimeter wave applications
JP6460941B2 (ja) * 2015-08-19 2019-01-30 三菱電機株式会社 伝送線路変換器
CN105305057B (zh) * 2015-11-27 2018-10-09 哈尔滨工业大学 一种空气集成波导的馈电结构
CN110991137A (zh) * 2019-12-19 2020-04-10 西安电子工程研究所 一种三维射频电路设计方法
CN112436257A (zh) * 2020-11-27 2021-03-02 北京秋点科技有限公司 介质基板传输线

Also Published As

Publication number Publication date
JPH10209720A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
EP0885469B1 (en) A high frequency balun provided in a multilayer substrate
JP3241019B2 (ja) コプレーナ線路
JP3937433B2 (ja) 平面回路−導波管接続構造
JP3610715B2 (ja) 多層実装mmic回路
US20050200424A1 (en) Microstripline waveguide converter
US7688164B2 (en) High frequency circuit board converting a transmission mode of high frequency signals
JP3067675B2 (ja) 平面誘電体集積回路
JP4140855B2 (ja) 帯域阻止フィルタ
WO2006134874A1 (ja) 伝送線路装置
US6411182B1 (en) Cavity resonator for reducing phase noise of voltage controlled oscillator and method for fabricating the same
JPH08162812A (ja) 高周波結合器
JP3678194B2 (ja) 伝送線路および送受信装置
JPH08139503A (ja) 高周波半導体装置用基板
JP2000165116A (ja) 方向性結合器
JP2002185201A (ja) 高周波用配線基板
JP4381701B2 (ja) 同軸コネクタと多層基板との接続構造
JP2008219476A (ja) 伝送線路変換部並びにこれを有する高周波回路及び高周波モジュール
JP3158031B2 (ja) マイクロストリップ線路の結合構造
JPH04368003A (ja) 集積回路用のマイクロ波伝送線路
JP2678506B2 (ja) 多層ストリップ線路
JPS60153603A (ja) 共平面回路
JP3833426B2 (ja) 高周波用配線基板
JP7555523B2 (ja) マイクロストリップ線路-導波管変換器
JP2001185918A (ja) 高周波用配線基板
JP3929934B2 (ja) 導波管/ストリップ線路変換器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041011

LAPS Cancellation because of no payment of annual fees