JPH04368003A - 集積回路用のマイクロ波伝送線路 - Google Patents
集積回路用のマイクロ波伝送線路Info
- Publication number
- JPH04368003A JPH04368003A JP3143490A JP14349091A JPH04368003A JP H04368003 A JPH04368003 A JP H04368003A JP 3143490 A JP3143490 A JP 3143490A JP 14349091 A JP14349091 A JP 14349091A JP H04368003 A JPH04368003 A JP H04368003A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- transmission line
- line
- dielectric
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 84
- 239000004020 conductor Substances 0.000 claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波伝送線路に係
り、特に、マイクロ波・ミリ波帯で使用する集積回路に
用いるマイクロ波伝送線路に関する。
り、特に、マイクロ波・ミリ波帯で使用する集積回路に
用いるマイクロ波伝送線路に関する。
【０００２】
【従来の技術】図６は従来のマイクロ波伝送線路のコプ
レーナ線路の構成を示す。同図に示すコプレーナ線路は
誘電体基板１上に幅ｗの導体６が形成され、さらに、接
地された導体５及び導体７がそれぞれ導体６から所定の
間隔ｓだけ離れて形成される。特性インピーダンスは線
路幅ｗ及び線路間隔ｓの比で決定される。このコプレー
ナ線路は導体５，６，７が全て基板１上にあるため、接
地を完全に且つ、容易に行うことができる。図７は従来
のマイクロ波伝送線路のスロット線路の構成を示す。同
図に示すスロット線路は誘電体基板１上に間隔Ｇだけ離
れて接地導体８及び９が形成される。
レーナ線路の構成を示す。同図に示すコプレーナ線路は
誘電体基板１上に幅ｗの導体６が形成され、さらに、接
地された導体５及び導体７がそれぞれ導体６から所定の
間隔ｓだけ離れて形成される。特性インピーダンスは線
路幅ｗ及び線路間隔ｓの比で決定される。このコプレー
ナ線路は導体５，６，７が全て基板１上にあるため、接
地を完全に且つ、容易に行うことができる。図７は従来
のマイクロ波伝送線路のスロット線路の構成を示す。同
図に示すスロット線路は誘電体基板１上に間隔Ｇだけ離
れて接地導体８及び９が形成される。
【０００３】
【発明が解決しようとする課題】しかるに、上記に示す
図６のコプレーナ線路は、導体端部で導体間が結合され
ている構成が主であるため、高周波電流が導体端部に集
中し、導体損失が大きいという欠点がある。また、図７
に示すスロット線路もコプレーナ線路と同様に導体側端
部に電流が集中するために導体損失が大きいという欠点
がある。
図６のコプレーナ線路は、導体端部で導体間が結合され
ている構成が主であるため、高周波電流が導体端部に集
中し、導体損失が大きいという欠点がある。また、図７
に示すスロット線路もコプレーナ線路と同様に導体側端
部に電流が集中するために導体損失が大きいという欠点
がある。
【０００４】一般に金属導体の厚さを増加させることに
より伝送線路の線路損失を少なくすることができる。金
属導体の厚さを増加させる方法としては、金属蒸着、電
界メッキ、無電界メッキ、厚膜印刷がある。そのうち、
金属蒸着の場合、不要な金属導体を除去するため、金属
導体膜の厚さに対応したレジスト膜が必要であり、レジ
スト膜を厚くした場合、露光、現像のプロセスによりレ
ジスト膜の垂直性が悪くなり、良好なレジスト膜が形成
できない。従って、導体の垂直方向の精度が悪くなる他
、不要な導体が基板に残るという欠点がある。メッキの
場合は、導体膜の成長に伴なって横方向にも成長し、垂
直方向のパターン精度が悪くなることにより特性インピ
ーダンスが変化し、設計性を損なうという欠点がある。 さらに、これらの方法は金属導体の厚膜化により金属導
体膜と基板間の熱膨張係数の違いに起因する機械的なス
トレスにより金属導体膜が基板から剥がれ、或いは断線
を生じるという問題がある。
より伝送線路の線路損失を少なくすることができる。金
属導体の厚さを増加させる方法としては、金属蒸着、電
界メッキ、無電界メッキ、厚膜印刷がある。そのうち、
金属蒸着の場合、不要な金属導体を除去するため、金属
導体膜の厚さに対応したレジスト膜が必要であり、レジ
スト膜を厚くした場合、露光、現像のプロセスによりレ
ジスト膜の垂直性が悪くなり、良好なレジスト膜が形成
できない。従って、導体の垂直方向の精度が悪くなる他
、不要な導体が基板に残るという欠点がある。メッキの
場合は、導体膜の成長に伴なって横方向にも成長し、垂
直方向のパターン精度が悪くなることにより特性インピ
ーダンスが変化し、設計性を損なうという欠点がある。 さらに、これらの方法は金属導体の厚膜化により金属導
体膜と基板間の熱膨張係数の違いに起因する機械的なス
トレスにより金属導体膜が基板から剥がれ、或いは断線
を生じるという問題がある。
【０００５】また、厚膜印刷の場合、塗布するペースト
液が金属粒子と有機溶剤からなり、有機溶剤を加熱によ
り除去するが、金属粒子間に空洞が生じ、蒸着、メッキ
の方法と比較して導体損失が大きいため、マイクロ波以
上の周波数では非常に伝送損失が大きいという問題があ
る。従って、金属導体膜の厚さを増加させて、伝送損失
を改善する方法は非常に困難である。
液が金属粒子と有機溶剤からなり、有機溶剤を加熱によ
り除去するが、金属粒子間に空洞が生じ、蒸着、メッキ
の方法と比較して導体損失が大きいため、マイクロ波以
上の周波数では非常に伝送損失が大きいという問題があ
る。従って、金属導体膜の厚さを増加させて、伝送損失
を改善する方法は非常に困難である。
【０００６】本発明は上記の点に鑑みなされたもので、
上記問題を解決し、導体端部の電流集中が緩和され、導
体損失が低減され、さらに、伝送線路の分岐が容易に実
現できるマイクロ波伝送線路を提供することを目的とす
る。
上記問題を解決し、導体端部の電流集中が緩和され、導
体損失が低減され、さらに、伝送線路の分岐が容易に実
現できるマイクロ波伝送線路を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】誘電体または、半導体を
含む基板上に誘電体膜を挟んで重なり合うように形成さ
れた伝送線路を有し、伝送線路間の始点及び終点を含む
２つ以上の点で伝送線路間を導体で接続する。
含む基板上に誘電体膜を挟んで重なり合うように形成さ
れた伝送線路を有し、伝送線路間の始点及び終点を含む
２つ以上の点で伝送線路間を導体で接続する。
【０００８】
【作用】本発明は誘電体基板上または半導体基板上に誘
電体膜を挟んで重なりあうように伝送線路を形成し、膜
間を挟んで上下の伝送線路または、誘電体膜の一部を導
体で接続することにより誘電体膜を介して積層構造をと
っている伝送線路において等価的に導体端部の電流集中
が緩和されると共に、機械的なストレスが少なくなり、
また、導体損失も少なくなる。また、インピーダンスが
従来の伝送線路と同一である場合、接続されることによ
り伝送線路幅が小さくなるため、従来のコプレーナ線路
、スロット線路に比較して伝送線路の面積を小さくする
ことができる。
電体膜を挟んで重なりあうように伝送線路を形成し、膜
間を挟んで上下の伝送線路または、誘電体膜の一部を導
体で接続することにより誘電体膜を介して積層構造をと
っている伝送線路において等価的に導体端部の電流集中
が緩和されると共に、機械的なストレスが少なくなり、
また、導体損失も少なくなる。また、インピーダンスが
従来の伝送線路と同一である場合、接続されることによ
り伝送線路幅が小さくなるため、従来のコプレーナ線路
、スロット線路に比較して伝送線路の面積を小さくする
ことができる。
【０００９】
【実施例】図１は本発明の第１実施例の構成を示し、同
図（Ａ）は斜視図、同図（Ｂ）はＡ−Ａ’における断面
図である。伝送線路は誘導体（半導体）基板１の上に形
成された導体膜１０，１１，１２とさらにその上に高さ
Ｈのシリコン酸化膜、シリコン窒化膜、ポリイミド膜等
による誘電体膜２０を形成し、導体膜１０、１１、１２
の直ぐ上の誘電体膜２０上に導体１３，１４，１５から
なる。
図（Ａ）は斜視図、同図（Ｂ）はＡ−Ａ’における断面
図である。伝送線路は誘導体（半導体）基板１の上に形
成された導体膜１０，１１，１２とさらにその上に高さ
Ｈのシリコン酸化膜、シリコン窒化膜、ポリイミド膜等
による誘電体膜２０を形成し、導体膜１０、１１、１２
の直ぐ上の誘電体膜２０上に導体１３，１４，１５から
なる。
【００１０】本実施例は伝送線路の端部が導体により接
続される例である。ここで、第１の伝送線路１１の始点
１１ａが、第１の伝送線路１１に重なり合う第２の伝送
線路１４の端部１４ａと導体により接続する。第１の伝
送線路１１の終点１１ｂが第１の伝送線路１１に重なり
合う第２の伝送線路１４の端部１４ｂと導体により接続
する。
続される例である。ここで、第１の伝送線路１１の始点
１１ａが、第１の伝送線路１１に重なり合う第２の伝送
線路１４の端部１４ａと導体により接続する。第１の伝
送線路１１の終点１１ｂが第１の伝送線路１１に重なり
合う第２の伝送線路１４の端部１４ｂと導体により接続
する。
【００１１】図１（Ｂ）の断面図において、第２の伝送
線路１４の接地導体１３、１５は端部１３ａ，１５ａで
、接地導体である導体膜１０及び１２に接続する。本実
施例では、電流が導体膜１０，１１，１２及び導体１３
，１４，１５の端部に生じるが、従来の構造と比べ、等
価的に導体の厚みが約２倍に増加した電流分布となる。 これにより、導体損失を約１／２に小さくすることがで
きる。また、従来の伝送線路の幅では伝送線路の特性イ
ンピーダンスが低くなるため、従来と同一インピーダン
スの線路を構成した場合に線路幅及び線路間隔が小さく
でき、従来の伝送線路と比較して寸法の小さな伝送線路
が実現できる。
線路１４の接地導体１３、１５は端部１３ａ，１５ａで
、接地導体である導体膜１０及び１２に接続する。本実
施例では、電流が導体膜１０，１１，１２及び導体１３
，１４，１５の端部に生じるが、従来の構造と比べ、等
価的に導体の厚みが約２倍に増加した電流分布となる。 これにより、導体損失を約１／２に小さくすることがで
きる。また、従来の伝送線路の幅では伝送線路の特性イ
ンピーダンスが低くなるため、従来と同一インピーダン
スの線路を構成した場合に線路幅及び線路間隔が小さく
でき、従来の伝送線路と比較して寸法の小さな伝送線路
が実現できる。
【００１２】図２は本発明の第２実施例のコプレーナ線
路の構成を示し、同図（Ａ）は斜視図、同図（Ｂ）はＡ
−Ａ’における断面図を示す。本実施例は伝送線路の始
点、及び終点を含む２つ以上の点においてスルーホール
により伝送線路間、及び接地導体間が接続されるもので
ある。
路の構成を示し、同図（Ａ）は斜視図、同図（Ｂ）はＡ
−Ａ’における断面図を示す。本実施例は伝送線路の始
点、及び終点を含む２つ以上の点においてスルーホール
により伝送線路間、及び接地導体間が接続されるもので
ある。
【００１３】同図は誘電体（半導体）基板１の上に形成
された導体膜１０，１１，１２の直ぐ上の誘電体膜２０
上に導体１３，１４，１５の伝送線路を形成する。伝送
線路の始点１４ａ、及び終点１４ｂを含む２つ以上の点
として、スルーホール１６を設け、伝送線路間及び接地
導体間が接続される。同図における伝送線路の接続手段
は、導体膜１０と導体１３により構成される第１の伝送
線路の点ａとａ’を接続するスルーホール１６１ 、導
体膜１１と導体１４により構成される第２の伝送線路の
点ｂとｂ’を接続するスルーホール１６２ 、導体膜１
２と導体１５により構成される第３の伝送線路の点ｃと
ｃ’を接続するスルーホール１６３ が設けられる。
された導体膜１０，１１，１２の直ぐ上の誘電体膜２０
上に導体１３，１４，１５の伝送線路を形成する。伝送
線路の始点１４ａ、及び終点１４ｂを含む２つ以上の点
として、スルーホール１６を設け、伝送線路間及び接地
導体間が接続される。同図における伝送線路の接続手段
は、導体膜１０と導体１３により構成される第１の伝送
線路の点ａとａ’を接続するスルーホール１６１ 、導
体膜１１と導体１４により構成される第２の伝送線路の
点ｂとｂ’を接続するスルーホール１６２ 、導体膜１
２と導体１５により構成される第３の伝送線路の点ｃと
ｃ’を接続するスルーホール１６３ が設けられる。
【００１４】これにより、第１実施例と同様の理由によ
り導体損失を約１／２に小さくすることができると共に
、線路幅、線路間隔が小さくでき、従来の伝送線路と比
較して寸法の小さな伝送線路が実現できる。また、線路
幅、線路間隔の値によって、伝搬する電磁波が、中心導
体１１と１４によって伝搬するモードがあり、通常の伝
搬モードがこのモードに変換されることが考えられる。 上下に接続したスルーホールによりこの上下の導体で伝
搬するモードを防止し、モード変換による線路損失を防
ぐ。これにより、良好な周波数特性が実現できる。
り導体損失を約１／２に小さくすることができると共に
、線路幅、線路間隔が小さくでき、従来の伝送線路と比
較して寸法の小さな伝送線路が実現できる。また、線路
幅、線路間隔の値によって、伝搬する電磁波が、中心導
体１１と１４によって伝搬するモードがあり、通常の伝
搬モードがこのモードに変換されることが考えられる。 上下に接続したスルーホールによりこの上下の導体で伝
搬するモードを防止し、モード変換による線路損失を防
ぐ。これにより、良好な周波数特性が実現できる。
【００１５】図３は本発明の第３実施例のスロット線路
の構成の断面図を示す。本実施例はスロット線路の構成
にスルーホールを設けて伝送線路を接続する。同図は誘
電体（半導体）基板１の上に形成された導体膜２１、２
２からなるスロット線路上に、高さＨの誘電体膜２０を
形成し、導体膜２１、２２の直ぐ上の誘電体膜２０上に
導体２３及び２４からなるスロット線路を形成する。伝
送線路の始点及び、終点を含む２つ以上の点においてス
ルーホール１６により伝送線路間及び接地導体間が接続
される。同図における伝送線路の接続手段は導体膜２１
と導体２３により構成される第１の伝送線路の点ａとａ
’を接続するスルーホール１６１ 、導体膜２２と導体
２４により構成される第２の伝送線路の点ｂとｂ’を接
続するスルーホール１６２ が設けられている。本実施
例では電流が導体膜２１、２２及び導体２３、２４の端
部に生じるが、従来のスロット線路に比べ、等価的に導
体の厚みが約２倍に増加した電流分布となり、導体損失
を約１／２に小さくすることができる。
の構成の断面図を示す。本実施例はスロット線路の構成
にスルーホールを設けて伝送線路を接続する。同図は誘
電体（半導体）基板１の上に形成された導体膜２１、２
２からなるスロット線路上に、高さＨの誘電体膜２０を
形成し、導体膜２１、２２の直ぐ上の誘電体膜２０上に
導体２３及び２４からなるスロット線路を形成する。伝
送線路の始点及び、終点を含む２つ以上の点においてス
ルーホール１６により伝送線路間及び接地導体間が接続
される。同図における伝送線路の接続手段は導体膜２１
と導体２３により構成される第１の伝送線路の点ａとａ
’を接続するスルーホール１６１ 、導体膜２２と導体
２４により構成される第２の伝送線路の点ｂとｂ’を接
続するスルーホール１６２ が設けられている。本実施
例では電流が導体膜２１、２２及び導体２３、２４の端
部に生じるが、従来のスロット線路に比べ、等価的に導
体の厚みが約２倍に増加した電流分布となり、導体損失
を約１／２に小さくすることができる。
【００１６】図４は本発明の第４実施例のコプレーナ線
路の構成の断面図を示す。同図は誘電体（半導体）の基
板１上に誘電体膜２０、２５を形成すると共に、誘電体
膜２０及び２５の膜間に導体１０、１１、１２からなる
コプレーナ線路を形成し、誘電体膜２０の上部に導体１
３、１４、１５からなるコプレーナ線路を形成する。さ
らに、導体１３、１０、導体１４、１１及び導体１５、
１２の各伝送線路の始点及び終点を含む２つ以上の点に
おいて、それぞれスルーホール１６１ 、１６２ 、１
６３ が設けられている。本実施例では電流が導体１０
、１１、１２、１３、１４、１５の端部に生じるが従来
の構造のような場合に比べ、等価的に導体厚みが約２倍
に増加した電流分布となり、導体損失を約１／２に小さ
くすることができる。さらに、本実施例は誘電体基板１
上に誘電体膜２５が形成されているため、誘電体損失の
大きな誘電体基板、シリコン基板のような電流漏洩のあ
る誘電体基板の場合、基板の影響をなくし、伝送損失の
少ない伝送線路が実現できる。
路の構成の断面図を示す。同図は誘電体（半導体）の基
板１上に誘電体膜２０、２５を形成すると共に、誘電体
膜２０及び２５の膜間に導体１０、１１、１２からなる
コプレーナ線路を形成し、誘電体膜２０の上部に導体１
３、１４、１５からなるコプレーナ線路を形成する。さ
らに、導体１３、１０、導体１４、１１及び導体１５、
１２の各伝送線路の始点及び終点を含む２つ以上の点に
おいて、それぞれスルーホール１６１ 、１６２ 、１
６３ が設けられている。本実施例では電流が導体１０
、１１、１２、１３、１４、１５の端部に生じるが従来
の構造のような場合に比べ、等価的に導体厚みが約２倍
に増加した電流分布となり、導体損失を約１／２に小さ
くすることができる。さらに、本実施例は誘電体基板１
上に誘電体膜２５が形成されているため、誘電体損失の
大きな誘電体基板、シリコン基板のような電流漏洩のあ
る誘電体基板の場合、基板の影響をなくし、伝送損失の
少ない伝送線路が実現できる。
【００１７】図５は本発明の第５実施例のコプレーナ線
路の構成の断面図を示す。同図は誘電体（半導体）基板
１上に誘電体膜２０、２５を形成すると共に、誘電体膜
２５の下部に導体１０、１１、１２からなるコプレーナ
線路を形成し、誘電体膜２０及び２５の膜間に導体１３
、１４、１５からなるコプレーナ線路を形成し、さらに
、誘電体膜２０の上部に導体１７、１８、１９からなる
コプレーナ線路を形成する。さらに、導体１７、１３、
１０の伝送線路間にはスルーホール１６１ が設けられ
、導体１８、１４、１１の伝送線路間にはスルーホール
１６２ が設けられ、導体１９、１５、１２の伝送線路
間にはスルーホール１６３ が設けられている。
路の構成の断面図を示す。同図は誘電体（半導体）基板
１上に誘電体膜２０、２５を形成すると共に、誘電体膜
２５の下部に導体１０、１１、１２からなるコプレーナ
線路を形成し、誘電体膜２０及び２５の膜間に導体１３
、１４、１５からなるコプレーナ線路を形成し、さらに
、誘電体膜２０の上部に導体１７、１８、１９からなる
コプレーナ線路を形成する。さらに、導体１７、１３、
１０の伝送線路間にはスルーホール１６１ が設けられ
、導体１８、１４、１１の伝送線路間にはスルーホール
１６２ が設けられ、導体１９、１５、１２の伝送線路
間にはスルーホール１６３ が設けられている。
【００１８】第４実施例と同様に、本実施例では、電流
が導体１０、１１、１２、１３、１４、１５、１７、１
８、１９の端部に生じるが、従来の構造に比べて等価的
に導体の厚みが約３倍に増加した電流分布となり、電流
の集中が緩和され、導体損失を約１／３に小さくするこ
とができる。また、従来の伝送線路の幅では、伝送線路
の特性インピーダンスが低くなるため、同一インピーダ
ンスの線路を構成した場合、線路幅、線路間隔が小さく
でき、従来の伝送線路と比較して寸法の小さな伝送線路
が実現できる。
が導体１０、１１、１２、１３、１４、１５、１７、１
８、１９の端部に生じるが、従来の構造に比べて等価的
に導体の厚みが約３倍に増加した電流分布となり、電流
の集中が緩和され、導体損失を約１／３に小さくするこ
とができる。また、従来の伝送線路の幅では、伝送線路
の特性インピーダンスが低くなるため、同一インピーダ
ンスの線路を構成した場合、線路幅、線路間隔が小さく
でき、従来の伝送線路と比較して寸法の小さな伝送線路
が実現できる。
【００１９】
【発明の効果】上記のように本発明によれば、誘電体基
板上または、半導体基板上に誘電体膜及び導体膜を形成
し、誘電体膜の膜間の任意の２つ以上の部分にそれぞれ
導体の組み合わせでなる伝送線路を形成し、これらの伝
送線路が誘電体膜を介して積層構造をとっているので、
等価的に導体端部の電流集中が緩和され、導体損失が低
減される。また、従来の伝送線路と同一なインピーダン
スの場合、線路幅が小さくなるので、従来のコプレーナ
線路及び、スロット線路に比べて伝送線路の面積を小さ
くできる利点がある。さらに、積層構造をとる構成では
上下の線路を必要な方向にそれぞれ分岐させることがで
きるため、伝送線路の分岐が容易に実現できるという利
点も有している。
板上または、半導体基板上に誘電体膜及び導体膜を形成
し、誘電体膜の膜間の任意の２つ以上の部分にそれぞれ
導体の組み合わせでなる伝送線路を形成し、これらの伝
送線路が誘電体膜を介して積層構造をとっているので、
等価的に導体端部の電流集中が緩和され、導体損失が低
減される。また、従来の伝送線路と同一なインピーダン
スの場合、線路幅が小さくなるので、従来のコプレーナ
線路及び、スロット線路に比べて伝送線路の面積を小さ
くできる利点がある。さらに、積層構造をとる構成では
上下の線路を必要な方向にそれぞれ分岐させることがで
きるため、伝送線路の分岐が容易に実現できるという利
点も有している。
【図１】本発明の第１実施例のコプレーナ線路の構成を
示す図である。
示す図である。
【図２】本発明の第２実施例のコプレーナ線路の構成を
示す図である。
示す図である。
【図３】本発明の第３実施例のスロット線路の構成の断
面図である。
面図である。
【図４】本発明の第４実施例のコプレーナ線路の構成の
断面図である。
断面図である。
【図５】本発明の第５実施例のコプレーナ線路の構成の
断面図である。
断面図である。
【図６】従来のマイクロ波伝送線路のコプレーナ線路の
構成図である。
構成図である。
【図７】従来のマイクロ波伝送線路のスロット線路の構
成図である。
成図である。
１ 基板
１０，１１，１２， 導体膜
１３，１４，１５，２１，２２，２３，２４ 導
体１４ａ 始点 １４ｂ 終点 １４ｃ，１４ｄ その他の点 １６１ ，１６２ ，１６３ スルーホール２０，
２５ 誘電体膜
体１４ａ 始点 １４ｂ 終点 １４ｃ，１４ｄ その他の点 １６１ ，１６２ ，１６３ スルーホール２０，
２５ 誘電体膜
Claims (1)
- 【請求項１】 誘電体または、半導体を含む基板上に
誘電体膜を挟んで重なり合うように形成された伝送線路
を有し、前記伝送線路間の始点及び終点を含む２つ以上
の点で前記伝送線路間を導体で接続したことを特徴とす
るマイクロ波伝送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143490A JPH04368003A (ja) | 1991-06-14 | 1991-06-14 | 集積回路用のマイクロ波伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143490A JPH04368003A (ja) | 1991-06-14 | 1991-06-14 | 集積回路用のマイクロ波伝送線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368003A true JPH04368003A (ja) | 1992-12-21 |
Family
ID=15339923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143490A Pending JPH04368003A (ja) | 1991-06-14 | 1991-06-14 | 集積回路用のマイクロ波伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368003A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052255A1 (de) * | 1997-05-12 | 1998-11-19 | Robert Bosch Gmbh | Hochfrequenz-halbleiterlasermodul |
| KR20010077106A (ko) * | 2000-01-31 | 2001-08-17 | 김용권 | 코플래나 웨이브 가이드 |
| KR20010111806A (ko) * | 2000-06-13 | 2001-12-20 | 구자홍 | 집적화된 고주파 공진기 및 그 제조 방법 |
| US6369677B1 (en) | 1998-08-26 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Arrangement for more even current distribution in a transmission line |
| KR100348443B1 (ko) * | 2000-07-13 | 2002-08-10 | 엘지전자 주식회사 | 유전체 공진기 및 그 제조방법 |
| KR100579441B1 (ko) * | 2003-11-21 | 2006-05-12 | 학교법인 동국대학교 | 표면 멤스 기술을 이용한 다공성 실리콘 기반마이크로스트립 전송선로 |
| KR100644130B1 (ko) * | 2000-08-17 | 2006-11-10 | 재단법인서울대학교산학협력재단 | 마이크로머시닝을 이용한 인버티드 오버레이 코플래나웨이브 가이드 |
-
1991
- 1991-06-14 JP JP3143490A patent/JPH04368003A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052255A1 (de) * | 1997-05-12 | 1998-11-19 | Robert Bosch Gmbh | Hochfrequenz-halbleiterlasermodul |
| US6369677B1 (en) | 1998-08-26 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Arrangement for more even current distribution in a transmission line |
| KR20010077106A (ko) * | 2000-01-31 | 2001-08-17 | 김용권 | 코플래나 웨이브 가이드 |
| KR20010111806A (ko) * | 2000-06-13 | 2001-12-20 | 구자홍 | 집적화된 고주파 공진기 및 그 제조 방법 |
| KR100348443B1 (ko) * | 2000-07-13 | 2002-08-10 | 엘지전자 주식회사 | 유전체 공진기 및 그 제조방법 |
| KR100644130B1 (ko) * | 2000-08-17 | 2006-11-10 | 재단법인서울대학교산학협력재단 | 마이크로머시닝을 이용한 인버티드 오버레이 코플래나웨이브 가이드 |
| KR100579441B1 (ko) * | 2003-11-21 | 2006-05-12 | 학교법인 동국대학교 | 표면 멤스 기술을 이용한 다공성 실리콘 기반마이크로스트립 전송선로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3241139B2 (ja) | フィルムキャリア信号伝送線路 | |
| US5777528A (en) | Mode suppressing coplanar waveguide transition and method | |
| JPH04310005A (ja) | 無線周波ミクサ回路 | |
| JPH10200311A (ja) | 裏面接地導体付きコプレーナウエーブガイド線路 | |
| JPH04368003A (ja) | 集積回路用のマイクロ波伝送線路 | |
| JP3610715B2 (ja) | 多層実装ｍｍｉｃ回路 | |
| US3530407A (en) | Broadband microstrip hybrid tee | |
| JP2001519975A (ja) | モノリシック・マイクロ波集積回路のための高性能ミクサ構造 | |
| US20080211604A1 (en) | High frequency circuit board converting a transmission mode for mounting a semiconductor device | |
| JP4108817B2 (ja) | マイクロ波・ミリ波回路装置とその製造方法 | |
| JPH05259713A (ja) | 同軸マイクロストリップ線路変換器 | |
| US11189900B2 (en) | Tapered broadband balun | |
| US4392250A (en) | Symmetric microwave mixer | |
| JPH05283914A (ja) | ストリップ線路 | |
| JPH04368005A (ja) | マイクロ波伝送線路 | |
| JP2678506B2 (ja) | 多層ストリップ線路 | |
| JPS60153603A (ja) | 共平面回路 | |
| JPH01503829A (ja) | 簡略化した中間周波取出し装置を具えた懸垂ストリップライン用ラットレースミクサ | |
| JPS6346801A (ja) | 超高周波信号分配回路 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JP2828009B2 (ja) | マイクロ波ミリ波集積回路基板間接続方法及び接続線路 | |
| JPH0435203A (ja) | マイクロ波デバイス | |
| JP2000106478A (ja) | 配線基板 | |
| JP4201257B2 (ja) | 高周波信号伝送線路基板 | |
| JPS644362B2 (ja) |