JP2000031651A

JP2000031651A - 積層回路基板

Info

Publication number: JP2000031651A
Application number: JP10199035A
Authority: JP
Inventors: Takayuki Hirabayashi; 崇之平林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-07-14
Filing date: 1998-07-14
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】高周波フィルタ素子を基板内に内蔵可能とす
ることにより、小型化を図ることができる積層回路基板
を提供する。【解決手段】複数の基板１１Ａ，１１Ｂ，１１Ｃが積
層された積層基板１１の表面及び内部に回路素子２０，
２１，２２，２３が形成され、積層基板１１の層間に高
周波フィルタ素子１０が形成されて、高周波フィルタ素
子１０の周囲を囲うように、基板１１Ａ，１１Ｂ，１１
Ｃを貫通する穴１６が形成され、穴１６が導電体で埋め
られている積層回路基板３０を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波フィルタ素
子を有し複数の基板が積層されて成る積層回路基板に係
わる。

【０００２】

【従来の技術】高周波フィルタを小型化する技術とし
て、図９Ａに示すようなトリプレート型、即ち立体的な
構造の高周波フィルタ素子が広く検討されている。

【０００３】このトリプレート型の高周波フィルタ素子
５０は、基板を２層以上積層させた、この図９の場合は
３層の誘電体基板を積層させた積層基板５１（５１Ａ，
５１Ｂ，５１Ｃ）を用いて、高周波フィルタ素子を構成
する導体５２，５３，５４，５５を積層基板５１Ａ，５
１Ｂ，５１Ｃの各層間に形成している。一番下の基板５
１Ａの表面には、Ｌ字形状の２つの導体５２，５３が形
成されている。また、中央の基板５１Ｂには、表面の内
部の２つの導体５４と外側の導体５５とによって略Ｙ字
形状の導体を形成している。これらの導体のうち、Ｌ字
形状の導体５２，５３とＹ字形状の導体のうちの内部の
導体５４との間に２つの容量Ｃが形成される。

【０００４】さらに、積層基板５１の各層の接合面及び
図中左右の側面を除いた面に金属膜５６が形成され、こ
の金属膜５６がフィルタをシールドする役割を果たして
いる。そして、Ｌ字形状の導体５２，５３が、図中手前
の位置でこの金属膜５６に短絡され、この短絡した部分
が上述の容量Ｃと接続して形成されたインダクタンスＬ
₁となる。

【０００５】また、左のＬ字形状の導体５２は、積層基
板５１の左の面に接続され、この部分にフィルタへの入
力がなされる。一方、右のＬ字形状の導体５３は、積層
基板５１の右の面に接続され、この部分からフィルタの
出力がなされる。そして、Ｙ字形状の導体の内、表面の
外側の導体５５は図中奥の位置で金属膜５６に短絡さ
れ、この部分が上述の容量Ｃと接続して形成されたイン
ダクタンスＬ₂となる。

【０００６】また、このトリプレート型の高周波フィル
タ素子５０の等価回路を図９Ｂに示す。入力と出力の間
に２つの容量Ｃが形成され、これら容量Ｃの外側にそれ
ぞれインダクタンスＬ₁の一端が接続され、容量Ｃの間
にインダクタンスＬ₂の一端が接続され、３つのインダ
クタンスＬ₁，Ｌ₂，Ｌ₁の他端は共通に接続されてい
る。

【０００７】このようなトリプレート型の高周波フィル
タ素子５０を採用することにより、図１０に示すような
平面型の高周波フィルタ素子と比較して小型化に有利に
なる。図１０に示す平面型の高周波フィルタ素子６０で
は、それぞれ入力と出力がなされる２つの短い導体６
１，６２の間に２本の長い導体６３，６４が、それぞれ
入力の導体６１又は出力の導体６２の一方に並行するよ
うに位置がずれて平面配置されている。そしてこれら４
本の導体６１，６２，６３，６４の２本の導体が対向す
る部分が容量Ｃを形成するものである。

【０００８】

【発明が解決しようとする課題】上述のトリプレート型
の高周波フィルタ素子５０では、接地用の金属膜５６
を、上下の主面の他に、図９Ａに示したように高周波フ
ィルタ素子５０の形成面（図９Ａにおける水平面）と垂
直な面にも形成して、高周波フィルタ素子５０を取り囲
むような形状にすることが望ましい。

【０００９】しかしながら、例えば高周波フィルタ素
子、アンテナ、インピーダンス整合素子等を全て同一基
板上に形成した機能基板を作ろうとした場合には、高周
波フィルタ素子の周囲のみを金属平面板で取り囲むこと
はできない。

【００１０】従って、これまでは、高周波フィルタ素子
は周囲を金属板で囲われた独立部品として機能基板とは
別に形成した後に、機能基板と組み立てなければならな
かった。図１１にこのような従来の機能基板の平面図を
示す。

【００１１】この機能基板７０は、例えば図９に示した
構成を有する高周波フィルタ素子５０とＭＭＩＣ（モノ
リシックマイクロ波ＩＣ）等のＩＣチップ７１とが機能
基板７０上に取り付けられて成る。高周波フィルタ素子
５０の左右には、それぞれ入力側の伝送線路７２、出力
側の伝送線路７３が配置され、共に高周波フィルタ素子
５０と電気的に接続される。出力側の伝送線路７３の後
段には、ＩＣチップの入力整合用に渦巻き状のスパイラ
ルインダクタ７４が配置され、このスパイラルインダク
タ７４を経てＩＣチップ７１への入力がなされる。ＩＣ
チップ７１の図中上側には、伝送線路と三角形状の高周
波カット用スタブ素子を有して構成されるバイアスライ
ン７５が配置されている。また、ＩＣチップ７１の右端
には、出力用の２本の伝送線路７６が設けられ、両伝送
線路７６間の電磁結合を介して、主に目的とする周波数
の信号が出力されるようにしている。尚、図中７７は、
ＩＣチップ７１のＩＣへの入力側の整合を調整する場合
に用いられるグランドキャパシタのパターンである。

【００１２】従来は、このように高周波フィルタ素子５
０を別に形成して機能基板に取り付ける必要があり、機
能基板７０に小型のフィルタ機能を内蔵することができ
ない、という問題があった。

【００１３】上述した問題の解決のために、本発明にお
いては、高周波フィルタ素子を基板内に内蔵可能とする
ことにより、小型化が図ることができる積層回路基板を
提供するものである。

【００１４】

【課題を解決するための手段】本発明の積層回路基板
は、複数の基板が積層された積層基板の表面及び内部に
回路素子が形成された積層回路基板であって、積層基板
の層間に高周波フィルタ素子が形成されて、さらに高周
波フィルタ素子の周囲を囲うように基板を貫通する穴が
形成され、この穴が導電体で埋められているものであ
る。

【００１５】上述の本発明の構成によれば、積層基板の
層間に高周波フィルタ素子が形成されているので、この
高周波フィルタ素子が他の半導体素子と一体に積層基板
に形成される。また、導電体で埋められた穴が高周波フ
ィルタ素子の周囲を囲うことにより、導電体により高周
波フィルタ素子に対するシールドを形成することができ
る。

【００１６】

【発明の実施の形態】本発明は、複数の基板が積層され
た積層基板の表面及び内部に回路素子が形成された積層
回路基板であって、積層基板の層間に高周波フィルタ素
子が形成されて、高周波フィルタ素子の周囲を囲うよう
に、基板を貫通する穴が形成され、穴が導電体で埋めら
れている積層回路基板である。

【００１７】また本発明は、上記積層回路基板におい
て、複数の基板がセラミック基板で構成された構成とす
る。

【００１８】また本発明は、上記積層回路基板におい
て、複数の基板が有機誘電体基板で構成された構成とす
る。

【００１９】また本発明は、上記積層回路基板におい
て、基板を貫通する穴が高周波フィルタ素子を囲んで連
続して形成されている構成とする。

【００２０】また本発明は、上記積層回路基板におい
て、基板を貫通する穴が積層された基板の１層毎に位置
が互い違いになるように配置されている構成とする。

【００２１】また本発明は、上記積層回路基板におい
て、導体が３次元的に電磁結合して高周波フィルタ素子
を構成する。

【００２２】図１は本発明の積層回路基板の一実施の形
態として、積層回路基板の高周波フィルタ素子の部分の
各層を分解した斜視図を示す。

【００２３】この高周波フィルタ素子１０は、３層の誘
電体基板を積層させた積層基板１１（１１Ａ，１１Ｂ，
１１Ｃ）の各層間に、フィルタを構成する導体１２，１
３，１４，１５が形成されている。一番下の基板１１Ａ
の表面には、Ｌ字形状の２つの導体１２，１３が形成さ
れている。また、中央の基板１１Ｂには、表面の内部の
２つの導体１４と外側の導体１５とによって略Ｙ字形状
の導体を形成している。これらの導体のうち、Ｌ字形状
の導体１２，１３とＹ字形状の導体のうちの内部の導体
１４との間に２つの容量Ｃが形成される。

【００２４】さらに、積層基板１１の各層の側面を貫通
するようにビヤホール１６が連続して形成され、このビ
ヤホール１６に導電体例えば銅やニッケル金メッキ等の
金属が埋め込まれて、フィルタのシールドを構成してい
る。尚、積層基板１１の左右の側面の一部には、後述す
るように入力及び出力用の配線を接続するために、ビヤ
ホール１６は形成されていない。

【００２５】そして、一番下の基板１１Ａの表面のＬ字
形状の導体１２，１３が、図中手前の位置でこのビヤホ
ール１６に短絡され、この短絡した部分が上述の容量Ｃ
と接続して形成されたインダクタンスＬ₁となる。ま
た、中央の基板１１Ｂの表面のＹ字形状の導体の内、表
面の外側の導体１５は図中奥の位置でビヤホール１６に
短絡され、上述の容量Ｃと接続して形成されたインダク
タンスＬ₂となる。

【００２６】一方、左のＬ字形状の導体１２が、左の側
面のビヤホール１６の形成されていない部分に接続さ
れ、この部分にフィルタへの入力がなされる。また、右
のＬ字形状の導体１３が、右の側面のビヤホール１６の
形成されていない部分に接続され、この部分からフィル
タの出力がなされる。

【００２７】上述のようにビヤホール１６を連続的に配
置し、積層された各層１１Ａ，１１Ｂ，１１Ｃに貫通さ
せて形成することにより、フィルタの周囲を囲むシール
ド用のプレートの役割をさせることができる。さらに、
積層基板１１の上面及び下面には、接地用の金属層とな
る金属膜１７が形成されている。

【００２８】高周波フィルタ素子１０のパターンの周囲
を連続的に形成したビヤホール１６で取り囲み、上面及
び下面に金属膜１７を形成した構成にすることにより、
図９Ａに示した従来の高周波フィルタ素子５０と同様
に、トリプレート型の高周波フィルタ素子１０を実現で
きる。また、等価回路も図９Ｂに示した従来の高周波フ
ィルタ素子５０の場合と同様の回路となる。トリプレー
ト型の高周波フィルタ素子は、フィルタの導体が３次元
的に電磁結合されているため、図１０に示したような平
面型の高周波フィルタ素子と比較して、高周波フィルタ
素子の平面面積を低減することができる。

【００２９】そして、図１のビヤホール１６を周囲に形
成した構成の高周波フィルタ素子１０の中央の基板１１
Ｂの部分の平面図を図２Ａに示す。また、図２Ａ中の鎖
線Ｘ−Ｘ′の位置で切断した断面図を図２Ｂに示し、図
２Ａ中の鎖線Ｙ−Ｙの位置で切断した断面図を図２Ｃに
示す。尚、図２Ｂ及び図２Ｃの断面図は、いずれもビヤ
ホール１６の数を図２Ａより少なくして簡略化して示し
た。

【００３０】図２Ｂ及び図２Ｃに示すように、高周波フ
ィルタ素子１０の部分の表面及び裏面には図１にも示し
た金属膜１７が形成され、この金属膜１７とビヤホール
１６とによりシールドがなされる。また、図２Ｂより、
高周波フィルタ素子１０の側面のビヤホール１６が形成
されていない部分には、入力側に接続されるＬ字形状の
導体１２が臨んでいる。出力側も図示しないが同様であ
る。

【００３１】また、このように積層基板１１中にビヤホ
ール１６を形成して、高周波フィルタ素子１０のパター
ンのシールドを行うように構成することにより、積層基
板１１に高周波フィルタ素子１０を内蔵することができ
る。

【００３２】さらに、本発明に係る積層回路基板の実施
の形態として、図１及び図２に示した高周波フィルタ素
子１０を用いて構成した機能基板の平面図を図３に示
す。

【００３３】この機能基板３０は、入力及び出力が行わ
れる部分以外のフィルタのパターンの周囲に形成された
ビヤホール１６によりシールドされた高周波フィルタ素
子１０と、ＭＭＩＣ（モノリシックマイクロ波ＩＣ）等
のＩＣチップ２２とが配置されて成る。

【００３４】そして、本実施の形態においては、特に図
１及び図２に示した高周波フィルタ素子１０が機能基板
３０内に一体に形成される。

【００３５】また、この高周波フィルタ素子１０が一体
に形成された機能基板３０は、積層基板の各層に後述す
るＩＣチップ２２、スパイラルインダクタ２３、ＭＩＭ
キャパシタ２７、抵抗膜３２等の回路素子等が形成され
て構成される。高周波フィルタ素子１０の左右には、そ
れぞれ入力側の伝送線路２１ＩＮ、出力側の伝送線路２
１ＯＵＴが配置され、共にビヤホール１９を経て下層で
高周波フィルタ素子１０のパターンと電気的に接続され
る。

【００３６】出力側の伝送線路２１ＯＵＴの後段には、
ＩＣチップの入力整合用に渦巻き状のスパイラルインダ
クタ２３が配置され、このスパイラルインダクタ２３を
経てＩＣチップ２２への入力がなされる。ＩＣチップ２
２の図中上側には、伝送線路と三角形状の高周波カット
用スタブ素子を有して構成されるバイアスライン２０が
配置されている。また、ＩＣチップ２２の右端には、出
力用の２本の伝送線路２１が設けられ、両伝送線路２１
間の電磁結合を介して、主に目的とする周波数の信号が
出力されるようにしている。尚、図３中２４は、ＩＣチ
ップ２２のＩＣへの入力側の整合を調整する場合に用い
られるグランドキャパシタのパターンである。

【００３７】また、図４Ａに機能基板３０の断面図を示
す。尚、図４Ａでは、機能基板３０内の各回路素子の形
状や配置が図３とは若干異なっている。

【００３８】高周波フィルタ素子１０は、先に図１に示
した構成を有し、３層の基板１１Ａ，１１Ｂ，１１Ｃが
積層された積層基板１１内に一体に形成されている。

【００３９】また、ＩＣチップ２２は、バンプ２８を介
して積層基板１１上の伝送線路に接続されている。ＩＣ
チップ２２の前段は、図４Ｂに平面図を示すスパイラル
インダクタ２３が接続されると共に、抵抗膜３２とビヤ
ホール１９を経て裏面のグランド金属層３１に接続され
ている。スパイラルインダクタ２３は、その両端２３
Ａ，２３Ｂでそれぞれビヤホール１９内の導電体層に接
続される。また、ＩＣチップ２２の後段には、ＭＩＭ
（金属−絶縁体−金属）キャパシタ２７が形成されてい
る。このＭＩＭキャパシタ２７は、伝送線路を兼ねる下
側の電極２５Ａと、上の基板１１Ｃに埋め込まれて形成
された上側の電極２５Ｂとが、誘電体膜２６を挟んで構
成されている。

【００４０】そして、本実施の形態においては、図４に
示すように、高周波フィルタ素子１０が積層基板１１内
に一体に形成されて機能基板３０を構成しているため、
従来のように機能基板と高周波フィルタ素子を別々に形
成してから組み立てる必要がない。

【００４１】また、高周波フィルタ素子１０のパターン
は、積層基板１１の各層の基板１１Ａ，１１Ｂ，１１Ｃ
に、伝送線路２１やスパイラルインダクタ２３やＭＩＭ
キャパシタ２７の下側の電極２５Ａ等を形成する工程に
おいて、同様に形成することができる。

【００４２】そして、高周波フィルタ素子１０のシール
ドとして作用するビヤホール１６は、機能基板３０のそ
の他のビヤホール１９と同一工程で作製し、また内部の
導電体層をその他のビヤホール１９と同一材料例えば銅
やニッケル金メッキ等で形成することができる。即ち例
えば高周波フィルタ素子１０のパターンやスパイラルイ
ンダクタ２３等を形成した後に、積層基板１１の全層を
一括して例えばパンチング、ドリリングでビヤホール１
６，１９を形成し、印刷等により導電体層として銅やア
ルミ等の金属をビヤホール１６，１９に埋め込んで固め
ることにより、機能基板３０と一体のまま、周囲を金属
で囲った構造の高周波フィルタ素子１０を形成すること
ができる。

【００４３】従って、他の素子の部分の形成工程におい
て同時に高周波フィルタ素子１０を形成することがで
き、機能基板３０と高周波フィルタ素子１０を一体に形
成することができるので、高周波フィルタ素子１０を機
能基板３０に内蔵して積層回路基板の小型化を図ること
ができると共に、製造工程の工程数を減らして製造コス
トの低減を図ることができる。

【００４４】次に、本発明の他の実施の形態として積層
回路基板の高周波フィルタ素子部分の概略構成図を図５
Ａに示す。また図５Ａの鎖線Ｐ−Ｐ′で切断した断面図
を図５Ｂに示す。尚、図５Ｂの断面図は、いずれもビヤ
ホール１６の数を図５Ａより少なくして簡略化して示し
た。

【００４５】本実施の形態では、高周波フィルタ素子４
１のパターンの周囲を、入力及び出力が行われる部分
と、四角形の角部に相当する部分とを除いてビヤホール
１６で覆っている。四角形の角部に相当する部分は他の
部分より、シールド効果への寄与が小さいので、この角
部のビヤホール１６を省略してもあまり問題とならな
い。このように一部のビヤホール１６を省略すれば、ビ
ヤホール１６の穴開けの個数や埋め込む導電材層の材料
を低減させることができる。また基板の繋がっている部
分が増えるため、基板の強度が少し向上する。

【００４６】また、本発明のさらに他の実施の形態とし
て積層回路基板の高周波フィルタ素子部分の概略構成図
を図６Ａに示す。また、図６Ａの鎖線Ｑ−Ｑ′で切断し
た断面図を図６Ｂに示す。尚、図６Ｂの断面図は、いず
れもビヤホール１６の数を図６Ａより少なくして簡略化
して示した。

【００４７】本実施の形態では、高周波フィルタ素子４
２のパターンの周囲の、入力及び出力が行われる部分を
除き、その他の部分にほぼ等間隔にビヤホール１６を形
成する。このようにビヤホール１６の間隔をあければ、
さらにビヤホール１６の穴開けの個数や埋め込む導電材
層の材料を低減させることができる。また基板の繋がっ
ている部分がさらぶ増えるため、基板の強度が向上す
る。

【００４８】そして、これらの実施の形態の高周波フィ
ルタ素子４１，４２においても、ビヤホール１６により
パターンの周囲を完全ではないが取り囲むので、先の実
施の形態の高周波フィルタ素子１０と同様の効果を実現
することができる。

【００４９】また、これらの実施の形態の高周波フィル
タ素子４１，４２の場合には、前述の実施の形態の高周
波フィルタ素子１０のように全層を一括してビヤホール
１６を形成しなくともよく、例えばセラミック基板のよ
うに、積層基板１１の各層１１Ａ，１１Ｂ，１１Ｃ毎に
それぞれビヤホール１６を形成した後、これら各層１１
Ａ，１１Ｂ，１１Ｃを積み重ねて積層基板１１を作製す
る工法を用いても形成することができる。

【００５０】次に、本発明の別の実施の形態として、積
層回路基板の高周波フィルタ素子の部分の概略構成図
（平面図）を図７に示す。本実施の形態においては、高
周波フィルタ素子４３の周囲にビヤホール１６を連続し
て形成する代わりに、大きな抜きパターンの導電体層１
８を形成する。この抜きパターンの導電体層１８は、入
力及び出力が行われる部分と、四角形の角部に相当する
部分とを除いて、高周波フィルタ素子４３のパターンの
周囲を囲んで形成されている。

【００５１】この場合も、ビヤホール１６で高周波フィ
ルタ素子のパターンの周囲を囲んだ場合と同様の効果を
得ることができる。穴が大きな抜きパターンで形成され
ているので、基板に穴を開ける工程及び穴を導電体で埋
める工程が簡略化される。

【００５２】本発明のさらに別の実施の形態として、積
層回路基板の高周波フィルタ素子の部分の概略構成図
（断面図）を図８に示す。

【００５３】ビヤホール１６を縦方向（基板面に垂直な
方向）に貫通して形成することは、通常のプリント基板
やセラミック基板の工法では容易であるが、ビルドアッ
プ基板を構成する有機基板の工法では困難である。これ
は、ビルドアップ基板が一般的に感光性レジンを塗布し
て積み重ねていく工程のため、下の層のビヤホール上は
レジンがくぼんでしまい、パターニングが困難である、
という理由による。

【００５４】本実施の形態においては、高周波フィルタ
素子４４のパターンの周囲に、ビヤホール１６を積層基
板１１の１層毎に互い違いの位置になるように形成す
る。このようにすれば、ビルドアップ基板の工法でもビ
ヤホール１６を形成でき、先述の実施の形態と同様の効
果が得られる。

【００５５】上述のように各実施の形態の高周波フィル
タ素子１０，４１，４２，４３，４４の構成を採用する
ことにより、従来のように高周波フィルタ素子５０を別
途に形成して基板７０に取り付ける必要が無く、図３及
び図４Ａに示したような高周波フィルタ素子１０を基板
と一体に内蔵させた機能基板３０を実現することができ
る。

【００５６】これにより、高周波フィルタ素子１０，４
１，４２，４３，４４は、独立部品としてではなく、イ
ンピーダンス整合回路等と同時に機能基板（積層回路基
板）に一体に形成できるので、様々な機能を基板に集約
した機能基板（積層回路基板）を構成することができ
る。従って、機能基板（積層回路基板）を用いた半導体
装置全体の小型化及び低コスト化を図ることができる。

【００５７】また、これらの高周波フィルタ素子１０，
４１，４２，４３，４４は、導体１２，１３，１４，１
５により３次元的に電磁結合したトリプレート型の高周
波フィルタ素子が構成されるので、平面型の高周波フィ
ルタ素子と比較して平面面積を低減することができる。
これにより、さらに機能基板（積層回路基板）を用いた
半導体装置全体の小型化及び低コスト化を図ることがで
きる。

【００５８】本発明の積層回路基板は、上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲でその他様々な構成が取り得る。

【００５９】

【発明の効果】上述の本発明によれば、高周波フィルタ
素子を囲うように積層回路基板の各層の基板を貫通して
形成された穴の内部に導電体が埋められていることによ
り、この導電体により高周波フィルタ素子のシールドが
なされると共に、積層回路基板に高周波フィルタ素子を
一体化して形成することができる。

【００６０】従って本発明により、高周波フィルタ素子
を独立部品としてではなく、積層回路基板に一体に形成
できるので、様々な機能を積層回路基板に集約して、こ
の積層回路基板が用いられる装置全体の小型化・低コス
ト化を行うことができる。

【００６１】さらに、高周波フィルタ素子の導体を３次
元的に電磁結合した構成としたときには、高周波フィル
タ素子の平面面積を低減することができ、高周波フィル
タ素子を一体化して内蔵した積層回路基板をさらに小型
化することができる。

【図面の簡単な説明】

【図１】本発明の積層回路基板の一実施の形態として示
す機能基板の高周波フィルタ素子の部分の概略構成図
（斜視図）である。

【図２】Ａ図１の高周波フィルタ素子の平面図であ
る。Ｂ図２ＡのＸ−Ｘ′における断面図である。Ｃ図２ＡのＹ−Ｙ′における断面図である。

【図３】図１の高周波フィルタ素子を用いた機能基板の
平面図である。

【図４】Ａ図１の高周波フィルタ素子を用いた機能基
板の断面図である。Ｂ図４Ａのスパイラルインダクタの平面図である。

【図５】本発明の他の実施の形態として示す積層回路基
板の高周波フィルタ素子の部分の概略構成図（斜視図）
である。Ａ高周波フィルタ素子の平面図である。Ｂ図５ＡのＰ−Ｐ′における断面図である。

【図６】本発明のさらに他の実施の形態として示す積層
回路基板の高周波フィルタ素子の部分の概略構成図であ
る。Ａ高周波フィルタ素子の平面図である。Ｂ図６ＡのＱ−Ｑ′における断面図である。

【図７】本発明の別の実施の形態として示す積層回路基
板の高周波フィルタ素子の部分の概略構成図（平面図）
である。

【図８】本発明のさらに別の実施の形態として示す積層
回路基板の高周波フィルタ素子の部分の概略構成図（断
面図）である。

【図９】Ａ従来のトリプレート型の高周波フィルタ素
子の概略構成図（斜視図）である。Ｂ図９Ａのトリプレート型の高周波フィルタ素子の等
価回路図である。

【図１０】従来の平面型の高周波フィルタ素子の概略構
成図（平面図）である。

【図１１】高周波フィルタ素子を取り付けた従来の機能
基板の平面図である。

【符号の説明】

１０，４１，４２，４３，４４高周波フィルタ素子、
１１積層基板、１１Ａ，１１Ｂ，１１Ｃ基板、１
２，１３高周波フィルタ素子のＬ字形状の導体、１
４，１５高周波フィルタ素子のＹ字形状の導体、１
６，１９ビヤホール、１７金属膜、１８導電体
層、２０バイアスライン、２１伝送線路、２１ＩＮ
入力側伝送線路、２１ＯＵＴ出力側伝送線路、２２
ＩＣチップ、２３スパイラルインダクタ、２４グラ
ンドキャパシタのパターン、２５Ａ下側の電極、２５
Ｂ上側の電極、２６誘電体膜、２７ＭＩＭキャパ
シタ、２８バンプ、３０機能基板、３１グランド金
属層、３２抵抗膜、５０高周波フィルタ素子、５１
積層基板、５１Ａ，５１Ｂ，５１Ｃ基板、５２，５
３高周波フィルタ素子のＬ字形状の導体、５４，５５
高周波フィルタ素子のＹ字形状の導体、５６金属膜、
６０平面型フィルタ素子、６１，６２，６３，６４
導体、７１ＩＣチップ、７２入力側伝送線路、７３
出力側伝送線路、７４スパイラルインダクタ、７５
バイアスライン、７６伝送線路、７７グランドキャ
パシタのパターン

Claims

【特許請求の範囲】

【請求項１】複数の基板が積層された積層基板の表面
及び内部に回路素子が形成された積層回路基板であっ
て、上記積層基板の層間に高周波フィルタ素子が形成され、上記高周波フィルタ素子の周囲を囲うように、上記基板
を貫通する穴が形成され、上記穴が導電体で埋められていることを特徴とする積層
回路基板。
【請求項２】上記複数の基板がセラミック基板で構成
されたことを特徴とする請求項１に記載の積層回路基
板。
【請求項３】上記複数の基板が有機誘電体基板で構成
されたことを特徴とする請求項１に記載の積層回路基
板。
【請求項４】上記基板を貫通する穴が、上記高周波フ
ィルタ素子を囲んで連続して形成されていることを特徴
とする請求項１に記載の積層回路基板。
【請求項５】上記基板を貫通する穴が、積層された上
記基板の１層毎に位置が互い違いになるように配置され
ていることを特徴とする請求項１に記載の積層回路基
板。
【請求項６】導体が３次元的に電磁結合して上記高周
波フィルタ素子が構成されたことを特徴とする請求項１
に記載の積層回路基板。