JPH0537163A - 回路装置 - Google Patents

回路装置

Info

Publication number
JPH0537163A
JPH0537163A JP3214561A JP21456191A JPH0537163A JP H0537163 A JPH0537163 A JP H0537163A JP 3214561 A JP3214561 A JP 3214561A JP 21456191 A JP21456191 A JP 21456191A JP H0537163 A JPH0537163 A JP H0537163A
Authority
JP
Japan
Prior art keywords
layer
circuit
insulating layer
ground layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3214561A
Other languages
English (en)
Other versions
JP3082789B2 (ja
Inventor
Koichi Takagaki
浩一 高垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03214561A priority Critical patent/JP3082789B2/ja
Publication of JPH0537163A publication Critical patent/JPH0537163A/ja
Application granted granted Critical
Publication of JP3082789B2 publication Critical patent/JP3082789B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 [目的] 実装密度が高く、アイソレーションがとれ、
安定度が高い分布定数回路を構成する回路装置を提供す
ることを目的とする。 [構成] 中間のグランド層11を挟むようにその両側
に絶縁層12、13を設け、これらの絶縁層12、13
の外表面にそれぞれ高周波回路を形成するとともに、少
なくとも一方の回路の配線部分にストリップライン17
を設け、これによって分布定数回路を構成するようにし
たものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路装置に係り、とくに
絶縁層の上に形成されている導電層によってストリップ
ラインを形成するようにした回路装置に関する。
【0002】
【従来の技術】従来の高周波回路は例えば図11に示さ
れるように、絶縁層1の上側に銅箔2を接合するととも
に、この銅箔2によって配線を形成する。そして銅箔2
上に回路素子3をマウントするとともに、上記銅箔2の
配線によって互いに接続するようにしている。絶縁層1
の下側の表面にはグランド層を構成する導電層4を形成
するようにしている。
【0003】別の従来の高周波回路は例えば図12に示
されるように、絶縁層1の両側にそれぞれ銅箔2を接合
するとともに、これらの銅箔2によってプリント配線を
行ない、両面にそれぞれ回路素子3をマウントするよう
にしている。
【0004】
【発明が解決しようとする課題】図11に示すような従
来の高周波回路によれば、絶縁層1の下面に形成されて
いる導電層4によってグランド層が形成されるために、
安定度が高く、銅箔2によってストリップラインを形成
することが可能になる。ところがこのような高周波回路
は、基板の上面にのみしか回路素子3をマウントするこ
とができず、片面実装しか行なえない。従って回路素子
3の実装密度が低いという欠点がある。
【0005】これに対して図12に示すような高周波回
路によれば、基板の両面にそれぞれ回路素子3をマウン
トすることができるために、実装密度が向上する。とこ
ろが回路基板の上側の回路と下側の回路とのアイソレー
ションがとれず、これによって両側の回路の安定度が悪
くなったり、信号が歪んだりすることになる。またグラ
ンド層を必要とするストリップラインをこのような回路
基板上に形成することができない。
【0006】本発明はこのような問題点に鑑みてなされ
たものであって、多層構造とするとともに、回路間のア
イソレーションが確実にとれ、またストリップラインが
形成できるようにした回路装置を提供することを目的と
するものである。
【0007】
【課題を解決するための手段】第1の発明は、中間のグ
ランド層と、前記グランド層の両側に設けられている絶
縁層と、前記絶縁層の外表面に設けられている導電層か
ら成る配線と、前記配線によって前記両側の絶縁層の上
に形成されている回路とから成り、前記両側の外表面の
導電層の内の少なくとも一方にスリップラインが形成さ
れていることを特徴とする回路装置に関するものであ
る。
【0008】第2の発明は、中間のグランド層と、前記
グランド層の両側に設けられている絶縁層と、前記絶縁
層の外表面に設けられている導電層から成る配線と、前
記配線によって前記両側の絶縁層の上に形成されている
回路と、前記グランド層と前記絶縁層と前記導電層とか
ら成る基板のコーナの部分に形成されている非円形のビ
ス挿通孔と、該ビス挿通孔の周囲に設けられている多数
の小孔と、前記小孔の内表面に形成されかつ前記グラン
ド層に接続されているメッキ層とから成る回路装置に関
するものである。
【0009】第3の発明は、2層構造の絶縁層と、該絶
縁層に挟着されるように中間に形成された導電層と、前
記導電層によって形成されているストリップラインと、
前記2層の絶縁層の外表面にそれぞれ形成されているグ
ランド層とから成る回路装置に関するものである。
【0010】
【作用】第1の発明によれば、絶縁層の外表面の導電層
から成る配線によって形成される回路は、中間のグラン
ド層によって互いに分離され、各層間のアイソレーショ
ンがとれる。また中間のグランド層によって必要に応じ
て片側の導電層あるいは両側の導電層にストリップライ
ンを形成できるようになる。
【0011】第2の発明によれば、非円形のビス挿通孔
内を挿通するビスとこの非円形のビス挿通孔の内周面に
形成されているメッキ層とによって一定でない容量が発
生しても、このような容量はその周囲に設けられている
小孔の内表面のメッキ層がグランド層と接続されている
ために、このような小孔のメッキ層によって一定でない
容量のキャパスタンス成分がシールドされる。
【0012】第3の発明によれば、中間の導電層によっ
て形成されるストリップラインは、両側の絶縁層の表面
に形成されているグランド層によってシールドされるよ
うになる。従ってストリップラインの完全なアイソレー
ションが達成される。
【0013】
【実施例】図1および図2は本発明の第1の実施例に係
る回路装置を示すものであって、この回路装置の回路基
板10は中間のグランド層11と、その両側に形成され
ている絶縁層12、13とを備えている。そして上下の
絶縁層12、13の外表面にはそれぞれ銅箔14、15
が接合されている。銅箔14、15はエッチングによっ
て配線パターンを形成するようになっており、これらの
配線パターンによって絶縁層12、13の外表面にマウ
ントされている回路素子16が所定の回路を構成するよ
うになっている。またとくに上側の絶縁層12の外表面
上にはストリップライン17が形成されている。
【0014】図2はこのような回路基板10の全体の上
面を示している。ストリップライン17は銅箔14を残
して細条としたものである。なおこのストリップライン
17を構成する細条の幅は、例えば0.25mmになっ
ており、このようなストリップライン17によってコン
デンサやコイルを構成するようにしている。またこのよ
うな回路基板10上には、必要に応じてスルーホール2
1、22が形成されている。さらにこのような回路基板
10の3つのコーナの部分には円形の取付け孔26が形
成されるとともに、もう1つのコーナの部分には長円形
の取付け孔27が形成されている。
【0015】図3はこのような回路基板13の製作方法
を示しており、上側の絶縁層12の上下の面にはそれぞ
れ銅箔14とグランド層11とを予め接合しておく。こ
れに対して下側の絶縁層13については、その下面に銅
箔15を接合しておく。なおここでは上側の絶縁層12
としてガラスエポキシ樹脂が用いられ、下側の絶縁層1
3として接着剤を含むエポキシ樹脂が用いられている。
そして両者は熱圧着によって互いに接合されるようにな
っており、これによって図1に示すような断面構造の多
層基板10が組立てられることになる。
【0016】このような構造の回路装置によれば、中間
層にグランド層11が形成されているために、上側の面
と下側の面に異なる周波数の回路を構成しても、それら
が互いに干渉することがなくなる。また同一周波数の増
幅回路や発振回路をそれぞれの面に形成しても、寄生発
振がなくなり、安定度が向上する。PLL回路の場合に
は、基準クロックのラインを異なる面とすると、クロッ
クのリークが少なくなる。
【0017】図1は分布定数回路と集中定数回路とをそ
れぞれの面に構成した例を示している。3層基板の場合
には、基板の製造上片面の板厚精度があげ易いために、
分布定数回路を構成するストリップライン17をばらつ
きなく構成できる。しかもストリップライン17はグラ
ンド層11を必ず必要とするために、図1のような構造
によれば、その片面または両面にそれぞれストリップラ
イン17を形成することができる。あるいはまた一方の
面に分布定数回路を形成するとともに、他方の面に集中
定数回路を形成することができ、回路装置の小型化が図
られるようになる。
【0018】しかもこのような回路装置によれば、回路
基板10は両面実装基板となるために、回路素子16の
実装密度が上がり、回路装置の小型化が達成される。す
なわち図11に示す構造に比べて、約半分の回路面積と
することができるようになる。また両面実装を行なって
も、上下の回路間にグランド層11が存在するために、
クローストークが少なくなり、上下の回路間でのアイソ
レーションがとれるようになる。
【0019】図4はこのような回路基板10に形成され
ているスルーホール21を示している。スルーホール2
1はその内周面にメッキ層23を備えている。そしてこ
のメッキ層23が中間のグランド層11に接続されるよ
うになっている。従ってこのようなスルーホール21の
メッキ層23を介して両側の導電層14、15がグラン
ド層11に落ちるようになる。
【0020】上下の導電層14、15間での導通のみを
必要とし、グランド層11へ落す必要がない場合には、
図5のような構造にすればよい。すなわち中間のグラン
ド層11のスルーホール22の部分を予めエッチングし
ておき、これによってスルーホール22のメッキ層23
がグランド層11に接続されないようにする。するとメ
ッキ層23によって上下の導電層14、15の導通のみ
を達成できるようになる。
【0021】図6および図7は回路基板10の図2にお
ける右上の調整用の取付け孔27の構造を示している。
この取付け孔27はその周囲に多数の小孔28を備えて
いる。しかもこの小孔28の内周面にメッキ層29が形
成されている。メッキ層29はグランド層11に接続さ
れるようになっている。
【0022】長円形の取付け孔27には図7に示すよう
にビス32が挿通されるようになっており、このビス3
2がシールド板30の取付け部31にねじ込まれるよう
になっている。
【0023】このようにして回路基板10をシールド板
30に固定すると、ビス32と長円形の取付け孔27の
内周面のメッキ層29との間で一定でない容量を発生
し、回路基板10の上下の面にそれぞれ形成されている
高周波回路に悪影響を及ぼす可能性がある。このような
悪影響は、周囲の小孔28の内周面に形成されているメ
ッキ層29によって防止される。すなわちグランド層1
1と接続されている小孔28のメッキ層29によって、
ビス32が発生する一定でない容量のキャパスタンスを
シールドするようになる。従って長円形の取付け孔27
をルータ加工して、その内周面がギザギザになり、メッ
キが均一につかない場合においても、とくに支障がなく
なる。
【0024】図8は別の実施例を示している。この実施
例においては、グランド層11を挟着するように設けら
れている絶縁層12、13の上下にそれぞれ銅箔14、
15によってストリップライン17を形成するようにし
ている。すなわちこの実施例においては、上下の面にそ
れぞれ分布定数回路を形成するようにしている。上下の
分布定数回路は中間のグランド層11によって分離され
ることになる。
【0025】図9はさらに別の実施例を示している。こ
の実施例においては、上下の絶縁層12、13によって
挟着されるグランド層として、放熱板を兼ねた金属板3
5が用いられるようになっている。このような金属板3
5を用いることによって、回路基板10の放熱性を高め
ることが可能になる。
【0026】すなわち上側の絶縁層12の表面にストリ
ップライン17を形成するとともに、下側の絶縁層13
の下面に高出力回路を形成することができるようにな
る。高出力回路によって発生される熱が放熱板を兼ねる
金属板35によって効果的に放熱される。しかも上下の
回路間のアイソレーションが金属板35によって確実に
行なわれることになる。
【0027】図10はさらに別の実施例を示している。
この実施例によれば、上下の絶縁層12、13に挟着さ
れるように、銅箔14が接合されている。しかもこのよ
うな銅箔14によってエッチングでストリップライン1
7が形成されるようになっている。そして絶縁層12、
13の上下面にはそれぞれグランド層11が形成されて
いる。従ってこのような構造によれば、上下のグランド
層11によって完全なアイソレーションとシールドとが
達成されることになり、極めて安定度の高いストリップ
ライン17から成る分布定数回路が得られるようにな
る。
【0028】
【発明の効果】第1の発明によれば、両側の外表面の導
電層の内の少なくとも一方にストリップラインが形成さ
れることになり、このようなストリップラインは反対側
の回路と中間のグランド層によって分離されることにな
り、これによって分布定数回路の安定度を高めることが
可能になる。
【0029】第2の発明によれば、非円形のビス挿通孔
とビスとの間に一定でない容量が発生しても、このよう
な容量は、非円形のビス挿通孔の周囲に形成されている
多数の小孔の内表面に形成されかつグランド層に接続さ
れているメッキ層によってシールドされることになり、
上記一定でない容量が高周波回路に悪影響を及ぼすこと
が防止される。
【0030】第3の発明によれば、両側の絶縁層によっ
て挟着されるように形成されているストリップライン
は、その両側のグランド層によって他の回路と完全に分
離され、しかもこのようなグランド層によってシールド
されることになり、極めて安定度の高い分布定数回路が
得られるようになる。
【図面の簡単な説明】
【図1】第1の実施例の回路装置の縦断面図である。
【図2】同回路装置を構成する回路基板の平面図であ
る。
【図3】回路基板を組立てる動作を示す縦断面図であ
る。
【図4】スルーホールの縦断面図である。
【図5】別のスルーホールの縦断面図である。
【図6】回路基板のコーナの部分の拡大平面図である。
【図7】非円形の取付け孔による回路基板の取付けを示
す拡大縦断面図である。
【図8】他の実施例の回路装置の縦断面図である。
【図9】さらに別の実施例の回路装置の縦断面図であ
る。
【図10】さらに別の実施例の回路装置の縦断面図であ
る。
【図11】従来の回路装置の縦断面図である。
【図12】別の従来の回路装置の縦断面図である。
【符号の説明】
1 絶縁層 2 銅箔 3 回路素子 4 導電層(グランド層) 10 回路基板 11 グランド層 12 絶縁層(上) 13 絶縁層(下) 14、15 銅箔 16 回路素子 17 ストリップライン 21、22 スルーホール 23 メッキ層 26 取付け孔(円形孔) 27 取付け孔(長円形孔) 28 小孔 29 メッキ層 30 シールド板 31 取付け部 32 ビス 35 金属板(放熱板)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 中間のグランド層と、 前記グランド層の両側に設けられている絶縁層と、 前記絶縁層の外表面に設けられている導電層から成る配
    線と、 前記配線によって前記両側の絶縁層の上に形成されてい
    る回路とから成り、 前記両側の外表面の導電層の内の少なくとも一方にスリ
    ップラインが形成されていることを特徴とする回路装
    置。
  2. 【請求項2】 中間のグランド層と、 前記グランド層の両側に設けられている絶縁層と、 前記絶縁層の外表面に設けられている導電層から成る配
    線と、 前記配線によって前記両側の絶縁層の上に形成されてい
    る回路と、 前記グランド層と前記絶縁層と前記導電層とから成る基
    板のコーナの部分に形成されている非円形のビス挿通孔
    と、 該ビス挿通孔の周囲に設けられている多数の小孔と、 前記小孔の内表面に形成されかつ前記グランド層に接続
    されているメッキ層とから成る回路装置。
  3. 【請求項3】 2層構造の絶縁層と、 該絶縁層に挟着されるように中間に形成された導電層
    と、 前記導電層によって形成されているストリップライン
    と、 前記2層の絶縁層の外表面にそれぞれ形成されているグ
    ランド層とから成る回路装置。
JP03214561A 1991-07-31 1991-07-31 回路装置 Expired - Lifetime JP3082789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03214561A JP3082789B2 (ja) 1991-07-31 1991-07-31 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03214561A JP3082789B2 (ja) 1991-07-31 1991-07-31 回路装置

Publications (2)

Publication Number Publication Date
JPH0537163A true JPH0537163A (ja) 1993-02-12
JP3082789B2 JP3082789B2 (ja) 2000-08-28

Family

ID=16657766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03214561A Expired - Lifetime JP3082789B2 (ja) 1991-07-31 1991-07-31 回路装置

Country Status (1)

Country Link
JP (1) JP3082789B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103176A (ja) * 1997-09-29 1999-04-13 Mitsubishi Electric Corp 多層高周波回路基板及びこれを用いた高周波装置
JP2006041378A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法および電子機器
JP2009158744A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置及びその製造方法及び配線基板及びその製造方法
US7635046B2 (en) 2006-03-06 2009-12-22 Mitsubishi Electric Corp. Electric power steering apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103176A (ja) * 1997-09-29 1999-04-13 Mitsubishi Electric Corp 多層高周波回路基板及びこれを用いた高周波装置
JP2006041378A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法および電子機器
US7635046B2 (en) 2006-03-06 2009-12-22 Mitsubishi Electric Corp. Electric power steering apparatus
JP2009158744A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置及びその製造方法及び配線基板及びその製造方法
KR101454419B1 (ko) * 2007-12-27 2014-10-27 신꼬오덴기 고교 가부시키가이샤 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP3082789B2 (ja) 2000-08-28

Similar Documents

Publication Publication Date Title
US6333856B1 (en) Arrangement for mounting chips in multilayer printed circuit boards
JPH1154921A (ja) 多層配線基板
US5229727A (en) Hermetically sealed microstrip to microstrip transition for printed circuit fabrication
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
JP2001119110A (ja) プリント基板
EP1085594B1 (en) High frequency circuit apparatus
US5220135A (en) Printed wiring board having shielding layer
JP3663898B2 (ja) 高周波モジュール
JP2004265929A (ja) 高周波多層プリント基板
JP3082789B2 (ja) 回路装置
JP2000031651A (ja) 積層回路基板
JP2571029B2 (ja) マイクロ波集積回路
KR100852003B1 (ko) 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자
JP2003086755A (ja) ハイブリッドモジュール
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2000151306A (ja) 半導体装置
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2001024334A (ja) 多層プリント回路基板
JPH1140947A (ja) 多層プリント配線板
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JPH10303565A (ja) 多層回路基板
JPH04340796A (ja) プリント配線板
JPH11330711A (ja) 多層基板
JP2001060827A (ja) マイクロストリップライン型電圧制御発振器
JPH1041745A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12