CN108476592A - 多层基板以及该多层基板的制造方法 - Google Patents

多层基板以及该多层基板的制造方法 Download PDF

Info

Publication number
CN108476592A
CN108476592A CN201680075289.0A CN201680075289A CN108476592A CN 108476592 A CN108476592 A CN 108476592A CN 201680075289 A CN201680075289 A CN 201680075289A CN 108476592 A CN108476592 A CN 108476592A
Authority
CN
China
Prior art keywords
mentioned
terminal pad
layer
transmission line
bore portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680075289.0A
Other languages
English (en)
Other versions
CN108476592B (zh
Inventor
秋山清和
柳场康成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN108476592A publication Critical patent/CN108476592A/zh
Application granted granted Critical
Publication of CN108476592B publication Critical patent/CN108476592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Abstract

一种多层基板，第一连接盘(132)以及第一接地图案(121)隔着第一绝缘层(21)通过电容耦合而产生第一寄生电容CLAND。而且，该第一寄生电容CLAND为抑制相对于第一传输线路(131)的导通孔部分的电感成分的变化所引起的导通孔部分的阻抗的变化的规定电容。由此，通过由于第一连接盘(132)和第一接地图案(121)而产生的第一寄生电容CLAND的调整，能够使导通孔部分的阻抗与第一传输线路(131)的阻抗匹配。因此，能够不需要在多层基板(10)设置贯通导通孔等的空洞便防止在多层基板(10)的传输特性的恶化。

Description

多层基板以及该多层基板的制造方法
技术领域
本发明涉及具有传输信号的传输线路的多层基板、和该多层基板的制造方法。
背景技术
作为这种多层基板，例如以往已知有专利文献1所记载的多层印刷电路基板。在该专利文献1所记载的多层印刷电路基板中，在信号导通孔与接地图案之间设置有空洞。由此，抑制了信号导通孔的电容分量的变化并调整了信号导通孔的阻抗。作为其结果，防止了在信号导通孔的信号反射所引起的传输特性的恶化。
专利文献1：日本特开2012-129350号公报
然而，由于如上述那样在专利文献1的多层印刷电路基板设置有空洞，所以产生该空洞所引起的多层印刷电路基板的强度降低。另外，还有由于对该空洞加工时的多层印刷电路基板的形变而产生多层印刷电路基板内的导通不良的顾虑。
发明内容
本发明鉴于上述点，目的在于提供能够不需要设置空洞而防止传输特性的恶化的多层基板以及该多层基板的制造方法。
为了实现上述目的，根据第一方式，多层基板是具有在厚度方向层叠的多个导体层的多层基板。
多层基板具备：第一线路包含层，具有传输信号的第一传输线路和与该第一传输线路连接的第一连接盘；第二线路包含层，具有传输信号的第二传输线路和与该第二传输线路连接的第二连接盘；邻接绝缘层，在厚度方向的一侧与第一线路包含层邻接；接地包含层，隔着邻接绝缘层与第一线路包含层层叠，且具有扩展为面状的接地图案；以及信号导通孔，配置在第一连接盘与第二连接盘之间，并将该第一连接盘与该第二连接盘连接。
第一线路包含层、第二线路包含层以及接地包含层包含于多个导体层，信号导通孔、第一连接盘以及第二连接盘包含于导通孔部分，该导通孔部分由于设置信号导通孔而电感成分相对于第一传输线路变化。
第一连接盘以及接地图案通过隔着邻接绝缘层的电容耦合而产生寄生电容，寄生电容为规定电容，该规定电容抑制由于导通孔部分相对于第一传输线路的电感成分的变化所引起的该导通孔部分的阻抗的变化。
由此，通过由于第一连接盘和接地图案而产生的上述寄生电容的调整，能够使导通孔部分的阻抗与第一传输线路的阻抗匹配。因此，能够不需要在多层基板设置空洞便防止在该多层基板的传输特性的恶化。
另外，根据第二方式，多层基板的制造方法是具备：第一线路包含层，构成沿厚度方向层叠的多个导体层中的一层，且具有传输信号的第一传输线路和与该第一传输线路连接的第一连接盘；第二线路包含层，构成多个导体层中与第一线路包含层不同的一层，且具有传输信号的第二传输线路和与该第二传输线路连接的第二连接盘；邻接绝缘层，在厚度方向的一侧与第一线路包含层邻接；接地包含层，构成多个导体层中与第一线路包含层以及第二线路包含层不同的一层，隔着邻接绝缘层与第一线路包含层层叠，且具有扩展为面状的接地图案；以及信号导通孔，配置在第一连接盘与第二连接盘之间，并将该第一连接盘与该第二连接盘连接的多层基板的制造方法。
信号导通孔、第一连接盘、以及第二连接盘包含于导通孔部分，该导通孔部分由于设置信号导通孔而电感成分相对于第一传输线路变化，第一连接盘以及接地图案通过隔着邻接绝缘层的电容耦合而产生寄生电容。
并且，多层基板的制造方法包含以寄生电容成为抑制相对于第一传输线路的导通孔部分的电感成分的变化所引起的该导通孔部分的阻抗的变化的大小的电容的方式，决定第一连接盘的目标面积、和在决定该目标面积之后，以第一连接盘的连接盘面积成为目标面积的方式形成第一连接盘。
由此，能够以导通孔部分的阻抗与第一传输线路的阻抗匹配的方式形成第一连接盘。因此，能够不需要在多层基板设置空洞，而防止在该多层基板的传输特性的恶化。
此外，权利要求书所记载的括号内的各附图标记是表示与后述的实施方式所记载的具体内容的对应关系的一个例子。
附图说明
在附图中，
图1示出第一实施方式中的多层基板的剖视图。
图2示出图1中的II-II剖视图。
图3示出图1中的III-III剖视图。
图4示出从基板厚度方向的一侧观察图1的多层基板的图，即、示出图1中的IV向视图。
图5示出示意地表示图1所示的多层基板的剖面，并且示意地表示在该多层基板中产生的电容成分以及电感成分的示意图。
图6示出表示第一连接盘的每种直径的传输特性的图。
图7示出表示多层基板中的传输损耗与导通孔部分的阻抗的关系的图，具体而言示出表示到频率25GHz为止的范围内的波动最大值的图。
图8是第二实施方式中的多层基板的剖视图，示出相当于第一实施方式的图1的图。
图9示出图8中的IX-IX剖视图。
图10是第三实施方式中的多层基板的剖视图，示出相当于第一实施方式的图1的图。
图11是第四实施方式中的多层基板的剖视图，示出相当于第三实施方式的图10的图。
图12是第五实施方式中的多层基板的剖视图，示出相当于第三实施方式的图10的图。
具体实施方式
以下，参照附图对用于实施本发明的方式进行说明。此外，在以下的各实施方式彼此中，在图中，对相互相同或同等的部分附加相同的附图标记。
(第一实施方式)
图1是表示在沿着本实施方式的多层基板10的厚度方向DRt的平面切断多层基板10的剖面的剖视图。如图1所示，该多层基板10例如具有包含由铜箔形成的导体图案的多个导体层12、13、14、15、16、17(以下，有时省略为多个导体层12～17)和由绝缘体构成的多个绝缘层21、22、23、24、25、26(以下，有时省略为多个绝缘层21～26)。该多个导体层12～17以及多个绝缘层21～26沿着多层基板10的厚度方向DRt亦即基板厚度方向DRt交替地层叠。另外，多层基板10还具有多个导通孔34、36、38。
具体而言，多个导体层12～17包含作为第一导体层的第一接地包含层12、作为第二导体层的第一线路包含层13、第三导体层14、第四导体层15、作为第五导体层的第二接地包含层16以及作为第六导体层的第二线路包含层17。该各导体层12～17具有的导体图案的厚度例如相互相同。另外，多个绝缘层21～26包含第一绝缘层21、第二绝缘层22、第三绝缘层23、第四绝缘层24、第五绝缘层25以及第六绝缘层26。
即，这些多个导体层12～17以及多个绝缘层21～26在基板厚度方向DRt上从一侧朝向另一侧依次层叠第一接地包含层12、第一绝缘层21、第一线路包含层13、第二绝缘层22、第三导体层14、第三绝缘层23、第四导体层15、第四绝缘层24、第二接地包含层16、第五绝缘层25、第二线路包含层17以及第六绝缘层26。由此，基板厚度方向DRt既是多个导体层12～17的层叠方向，也是多个绝缘层21～26的层叠方向。
如图2所示，第一线路包含层13具有第一传输线路131和第一连接盘132。该第一传输线路131例如是传输超过1GHz的高频的电信号(以下，也仅称为“信号”)的导体图案。该第一传输线路131的与长边方向正交的宽度w1即第一传输线路131的线路宽度w1在第一传输线路131的全长恒定。而且，第一传输线路131以该线路宽度w1直线地延伸。
第一连接盘132是第一传输线路131连接的导体图案。该第一连接盘132例如呈直径d1的圆形。该第一连接盘132的直径d1比第一传输线路131的线路宽度w1大。
另外，第一线路包含层13除了第一传输线路131以及第一连接盘132之外，如图1所示，还具备两个中间接地图案133、134。
如图3所示，第二线路包含层17具有第二传输线路171和第二连接盘172。该第二传输线路171与第一传输线路131相同例如是传输超过1GHz的高频的信号(即，高频的交流信号)的导体图案。该第二传输线路171的与长边方向正交的宽度w2即第二传输线路171的线路宽度w2在第二传输线路171的全长恒定。而且，第二传输线路171以该线路宽度w2直线地延伸。
第二连接盘172是第二传输线路171连接的导体图案。该第二连接盘172例如呈直径d2的圆形。该第二连接盘172的直径d2比第二传输线路171的线路宽度w2大。
另外，如图1～3所示，第一连接盘132的直径d1比第二连接盘172的直径d2小。即，第一连接盘132的连接盘面积S1比第二连接盘172的连接盘面积S2小。
另外，第一连接盘132例如配置为第一连接盘132的中心位置设置为在基板厚度方向DRt与第二连接盘172的中心位置重叠。严格来说，第一连接盘132配置为多层基板10的平面方向DRp上的这些连接盘132、172的中心位置相互一致。因此，第一连接盘132配置为第一连接盘132的投影外形进入将第二连接盘172向基板厚度方向DRt投影得到的投影外形的范围内。此外，多层基板10的平面方向DRp即基板平面方向DRp是沿着多层基板10的表面101、102的方向，是与基板厚度方向DRt交叉的方向，严格来说是与基板厚度方向DRt正交的方向。而且，该基板平面方向DRp既是各导体层12～17的平面方向DRp，也是各绝缘层21～26的平面方向DRp。
第一接地包含层12具有第一接地图案121。该第一接地图案121是扩展为面状的导体图案。例如如图1以及图4所示，第一接地图案121形成为在基板平面方向DRp遍及多层基板10的整个面扩展为面状。
另外，第一接地图案121与未图示的成为接地电位的部件电连接，由此第一接地图案121被维持为接地电位。总之，第一接地图案121接地。
如图1所示，第三导体层14具备一个中间信号图案141和两个中间接地图案142、143作为导体图案。与此同样地，第四导体层15也具备一个中间信号图案151和两个中间接地图案152、153作为导体图案。
第一绝缘层21是在基板厚度方向DRt的一侧与第一线路包含层13邻接的邻接绝缘层。因此，第一绝缘层21配置在第一接地包含层12与第一线路包含层13之间。即，第一接地包含层12隔着第一绝缘层21与第一线路包含层13层叠。
第二接地包含层16是构成多个导体层12～17中与第一接地包含层12不同的层的接地包含层。第二接地包含层16隔着第五绝缘层25与第二线路包含层17层叠。该第五绝缘层25作为与上述的第一绝缘层21不同的其它绝缘层而被设置。
另外，第二接地包含层16具有第二接地图案161。在该第二接地图案161与第一接地图案121之间设有第一接地导通孔34和第二接地导通孔36。而且，该第一接地导通孔34以及第二接地导通孔36与第一接地图案121以及第二接地图案161接合，由此，第二接地图案161与第一接地图案121电连接。详细而言，上述的总共六个中间接地图案133、134、142、143、152、153也与第二接地图案161一起通过第一接地导通孔34以及第二接地导通孔36与第一接地图案121电连接。
因此，上述的总共六个中间接地图案133、134、142、143、152、153以及第二接地图案161也与第一接地图案121同样被维持为接地电位。这些中间接地图案133、134、142、143、152、153、第二接地图案161、第一接地导通孔34以及第二接地导通孔36作为整体构成与第一接地图案121电连接的接地连接部40。
而且，该接地连接部40以及第一接地图案121构成在多层基板10中被维持为接地电位的接地部分42。该接地部分42如图5所示。该图5是示意地表示图1所示的多层基板10的剖面，并且示意地表示在多层基板10中产生的电容分量以及电感分量的示意图。此外，如图1所示，在基板平面方向DRp上第一接地导通孔34与第二接地导通孔36相比配置在接近第一连接盘132的位置。
另外，第二接地包含层16除了第二接地图案161之外，如图1所示，还具备中间信号图案162。
信号导通孔38在基板厚度方向DRt上配置在第一连接盘132与第二连接盘172之间。信号导通孔38将该第一连接盘132与第二连接盘172相互电连接。详细而言，上述的总共三个中间信号图案141、151、162配置在该第一连接盘132与第二连接盘172之间，所以信号导通孔38将这些总共三个中间信号图案141、151、162与第一连接盘132及第二连接盘172相互电连接。
另外，信号导通孔38由第一～第四信号导通孔构成部38a、38b、38c、38d构成。该第一信号导通孔构成部38a配置在第一连接盘132与第三导体层14的中间信号图案141之间，并将该第一连接盘132与中间信号图案141相互连接。另外，第二信号导通孔构成部38b配置在第三导体层14的中间信号图案141与第四导体层15的中间信号图案151之间，并将这两个中间信号图案141、151相互连接。另外，第三信号导通孔构成部38c配置在第四导体层15的中间信号图案151与第二接地包含层16的中间信号图案162之间，并将这两个中间信号图案151、162相互连接。另外，第四信号导通孔构成部38d配置在第二接地包含层16的中间信号图案162与第二连接盘172之间，并将该中间信号图案162与第二连接盘172相互连接。
另外，根据信号导通孔38被设置的关系，如图1以及图3所示，第二线路包含层17的第二传输线路171根据是否与第二接地图案161相邻而分为两个部位171a、171b。即，第二传输线路171具有隔着第五绝缘层25与第二接地图案161相邻的线路部171a和配置在该线路部171a与第二连接盘172之间的连接盘连接部171b。而且，线路部171a经由连接盘连接部171b与第二连接盘172连接。
在第二传输线路171的长边方向上线路部171a和连接盘连接部171b的边界位置Pbd与第二接地图案161中信号导通孔38侧的边缘161a的位置Pe一致。而且，连接盘连接部171b的线路长b2成为在第二传输线路171的长边方向上，从连接盘连接部171b中与第二连接盘172连接的连接端171c到上述边界位置Pbd为止的长度。
另外，根据上述那样的构成，在多层基板10中，第一传输线路131、第一连接盘132、信号导通孔38、第二连接盘172以及第二传输线路171依次串联连接。而且，这些第一传输线路131、第一连接盘132、信号导通孔38、第二连接盘172以及第二传输线路171构成如图5的箭头AS1、AS2、AS3那样传输信号的一条信号传输路。该信号传输路在本实施方式中例如以50Ω的阻抗为基本构成。
另外，如图1以及图5所示，在该信号传输路中，如上述那样包含有信号导通孔38。因此，多层基板10的信号传输路由阻抗被维持为50Ω的两个位置的50Ω系传输线路部分131、171a(以下，仅称为传输线路部分131、171a)和该传输线路部分131、171a以外的导通孔部分44构成。
该传输线路部分131、171a是如上述那样阻抗被维持为50Ω的部分。因此，该传输线路部分131、171a是与在信号传输路作为信号流过的电流的方向正交的导体剖面被维持为恒定并且该导体剖面与接地部分42之间的距离被维持为恒定地相连的部分。即，在本实施方式中，第一传输线路131相当于两个位置的传输线路部分131、171a中的一方。而且，第二传输线路171的线路部171a相当于该传输线路部分131、171a中的另一方。
另外，在导通孔部分44中，上述传输线路部分131、171a所具备的构成破坏。即，在导通孔部分44中，上述导体剖面被维持为恒定并且该导体剖面与接地部分42之间的距离被维持为恒定地相连这样的构成破坏。而且，该构成的破坏的原因是因为在多层基板10的信号传输路中设置有信号导通孔38。并且，作为该构成的破坏的结果，导通孔部分44的电感分量相对于第一传输线路131的电感分量变化。因此，换句话说，导通孔部分44是由于设置有信号导通孔38而引起电感分量相对于第一传输线路131变化的部分。
具体而言，导通孔部分44由第一连接盘132、第二连接盘172、第二传输线路171的连接盘连接部171b、三个中间信号图案141、151、162以及信号导通孔38构成。
接下来，对导通孔部分44的电容分量Cv、电感分量Lv以及阻抗Zv进行说明。基于导通孔部分44的电容分量Cv和电感分量Lv利用下述式F1计算导通孔部分44的阻抗Zv。
【式1】
首先，若评价导通孔部分44的电容分量Cv，则如图1以及图5所示，第一连接盘132以及第一接地图案121由于夹着第一绝缘层21得到的电容耦合而产生寄生电容CLAND。将该寄生电容CLAND称为第一寄生电容CLAND。
另外，导通孔部分44具有电容耦合部441。该电容耦合部441在基板平面方向DRp与接地部分42中的一个部位421并排地配置。由此，该电容耦合部441与该一个部位421亦即接地侧电容部位421进行电容耦合，所以在该接地侧电容部位421与电容耦合部441之间产生第二寄生电容CVIA。导通孔部分44的电容分量Cv能够作为第一寄生电容CLAND与第二寄生电容CVIA的总合进行计算。
此外，具体而言，电容耦合部441由第一连接盘132、第二接地包含层16的中间信号图案162、信号导通孔38中第一连接盘132与该中间信号图案162之间的部分构成。该信号导通孔38中第一连接盘132与该中间信号图案162之间的部分是第一～第三信号导通孔构成部38a～38c。
另外，严格来说，在电容耦合部441以外的部分例如第二传输线路171的连接盘连接部171b与接地部分42之间也产生寄生电容，但该寄生电容与上述的第一以及第二寄生电容CLAND、CVIA相比较非常小。因此，认为在通过计算来推定导通孔部分44的电容分量Cv的情况下，不需要考虑上述的寄生电容CLAND、CVIA以外的寄生电容。
接下来，若评价导通孔部分44的电感分量Lv，则该电感分量Lv能够作为第一电感LLINE、第二电感LVIA1以及第三电感LVIA2的总合进行计算。
该第一电感LLINE是第二传输线路171的连接盘连接部171b的电感。另外，第二电感LVIA1是连接盘连接部171b与电容耦合部441之间的部分亦即导通孔中间部442的电感。具体而言，该导通孔中间部442由第二连接盘172、信号导通孔38中第二连接盘172与第二接地包含层16的中间信号图案162之间的部分亦即第四信号导通孔构成部38d构成。另外，第三电感LVIA2是电容耦合部441的电感。
由于像这样构成导通孔部分44的电容分量Cv以及电感分量Lv，所以使用第一、第二寄生电容CLAND、CVIA与第一～第三电感LLINE、LVIA1、LVIA2如下述式F2那样表示上述式F1。
【式2】
上述式F2是根据主要部分近似地计算导通孔部分44全体的阻抗Zv的式子。而且，根据上述式F2计算出的阻抗Zv越接近与导通孔部分44连接的传输线路部分131、171a的阻抗(例如50Ω)，越取得阻抗的匹配，传输的信号的反射越少。
通过下述式F3计算上述式F2的第一电感LLINE。
【式3】
在上述式F3中，b2是连接盘连接部171b的线路长，其单位是“cm”。另外，w2是第二传输线路171的线路宽度即连接盘连接部171b的线路宽度，其单位是“cm”。另外，t2是第二传输线路171的铜箔厚度(换句话说，是导体图案厚度)即连接盘连接部171b的铜箔厚度，其单位是“cm”。在本实施方式的多层基板10中任何的导体图案均为相同的铜箔厚度t2。
另外，μr是多层基板10的导体图案的比透磁率，具体而言由于该导体图案由铜箔构成所以μr是铜的比透磁率。另外，T(x)是根据下述式F4以及式F5计算出的修正项。另外，根据上述式F3得到的第一电感LLINE的单位是“μH”，所以该第一电感LLINE在换算为单位“H”之后代入上述式F2。另外，上述式F3所包含的对数是自然对数，以后说明的计算式所包含的对数也全部是自然对数。另外，在各计算式之间使用相同的符号的情况下该相同的符号表示相同的参数。
【式4】
【式5】
使用上述式F5的x根据上述式F4计算修正项T(x)。在上述式F5中，f是导通孔部分44传输的信号的频率，其单位是“Hz”。另外，σ是导体图案以及信号导通孔38的导电率即作为其构成材料的铜的导电率，其单位是“S/m”。
另外，通过下述式F6计算第二电感LVIA1。
【式6】
在上述式F6中，bt是基板厚度方向DRt上的导通孔中间部442的长度，其单位是“cm”。另外，a是使导通孔部分44平均化以具有恒定的圆形剖面的虚拟的导通孔圆柱具有的半径即导通孔半径，其单位是“cm”。例如，假设该虚拟的导通孔圆柱在基板厚度方向DRt上具有与导通孔部分44相同的长度并且具有与该导通孔部分44相同的体积。另外，根据上述式F6得到的第二电感LVIA1的单位是“μH”，所以其第二电感LVIA1在单位换算为“H”之后代入上述式F2。
上述式F3以及式F6均为没有成为参考的接地的部位所涉及的电感分量的计算式。另外，由于连接盘连接部171b的剖面形状为长方形而上述虚拟的导通孔圆柱的剖面形状为圆形，所以各自所应用的式子相互不同。
另外，通过下述式F7计算第三电感LVIA2。下述式F7是具有成为参考的接地的部位所涉及的电感分量的计算式。
【式7】
在上述式F7中，μ是多层基板10的导体图案的透磁率，具体而言由于该导体图案由铜箔构成所以μ是铜的透磁率。μ的单位是“H/m”。另外，h是电容耦合部441中的上述虚拟的导通孔圆柱的中心轴线与接地侧电容部位421之间的基板平面方向DRp上的间隔。即，h是信号导通孔38的中心轴线与接地侧电容部位421之间的基板平面方向DRp上的间隔，总之是信号导通孔-接地间距离。h的单位是“cm”。另外，根据上述式F7得到的第三电感LVIA2的单位是“H”。此外，上述虚拟的导通孔圆柱的中心轴线与信号导通孔38的中心轴线一致。
另外，通过下述式F8计算第二寄生电容CVIA。下述式F8是具有成为参考的接地的部位所涉及的电容分量的计算式。
【式8】
在上述式F8中，εp是配置在导通孔部分44的电容耦合部441与接地部分42的接地侧电容部位421之间的绝缘部件的介电常数，其单位是“F/m”。该绝缘部件以及各绝缘层21～26的材质均相同。另外，根据上述式F8得到的第二寄生电容CVIA的单位是“F”。
另外，通过下述式F9计算第一寄生电容CLAND。下述式F9是电容器的电容计算也使用的计算式，是计算并行平板间的电容分量的计算式。
【式9】
在上述式F9中，S1是第一连接盘132的连接盘面积，其单位是“m2”。另外，Dg是基板厚度方向DRt上的第一连接盘132与第一接地图案121之间的间隔，即连接盘-接地间距离。Dg的单位是“m”。另外，上述式F9中的εt是配置在第一连接盘132与第一接地图案121之间的绝缘部件的介电常数，即、在本实施方式中是第一绝缘层21的介电常数。另外，由于该第一绝缘层21是与电容耦合部441和接地侧电容部位421之间的绝缘部件相同的材质，所以上述式F9中的εt是与上述式F8中的εp相同的值。
另外，根据上述式F9得到的第一寄生电容CLAND的单位是“F”。
以上，根据说明的上述式F2～式F9能够定量地得到导通孔部分44的阻抗Zv。
另外，在传输超过1GHz的高频的信号的信号传输路中，要求降低传输损耗所引起的信号的劣化。若以图1来说，则该信号传输路由第一及第二传输线路131、171、第一及第二连接盘132、172以及信号导通孔38等构成。
作为该信号传输路上的传输损耗，例如能够列举导体损耗、介电损耗以及信号反射这三种。作为该传输损耗中的一个的导体损耗一般而言取决于由铜箔构成的导电部件的剖面形状、该导电部件的尺寸以及表面粗度。另外，介电损耗取决于作为绝缘体的介电部件的材料特性。
另外，信号反射是由于在信号传输路的阻抗的不匹配位置产生的反射而导致不容易传递信号所引起的。特别是，该信号反射所引起的传输损耗在超过数10GHz的高频的信号传输中显著。因此，降低信号传输路的阻抗的不匹配关系到多层基板10的高频特性的提高。
若将电感分量设为L并将电容分量设为C，则信号传输路的特性阻抗Z成为“Z＝(L/C)1/2”的关系。而且，例如如图1所示的本实施方式那样在信号传输路的中途设置信号导通孔38的结构中，信号导通孔38和与该信号导通孔38连接的线路包含层13、17的传输线路131、171之间的构造上，上述两分量L、C的值变化。由此，在该信号导通孔38与传输线路131、171之间可能产生阻抗的不匹配。
这里，该信号导通孔38的每个单位长度的电感分量根据该信号导通孔38的剖面积、信号导通孔38与接地以及周边金属的距离等而变化。而且，若能够通过电容分量的变化抵消该电感分量，则能够抑制阻抗的值的变化。
根据这样的点，在上述的专利文献1所记载的多层印刷电路基板中，在介电部件设置空洞，减小该介电部件的外表的介电常数。由此，在该专利文献1的多层印刷电路基板中抑制阻抗的变化。
与此相对，在本实施方式中，作为导通孔部分44对电容分量Cv的贡献度，着眼于图1以及图5所示的在第一连接盘132与第一接地图案121之间产生的第一寄生电容CLAND的贡献度较大这样的点。而且，能够通过第一连接盘132的连接盘直径d1的变更，或者，在与该第一连接盘132电容耦合的第一接地图案121的一部分设置导体的缺失等来使该第一寄生电容CLAND增减。因此，像这样通过变更连接盘直径d1，在第一接地图案121的一部分设置导体的缺失，或者它们的组合等，能够调整导通孔部分44的阻抗。这样若能够抑制信号反射，则多层基板10的传输特性提高。
因此，在本实施方式中，第一寄生电容CLAND为规定电容。而且，该规定电容使用上述式F2～式F9，成为以抑制由于相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的方式求出的大小的电容。另外，上述式F2的右边所包含的电容分量仅为第一寄生电容CLAND以及第二寄生电容CVIA，所以若导通孔部分44的电容分量Cv为第一寄生电容CLAND与第二寄生电容CVIA的总和，则第一寄生电容CLAND成为上述规定电容。
而且，通过第一连接盘132的连接盘面积S1的增减来进行该第一寄生电容CLAND的调整。即，第一连接盘132具有以第一寄生电容CLAND成为上述规定电容的方式决定的连接盘面积S1。
具体而言经由以下那样的多个工序，以第一寄生电容CLAND成为上述规定电容的方式形成第一连接盘132。即，首先，在第一工序中，使用上述式F3～式F8，计算第一～第三电感LLINE、LVIA1、LVIA2和第二寄生电容CVIA。
接着在第二工序中，假设上述式F2所示的导通孔部分44的阻抗Zv是与信号传输路的特性阻抗即第一传输线路131的阻抗相同的值。例如，假设导通孔部分44的阻抗Zv为50Ω。在此基础上，使用在第一工序计算出的各计算值LLINE、LVIA1、LVIA2、CVIA和上述式F2，计算上述式F2中的第一寄生电容CLAND。然后，根据该式F2得到的第一寄生电容CLAND的计算值成为第一寄生电容CLAND的目标值(以下，称为第一寄生电容目标值)。
根据这样的第一寄生电容目标值的计算方法，若在实际的多层基板10中第一寄生电容CLAND成为该第一寄生电容目标值，则导通孔部分44的阻抗Zv为50Ω左右。由此，抑制导通孔部分44的阻抗Zv相对于第一传输线路131的阻抗的变化。
即，在第二工序，像这样计算并决定第一寄生电容目标值是以抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的方式决定第一寄生电容目标值。此外，如上述那样第一寄生电容CLAND为规定电容，由于经由这样的工序决定第一寄生电容目标值，所以该规定电容例如是该第一寄生电容目标值。
接着在第三工序中，将在第二工序决定的第一寄生电容目标值代入上述式F9中的CLAND。在此基础上，根据该式F9计算第一连接盘132的连接盘面积S1。然后，将根据该式F9得到的连接盘面积S1的计算值决定为连接盘面积S1的目标面积。具体而言由于第一连接盘132为圆形，所以得到该连接盘面积S1的第一连接盘132的直径d1被决定为第一连接盘132的目标直径。
由于像这样基于第一寄生电容目标值决定第一连接盘132的目标面积，所以该第一连接盘132的目标面积被决定为第一寄生电容CLAND成为第一寄生电容目标值。
接着在第四工序中，以第一连接盘132的连接盘面积S1成为上述目标面积的方式形成第一连接盘132。具体而言，以第一连接盘132的直径d1成为上述目标直径的方式形成第一连接盘132。
此外，只要在实施第四工序之前预先结束从上述的第一工序到第三工序为止的工序即可，不需要每次制造一个多层基板10都实施。
接下来，使用图6对在图1的多层基板10使第一连接盘132的直径d1进行各种变化的多个比较构成例中的传输特性进行说明。在这些多个比较构成例中第一连接盘132的直径d1分别为 在图6中，以曲线L10示出第一连接盘132的直径d1为的比较构成例中的传输特性。另外，以曲线L20示出第一连接盘132的直径d1为的比较构成例中的传输特性。另外，以曲线L25示出第一连接盘132的直径d1为的比较构成例中的传输特性。另外，以曲线L30示出第一连接盘132的直径d1为的比较构成例中的传输特性。另外，以曲线L35示出第一连接盘132的直径d1为的比较构成例中的传输特性。
如根据该图6明确的那样，在一部分的比较构成例中，在高频侧例如如箭头ALP那样产生波动，该波动成为使传输损耗扩大的重要因素。
另外，在到频率25GHz为止的范围示出波动最大值的图7中，该图7的横轴所记载的导通孔部分44的各阻抗Zv是根据上述式F2～式F9得到的计算值。如该图7所示，在五个比较构成例中，在第一连接盘132的直径d1为的比较构成例中传输损耗最小。而且，在该的比较构成例中，图7的横轴所记载的阻抗Zv为51.0Ω最接近特性阻抗50Ω。据此，明确通过使用上述式F2～式F9的近似式设计导通孔部分44的阻抗Zv为接近该50Ω的值，能够降低信号反射抑制传输损耗。
如上述那样，根据本实施方式，如图1以及图5所示，第一连接盘132以及第一接地图案121通过隔着第一绝缘层21的电容耦合而产生第一寄生电容CLAND。而且，使该第一寄生电容CLAND成为抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的规定电容。
由此，通过由第一连接盘132和第一接地图案121产生的第一寄生电容CLAND的调整，能够使导通孔部分44的阻抗Zv与第一传输线路131的阻抗匹配。因此，能够不需要在多层基板10设置贯导通孔等空洞便防止在多层基板10的传输特性的恶化。
另外，能够使用上述式F2～式F9容易地对导通孔部分44的电感分量Lv以及电容分量Cv进行近似计算。因此，能够仅通过调整通过第一连接盘132产生的第一寄生电容CLAND进行容易并且定量的传输损耗的降低。
另外，根据本实施方式，第一连接盘132具有以第一寄生电容CLAND成为上述规定电容的方式决定的连接盘面积S1。因此，通过适当地决定该连接盘面积S1，能够容易地使导通孔部分44的阻抗Zv与第一传输线路131的阻抗匹配。
另外，根据本实施方式，第二传输线路171具有隔着第五绝缘层25与第二接地图案161相邻的线路部171a和配置在该线路部171a与第二连接盘172之间的连接盘连接部171b。而且，该连接盘连接部171b包含于导通孔部分44。例如若该连接盘连接部171b不包含于导通孔部分44，则不能够使用上述式F2，精度良好地计算作为第一寄生电容目标值的第一寄生电容CLAND的计算值。因此，与连接盘连接部171b未包含于导通孔部分44的情况相比较，能够精度良好地估计导通孔部分44的电感分量Lv。
另外，根据本实施方式，若导通孔部分44的电容分量Cv是第一寄生电容CLAND与第二寄生电容CVIA的总和，则该第一寄生电容CLAND成为上述规定电容。而且，能够根据上述式F8容易地计算该第二寄生电容CVIA。因此，能够容易地计算导通孔部分44的电容分量Cv。
另外，根据本实施方式，以第一寄生电容CLAND成为抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的大小的电容的方式，决定第一连接盘132的目标面积。然后，在该目标面积的决定之后，以第一连接盘132的连接盘面积S1成为上述目标面积的方式形成该第一连接盘132。
由此，能够以导通孔部分44的阻抗Zv与第一传输线路131的阻抗匹配的方式形成第一连接盘132。因此，能够不需要在多层基板10设置贯导通孔等空洞便防止在多层基板10的传输特性的恶化。
(第二实施方式)
接下来，对第二实施方式进行说明。在本实施方式中，以与上述的第一实施方式不同的点为主进行说明。另外，对于与上述的实施方式相同或者同等的部分进行省略或者简单说明。这在后述的第三实施方式以后也相同。
在本实施方式中，如图8以及图9所示，在第一接地图案121设置部分地缺失导体的缺失位置。在这一点本实施方式与第一实施方式不同。另外，本实施方式的第二连接盘172的大小与第一实施方式相同，但本实施方式的第一连接盘132与第一实施方式不同，形成为与第二连接盘172相同的大小。
具体而言如图8以及图9所示，第一接地图案121具有在基板厚度方向DRt与第一连接盘132对置的连接盘对置区域121a。换句话说，该连接盘对置区域121a是在基板厚度方向DRt将第一连接盘132投影到第一接地图案121时该第一连接盘132所占的区域。因此，连接盘对置区域121a具有与第一连接盘132相同的外形，并且具有与第一连接盘132相同的面积。
而且，在该连接盘对置区域121a的至少一部分，构成第一接地图案121的缺失导体。该缺失例如相当于在导体形成的孔或者切口等。在本实施方式中详细而言在连接盘对置区域121a的一部分，形成作为导体的缺失的孔121b。该孔121b内例如填满与构成第一绝缘层21的绝缘材料相同的材料。
若根据上述式F9来说，则将作为该导体的缺失的孔121b设置在第一接地图案121的连接盘对置区域121a内相当于减小第一连接盘132的连接盘面积S1。因此，该孔121b越大则作为上述式F2所包含的参数的第一寄生电容CLAND越小。
据此，在本实施方式中，以导通孔部分44的阻抗Zv与第一传输线路131的阻抗的相互差比没有孔121b的情况小的方式来决定该孔121b的大小。换句话说，该孔121b以与没有孔121b的情况相比上述阻抗的相互差变小的大小形成。
这样在本实施方式中，通过设置上述的孔121b，使该第一寄生电容CLAND成为抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的规定电容。
在本实施方式中，能够与第一实施方式相同地得到根据与上述的第一实施方式共用的构成实现的效果。
另外，根据本实施方式，在第一接地图案121的连接盘对置区域121a内的一部分缺失导体。具体而言，形成作为该导体的缺失的孔121b。而且，导通孔部分44的阻抗Zv与第一传输线路131的阻抗的相互差比没有孔121b的情况小。因此，能够根据第一接地图案121的形状容易地实现多层基板10的信号传输路上的阻抗的匹配。
此外，在本实施方式中，与第一实施方式不同，并未通过第一连接盘132的连接盘面积S1的调整实现阻抗的匹配。但是，在本实施方式中也如第一实施方式那样，也可以调整第一连接盘132的连接盘面积S1以使导通孔部分44的阻抗与传输线路部分131、171a的阻抗匹配。这在后述的第三～第五实施方式中也相同。
(第三实施方式)
接下来，对第三实施方式进行说明。在本实施方式中，以与上述的第一实施方式不同的点为主进行说明。
在本实施方式中，如图10所示，多层基板10具备用于调整基板厚度方向DRt上的第一连接盘132与第一接地图案121之间的介电常数εt的调整绝缘部件46。在这一点本实施方式与第一实施方式不同。另外，本实施方式的第二连接盘172的大小与第一实施方式相同，但本实施方式的第一连接盘132与第一实施方式不同，形成为与第二连接盘172相同的大小。
具体而言，该调整绝缘部件46是具有与第一绝缘层21的介电常数不同的介电常数的绝缘部件。而且，如图10所示，调整绝缘部件46设置在基板厚度方向DRt上的第一绝缘层21与第一连接盘132之间。该调整绝缘部件46例如通过涂覆于第一连接盘132的第一接地图案121侧的表面而形成。因此，调整绝缘部件46形成为沿着该第一连接盘132的薄膜状。例如调整绝缘部件46的面积与第一连接盘132的连接盘面积S1相同，或者比该连接盘面积S1小。
据此，在本实施方式中，通过变更调整绝缘部件46的介电常数、厚度以及面积的任意一个或者全部，能够使上述式F9中的介电常数εt增减。因此，在本实施方式中，以导通孔部分44的阻抗Zv与第一传输线路131的阻抗的相互差与没有调整绝缘部件46的情况相比变小的方式来决定该调整绝缘部件46的形状并且选择其材质。
这样在本实施方式中，通过设置上述的调整绝缘部件46，使该第一寄生电容CLAND成为抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的规定电容。
在本实施方式中，能够与第一实施方式相同地得到根据与上述的第一实施方式共用的构成实现的效果。
另外，根据本实施方式，调整绝缘部件46设置在基板厚度方向DRt上的第一绝缘层21与第一连接盘132之间。而且，导通孔部分44的阻抗Zv与第一传输线路131的阻抗的相互差与没有调整绝缘部件46的情况相比变小。因此，通过适当地决定该调整绝缘部件46的材质或者形状，能够容易地使导通孔部分44的阻抗Zv与第一传输线路131的阻抗匹配。
即，能够不在多层基板10设置空洞而使第一连接盘132与第一接地图案121之间的外表上的介电常数相对于没有调整绝缘部件46的构成变化。因此，能够通过调整绝缘部件46调整导通孔部分44的电容分量Cv，与上述的第一实施方式同样能够抑制信号反射并使传输特性提高。
此外，本实施方式虽然是基于第一实施方式的变形例，但也能够将本实施方式与上述的第二实施方式组合。
(第四实施方式)
接下来，对第四实施方式进行说明。在本实施方式中，以与上述的第三实施方式不同的点为主进行说明。
在本实施方式中，如图11所示，配置调整绝缘部件46的位置与第三实施方式不同。
具体而言在本实施方式中，调整绝缘部件46在基板厚度方向DRt上不设置在第一绝缘层21与第一连接盘132之间。该调整绝缘部件46在基板厚度方向DRt上设置在第一绝缘层21与第一接地图案121之间。另外，调整绝缘部件46配置在该调整绝缘部件46的至少一部分隔着第一绝缘层21与第一连接盘132对置的位置。
在本实施方式中，能够与第三实施方式相同得到根据与上述的第三实施方式共用的构成实现的效果。另外，本实施方式与上述的第三实施方式相同，也能够与上述的第二实施方式组合。
(第五实施方式)
接下来，对第五实施方式进行说明。在本实施方式中，以与上述的第三实施方式不同的点为主进行说明。
在本实施方式中，如图12所示，调整绝缘部件46共计设置两个。这一点与第三实施方式不同。
具体而言在本实施方式中，调整绝缘部件46设置在基板厚度方向DRt上的第一绝缘层21与第一连接盘132之间和第一绝缘层21与第一接地图案121之间双方。即，在本实施方式中设在第一绝缘层21与第一连接盘132之间的调整绝缘部件46是与第三实施方式的调整绝缘部件46相同的配置。而且，设在第一绝缘层21与第一接地图案121之间的调整绝缘部件46是与第四实施方式的调整绝缘部件46相同的配置。
在本实施方式中，能够与第三实施方式相同得到根据与上述的第三实施方式共用的构成实现的效果。另外，本实施方式与上述的第三实施方式相同，也能够与上述的第二实施方式组合。
(其它的实施方式)
(1)在上述的第一实施方式的图1以及图5中，第一寄生电容CLAND成为规定电容，该规定电容例如是第一寄生电容目标值。关于这一点，以抑制相对于第一传输线路131的导通孔部分44的电感分量Lv的变化所引起的导通孔部分44的阻抗Zv的变化的方式来决定该规定电容即可，其决定方法并没有限定。
(2)在上述的各实施方式中，用于计算导通孔部分44的阻抗Zv的上述式F2构成为除了第一寄生电容CLAND之外，还包含第二寄生电容CVIA和第一～第三电感LLINE、LVIA1、LVIA2作为参数。然而，这是一个例子，只要与实际的多层基板配合地适当地设置用于计算导通孔部分44的阻抗Zv的多个参数中除了第一寄生电容CLAND以外的参数即可。
(3)在上述的各实施方式中，用于计算上述式F6的上述虚拟的导通孔圆柱是使导通孔部分44平均化以具有恒定的圆形剖面的圆柱。而且，假设该虚拟的导通孔圆柱例如在基板厚度方向DRt上具有与导通孔部分44相同的长度并且具有与该导通孔部分44相同的体积。然而，这是一个例子，其虚拟的导通孔圆柱只要是使导通孔部分44平均化以具有恒定的圆形剖面的圆柱，则对该导通孔部分44进行平均化的方法并没有限定。
此外，本发明并不限定于上述的实施方式，也包含各种变形例、同等范围内的变形。另外，上述各实施方式并不是相互没有关系的实施方式，除了明确不能够进行组合的情况之外，能够适当地组合。另外，在上述各实施方式中，构成实施方式的要素除了特别明示了必需的情况以及在原理上认为明确必需的情况等之外，当然并不一定是必需的要素。另外，在上述各实施方式中，在提及实施方式的构成要素的个数、数值、量、范围等数值的情况下，除了特别明示了必须的情况以及在原理上明确限定为特定的数的情况等之外，并不限定于该特定的数。另外，在上述各实施方式中，在提及构成要素等的材质、形状、位置关系等时，除了特别明示的情况以及在原理上限定为特定的材质、形状、位置关系等的情况等之外，并不限定于该材质、形状、位置关系等。
根据上述各实施方式的一部分或者全部所示的第一观点，第一连接盘以及接地图案通过隔着邻接绝缘层的电容耦合产生寄生电容。而且，该寄生电容成为抑制相对于第一传输线路的导通孔部分的电感分量的变化所引起的导通孔部分的阻抗的变化的规定电容。
另外，根据第二观点，在接地图案的连接盘对置区域内的至少一部分缺失导体。而且，导通孔部分的阻抗与第一传输线路的阻抗之差与没有该缺失的情况相比变小。因此，能够容易地根据上述接地图案的形状实现阻抗的匹配。
另外，根据第三观点，第一连接盘具有以上述寄生电容成为上述规定电容的方式决定的连接盘面积。因此，通过适当地决定该连接盘面积，能够容易地使导通孔部分的阻抗与第一传输线路的阻抗匹配。
另外，根据第四观点，在厚度方向上的邻接绝缘层与第一连接盘之间和邻接绝缘层与接地图案之间中的一方或者双方设置具有与邻接绝缘层的介电常数不同的介电常数的绝缘部件。而且，导通孔部分的阻抗与第一传输线路的阻抗之差与没有绝缘部件的情况相比变小。因此，通过适当地决定该绝缘部件的材质或者形状，能够容易地使导通孔部分的阻抗与第一传输线路的阻抗匹配。
另外，根据第五观点，第二传输线路具有隔着与邻接绝缘层不同的其它的绝缘层与第二接地图案相邻的线路部和配置在该线路部与第二连接盘之间的连接盘连接部。而且，该连接盘连接部包含于导通孔部分。因此，与该连接盘连接部不包含于导通孔部分的情况相比较，能够精度良好地推定第一传输线路与第二传输线路的线路部之间的电感分量。
另外，根据第六观点，若导通孔部分的电容分量是第一寄生电容与第二寄生电容的总和，则该第一寄生电容成为上述规定电容。因此，能够容易地计算导通孔部分的电容分量。
另外，根据第七观点，以上述寄生电容成为抑制相对于第一传输线路的导通孔部分的电感分量的变化所引起的导通孔部分的阻抗的变化的大小的电容的方式，决定第一连接盘的目标面积。在该目标面积的决定之后，以第一连接盘的连接盘面积成为上述目标面积的方式形成第一连接盘。
附图标记说明
10…多层基板，12…第一接地包含层，13…第一线路包含层，17…第二线路包含层，21…第一绝缘层(邻接绝缘层)，38…信号导通孔，121…第一接地图案，131…第一传输线路，132…第一连接盘，CLAND…第一寄生电容。

Claims (7)

1.一种多层基板，是具有沿着厚度方向(DRt)层叠的多个导体层(12、13、14、15、16、17)的多层基板，其中，具备：
第一线路包含层(13)，具有传输信号的第一传输线路(131)和与该第一传输线路连接的第一连接盘(132)；
第二线路包含层(17)，具有传输上述信号的第二传输线路(171)和与该第二传输线路连接的第二连接盘(172)；
邻接绝缘层(21)，在上述厚度方向的一侧与上述第一线路包含层邻接；
接地包含层(12)，隔着上述邻接绝缘层与上述第一线路包含层层叠，且具有扩展为面状的接地图案(121)；以及
信号导通孔(38)，配置在上述第一连接盘与上述第二连接盘之间，并将该第一连接盘与该第二连接盘连接，
上述第一线路包含层、上述第二线路包含层以及上述接地包含层包含于上述多个导体层，
上述信号导通孔、上述第一连接盘以及上述第二连接盘包含于导通孔部分(44)，该导通孔部分由于设置上述信号导通孔而引起电感成分相对于上述第一传输线路变化，
上述第一连接盘以及上述接地图案隔着上述邻接绝缘层通过电容耦合而产生寄生电容(CLAND)，
上述寄生电容为规定电容，该规定电容抑制由于相对于上述第一传输线路的上述导通孔部分的电感成分的变化所引起的该导通孔部分的阻抗的变化。
2.根据权利要求1所述的多层基板，其中，
上述接地图案具有在上述厚度方向与上述第一连接盘对置的连接盘对置区域(121a)，
在该连接盘对置区域内的至少一部分缺失导体，
上述导通孔部分的阻抗与上述第一传输线路的阻抗之差与没有上述欠缺的情况相比变小。
3.根据权利要求1或者2所述的多层基板，其中，
上述第一连接盘具有以上述寄生电容成为上述规定电容的方式决定的连接盘面积。
4.根据权利要求1～3中任意一项所述的多层基板，其中，
具备具有与上述邻接绝缘层的介电常数不同的介电常数的绝缘材料(46)，
该绝缘材料设置在上述厚度方向上的上述邻接绝缘层与上述第一连接盘之间和上述邻接绝缘层与上述接地图案之间中的一方或者双方，
上述导通孔部分的阻抗与上述第一传输线路的阻抗之差与没有上述绝缘材料的情况相比变小。
5.根据权利要求1～4中任意一项所述的多层基板，其中，具备：
与上述邻接绝缘层不同的其它的绝缘层(25)；以及
第二接地包含层(16)，构成上述多个导体层中与作为第一接地包含层的上述接地包含层不同的层，且隔着上述其它的绝缘层与上述第二线路包含层层叠，
上述第二接地包含层具有与作为第一接地图案的上述接地图案电连接的第二接地图案(161)，
上述第二传输线路具有隔着上述其它的绝缘层与上述第二接地图案相邻的线路部(171a)和配置在该线路部与上述第二连接盘之间的连接盘连接部(171b)，
该连接盘连接部包含于上述导通孔部分。
6.根据权利要求5所述的多层基板，其中，
具备包含上述第二接地图案，并与上述第一接地图案电连接的接地连接部(40)，
该接地连接部以及上述第一接地图案构成接地部分(42)，
上述导通孔部分具有包含上述第一连接盘的电容耦合部(441)，
该电容耦合部通过在上述第一接地包含层的平面方向(DRp)与上述接地部分中的一个部位(421)并排地配置而与该一个部位电容耦合，
若上述导通孔部分的电容成分是作为第一寄生电容的上述寄生电容与在上述一个部位与上述电容耦合部之间产生的第二寄生电容(CVIA)的总和，则上述第一寄生电容为上述规定电容。
7.一种多层基板的制造方法，是具备：
第一线路包含层(13)，构成沿着厚度方向(DRt)层叠的多个导体层(12、13、14、15、16、17)中的一层，且具有传输信号的第一传输线路(131)和与该第一传输线路连接的第一连接盘(132)；
第二线路包含层(17)，构成上述多个导体层中与上述第一线路包含层不同的一层，且具有传输上述信号的第二传输线路(171)和与该第二传输线路连接的第二连接盘(172)；
邻接绝缘层(21)，在上述厚度方向的一侧与上述第一线路包含层邻接；
接地包含层(12)，构成上述多个导体层中与上述第一线路包含层以及上述第二线路包含层不同的一层，隔着上述邻接绝缘层与上述第一线路包含层层叠，且具有扩展为面状的接地图案(121)；以及
信号导通孔(38)，配置在上述第一连接盘与上述第二连接盘之间，并将该第一连接盘与该第二连接盘连接的多层基板(10)的制造方法，其中，
上述信号导通孔、上述第一连接盘、以及上述第二连接盘包含于导通孔部分(38)，该导通孔部分由于设置上述信号导通孔而电感成分相对于上述第一传输线路变化，
上述第一连接盘以及上述接地图案通过隔着上述邻接绝缘层的电容耦合而产生寄生电容(CLAND)，
包含：以上述寄生电容成为抑制相对于上述第一传输线路的上述导通孔部分的电感成分的变化所引起的该导通孔部分的阻抗的变化的大小的电容的方式，决定上述第一连接盘的目标面积；以及
在决定该目标面积之后，以上述第一连接盘的连接盘面积成为上述目标面积的方式形成上述第一连接盘。
CN201680075289.0A 2015-12-22 2016-11-30 多层基板 Active CN108476592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-250184 2015-12-22
JP2015250184A JP6424811B2 (ja) 2015-12-22 2015-12-22 多層基板およびその多層基板の製造方法
PCT/JP2016/085488 WO2017110389A1 (ja) 2015-12-22 2016-11-30 多層基板およびその多層基板の製造方法

Publications (2)

Publication Number Publication Date
CN108476592A true CN108476592A (zh) 2018-08-31
CN108476592B CN108476592B (zh) 2021-04-13

Family

ID=59089369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075289.0A Active CN108476592B (zh) 2015-12-22 2016-11-30 多层基板

Country Status (6)

Country Link
US (1) US10356897B2 (zh)
JP (1) JP6424811B2 (zh)
KR (1) KR20180086228A (zh)
CN (1) CN108476592B (zh)
DE (1) DE112016005916T5 (zh)
WO (1) WO2017110389A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095092A1 (en) * 2018-11-06 2020-05-14 Aesa Sa Electromagnetic waveguide and microwave-frequency circuit
US11176308B1 (en) * 2020-06-19 2021-11-16 International Business Machines Corporation Extracting parasitic capacitance from circuit designs
US11314916B2 (en) 2020-07-31 2022-04-26 International Business Machines Corporation Capacitance extraction
CN219981140U (zh) * 2021-06-25 2023-11-07 株式会社村田制作所 多层基板、多层基板模块以及电子设备
KR102553362B1 (ko) 2022-01-26 2023-07-07 이지안 조적균열방지용 보강구 및 그 시공방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160605A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd 高周波回路部品
JPH05327230A (ja) * 1992-05-18 1993-12-10 Sanyo Electric Co Ltd 多層配線基板
US20020034839A1 (en) * 1998-10-16 2002-03-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
JP2002100901A (ja) * 2000-09-25 2002-04-05 Mitsubishi Electric Corp 多層平面型導波路
JP2009224638A (ja) * 2008-03-18 2009-10-01 Nec Corp 実装基板の伝送線路構造
CN101662882A (zh) * 2005-01-25 2010-03-03 财团法人工业技术研究院 高频宽带阻抗匹配的传输孔

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259959A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 配線基板
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
JP2012129350A (ja) 2010-12-15 2012-07-05 Hitachi Ltd 多層プリント基板
JP6379453B2 (ja) * 2013-07-01 2018-08-29 富士通株式会社 配線基板及び電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160605A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd 高周波回路部品
JPH05327230A (ja) * 1992-05-18 1993-12-10 Sanyo Electric Co Ltd 多層配線基板
US20020034839A1 (en) * 1998-10-16 2002-03-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
JP2002100901A (ja) * 2000-09-25 2002-04-05 Mitsubishi Electric Corp 多層平面型導波路
CN101662882A (zh) * 2005-01-25 2010-03-03 财团法人工业技术研究院 高频宽带阻抗匹配的传输孔
JP2009224638A (ja) * 2008-03-18 2009-10-01 Nec Corp 実装基板の伝送線路構造

Also Published As

Publication number Publication date
US10356897B2 (en) 2019-07-16
US20190008042A1 (en) 2019-01-03
KR20180086228A (ko) 2018-07-30
CN108476592B (zh) 2021-04-13
DE112016005916T5 (de) 2018-09-20
JP2017117890A (ja) 2017-06-29
JP6424811B2 (ja) 2018-11-21
WO2017110389A1 (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
CN108476592A (zh) 多层基板以及该多层基板的制造方法
CN101267709B (zh) 电容器嵌入式印刷电路板
KR100905879B1 (ko) 적층형 캐패시터
EP1232679B1 (en) Printed circuit board employing lossy power distribution network to reduce power plane resonances
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
TWI597890B (zh) 定向耦合器
JP2002531960A (ja) プリント回路ボード及びその製造方法
US7961453B2 (en) Multilayer chip capacitor
WO2009028108A1 (en) Multi-layer substrate
JP2000208361A (ja) 積層コンデンサ
US20130111745A1 (en) Process for providing electrical connections with reduced via capacitance on circuit boards
JP2016006874A (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JP2002359450A (ja) デカップリング・コンデンサの配置方法
JP2004200698A (ja) モノリシック伝送線コンデンサ
JP2013089727A (ja) フレキシブルプリント基板
US9998084B2 (en) Noise filter
US10395844B2 (en) Capacitor component
EP1295516B1 (en) Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
TWI243388B (en) Structure and method for a multi-electrode capacitor
TWI447764B (zh) 電容及具有該電容的多層電路板
JP6109350B2 (ja) 補償ネットワーク及び該補償ネットワークを用いた通信コネクタ
JP2010177696A (ja) 積層コンデンサ
TWM599507U (zh) 使用串列環形地平面結構之寬頻共模抑制濾波裝置
US10123421B2 (en) Capacitor mounting structure
RU2334312C1 (ru) Делитель мощности

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210525

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Aichi

Patentee before: DENSO Corp.

TR01 Transfer of patent right