JP2009224638A - 実装基板の伝送線路構造 - Google Patents
実装基板の伝送線路構造 Download PDFInfo
- Publication number
- JP2009224638A JP2009224638A JP2008068814A JP2008068814A JP2009224638A JP 2009224638 A JP2009224638 A JP 2009224638A JP 2008068814 A JP2008068814 A JP 2008068814A JP 2008068814 A JP2008068814 A JP 2008068814A JP 2009224638 A JP2009224638 A JP 2009224638A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- transmission line
- electromagnetic
- line structure
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】例えばDC(直流)からGHzまでの広い周波数帯域において、低損失な伝送特性を有しかつ所定の遅延特性を有する、実装基板の伝送線路構造を提供する。
【解決手段】電子部品接続用パッド9と、そのパッド9に接続する信号層1と、グランド層2と、電源層4とを少なくとも有する実装基板30の伝送線路構造であって、パッド9とそのパッド9に対向するグランド層2との間に、パッド9と信号層1との不連続インピーダンスを補正する電磁絶縁部20を設け、その電磁絶縁部20が高透磁率材料7及び/又は低誘電率材料8を有するように構成する。
【選択図】図1
【解決手段】電子部品接続用パッド9と、そのパッド9に接続する信号層1と、グランド層2と、電源層4とを少なくとも有する実装基板30の伝送線路構造であって、パッド9とそのパッド9に対向するグランド層2との間に、パッド9と信号層1との不連続インピーダンスを補正する電磁絶縁部20を設け、その電磁絶縁部20が高透磁率材料7及び/又は低誘電率材料8を有するように構成する。
【選択図】図1
Description
本発明は、実装基板の伝送線路構造に関し、さらに詳しくは、半導体チップ、パッケージ、インターポーザ、プリント基板等を搭載し、低損失な伝送特性を有しかつ所定の遅延特性を有する伝送線路構造に関する。
比較的面積の大きな電子部品接続用パッドの形成部では、グランド層との間に生じる電気的容量が比較的大きくなる。そのため、パッドの形成部では、パッドに接続する信号線の形成部に対してインピーダンスが低くなり、高速・高周波特性を劣化させることが知られている。
こうした問題に対し、例えば特許文献1には、パッド下部のグランド層にスリットを設けることで電気的容量の低減を図る方法が提案されている。しかし、原理的にスリット周辺部ではそのグランド層をリファレンスとする信号をレイアウトすることができないという難点があった。また、そのためにスリットを小さくすれば電気的容量の低減効果が低下するといった課題があった。さらに、製造上のばらつきによりスリットの寸法と位置が設計値とずれることにより、所定の高周波特性及び遅延特性が得られないという問題があった。
特開平7−307578号公報
なお、関連する技術として、特許文献2では、多層配線基板の誘電体層に空洞を設け、高周波特性の劣化低減を図った例が提案され、特許文献3では、高周波用半導体パッケージを、表面凹部内に低誘電率材料を埋め込んだ外部回路基板上に実装することにより、高周波信号の伝送特性の劣化低減を図った例が提案されている。
特開2002−335081号公報
特開平11−312856号公報
上記のように、パッドの形成部において、パッドに接続する信号線の形成部に対するインピーダンスの変動を抑制でき、高速・高周波特性を低下させない伝送線路構造が期待されている。
また、GHzを超える高周波帯での伝送や、Gbpsを超える高速伝送がさまざまな装置で利用されるようになってきているが、そうした高速・高周波に使用する実装基板の伝送線路構造においては、製造上のばらつきのために、インピーダンスを所定の設計値を実現することが困難であり、その結果、高周波特性や遅延特性の低下を招くという問題がある。そのため、インピーダンスの設計自由度を高め、所定の高周波特性及び遅延特性を得ることができる実装基板の伝送線路構造が求められている。
本発明は、上記要請に基づいてなされたものであって、その目的は、例えばDC(直流)からGHzまでの広い周波数帯域において、低損失な伝送特性を有しかつ所定の遅延特性を有する、実装基板の伝送線路構造を提供することにある。
上記課題を解決するための本発明の実装基板の伝送線路構造は、電子部品接続用パッドと、該パッドに接続する信号層と、グランド層と、電源層とを少なくとも有する実装基板の伝送線路構造であって、前記パッドと該パッドに対向するグランド層との間に、前記パッドと前記信号層との不連続インピーダンスを補正する電磁絶縁部を設け、該電磁絶縁部が高透磁率材料及び/又は低誘電率材料を有することを特徴とする。
本発明の実装基板の伝送線路構造の好ましい態様として、(1)前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも大きな透磁率を有する、(2)前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも小さな誘電率を有する、又は、(3)前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも大きな透磁率を有する第1絶縁部と、該第1絶縁部よりもグランド層側に設けられて前記誘電体よりも小さな誘電率を有する第2絶縁部とを備える、のいずれかとなるように構成する。
本発明の実装基板の伝送線路構造の好ましい態様として、前記電磁絶縁部は、平面透視において、前記パッドよりも大きい形状をなしているとともに、前記パッドと前記信号層との接続部と、該接続部に最も近い電磁絶縁部の端部との距離が、伝送信号波長の4分の1以下であるように構成する。
本発明の実装基板の伝送線路構造の好ましい態様として、前記電磁絶縁部は、バイアス磁界の強度を制御することにより所定の透磁率に設定できる磁性体材料を有する、及び/又は、前記電磁絶縁部は、バイアス電界の強度を制御することにより所定の誘電率に設定できる誘電体材料を有する、ように構成する。
本発明の実装基板の伝送線路構造によれば、パッドとそのパッドに対向するグランド層との間に、パッドと信号層との不連続インピーダンスを補正する電磁絶縁部を設け、その電磁絶縁部が高透磁率材料及び/又は低誘電率材料を有するように構成しているが、その高透磁率材料を有する電磁絶縁部はインダクタンス成分を変化させることができるので、パッド形成部の容量変化により生じるインピーダンスの低下を補償することができる。また、低誘電率材料を有する電磁絶縁部はパッド形成部の容量を変化させることができるので、前記同様、インピーダンスの低下を補償することができる。したがって、高透磁率材料と低誘電率材料の一方又は両方を任意に選択して電磁絶縁部を構成すれば、パッドと信号層との不連続インピーダンスを補正することができ、例えばDC(直流)からGHzまでの広い周波数帯域において、低損失な伝送特性を有しかつ所定の遅延特性を有するように調整することができる。
また、本発明の実装基板の伝送線路構造によれば、電磁絶縁部として、パッドとグランド層との間にある誘電体よりも大きな透磁率を有する第1絶縁部と、第1絶縁部よりもグランド層側に設けられて誘電体よりも小さな誘電率を有する第2絶縁部とを備えるように構成することにより、前記の効果をより高めることができる。
さらに、本発明の実装基板の伝送線路構造によれば、外部磁界により透磁率が変化する磁性体材料や、外部電界により誘電率が変化する誘電体材料を用いた場合には、バイアス磁界やバイアス電界を印加することで、パッドと信号層との接続部のインピーダンスの調整が可能となる。
以下、本発明の実装基板の伝送線路構造について図面を参照しつつ詳しく説明する。なお、本発明は、以下の実施形態に限定されない。
図1は、本発明に係る実装基板の伝送線路構造の一例を示す模式的な断面図であり、図2は、本発明に係る実装基板の伝送線路構造の他の一例を示す模式的な断面図である。図1及び図2に示す実装基板30の伝送線路構造は、電子部品接続用パッド(以下、単に「パッド」という。)9と、そのパッド9に接続する信号層1と、グランド層2と、電源層4とを少なくとも有している。そして、その特徴は、パッド9とそのパッド9に対向するグランド層2との間に、パッド9と信号層1との不連続インピーダンスを補正する電磁絶縁部20が設けられており、そして、その電磁絶縁部20が、高透磁率材料7及び/又は低誘電率材料8を有することにある。
実装基板30は、図1及び図2に示すように、3層の誘電体5,5,5をそれぞれ挟む金属導体層(信号層1、グランド層2、信号層3、電源層4)を有している。最上層の誘電体5の上面には、電子部品接続用パッド9と、そのパッド9に接続する信号層1(信号線路ともいう。)とが設けられている。最上層の誘電体5と上から2層目の誘電体5との間には、グランド層2が設けられている。グランド層2上には、2層目の誘電体5に埋め込まれるように電磁絶縁部20が設けられている。その電磁絶縁部20は、平面透視において、パッド9に対向する位置に設けられている。上から2層目の誘電体5と上から3層目の誘電体5との間には、信号層3が設けられている。この信号層3と、最上層の誘電体5上に形成された信号層1とは、ビア11を介して電気的に接続されている。上から3層目の誘電体5の下面には、電源層4が設けられている。
本発明に係る伝送線路構造を備えた実装基板30は、図1及び図2に示す形態に限定されず、誘電体5がさらに積層されていてもよいし、他の信号線、電源層、グランド層や他のビアが設けられていてもよい。
なお、パッド9には、電子部品6が半田ボール10等の接続手段を介して接続されている。電子部品6としては、実装基板30に搭載可能な、半導体チップ、パッケージ、インターポーザ、プリント基板等を挙げることができる。また、接続手段としては、BGA(Ball grid array)やLGA(Land grid array)等を挙げることができる。
電磁絶縁部20は、図1及び図2に示すように、パッド9とそのパッド9に対向するグランド層2との間の誘電体5内に埋め込まれるように、グランド層2上に設けられている。図3は、電磁絶縁部20とパッド9の寸法及び位置関係を示す平面透視図である。電磁絶縁部20は、平面透視において、パッド9よりも大きい形状をなし、両者が重なり合うように形成される。電磁絶縁部20の平面視形状は、パッド9よりも大きければ四角形(図1参照)でも円形でもよいし、他の形状であってもよい。また、パッド9が四角形等の角形である場合(図示しない)においても、そのパッド9よりも大きければよく、その平面視形状は限定されない。このように、平面透視で重なり合う電磁絶縁部20の大きさをパッド9よりも大きくしているのは、電磁界強度分布に基づいて規定したものである。すなわち、電磁界強度はパッド9直下が強いので、パッド9と電磁絶縁部20の大きさは同じであってもよいが、パッド9の外側にも電磁界が分布しているで、電磁絶縁部20をパッド9よりも大きくすることが好ましいのである。
上記のように配置された電磁絶縁部20は、パッド9と信号層1との不連続インピーダンスを補正するように、言い換えればインピーダンスの変動を抑制するように作用する。なお、電磁絶縁部20とパッド9との間には、図1及び図2に示すように誘電体5が存在し、両者が直接接触しないように構成されている。そのように構成されていれば、電磁絶縁部20の厚さはインピーダンスの変動の抑制効果が小さいので特に限定されない。
電磁絶縁部20は、高透磁率材料7で形成されていてもよいし、低誘電率材料8で形成されていてもよいし、高透磁率材料7と低誘電率材料8の両方で形成されていてもよい。通常は、誘電体5に埋め込むように電磁絶縁部20を形成する。具体的には、埋め込む誘電体5の所定の位置(パッド9と平面透視で重なり合う位置)に充填用の凹部を形成し、そこに、必要に応じてバインダーを混ぜた高透磁率材料7及び/又は低誘電率材料8を充填することによって、電磁絶縁部20を形成することができる。
高透磁率材料7を用いて電磁絶縁部20を形成する場合は、誘電体5よりも透磁率の大きな磁性体材料7を用いる。実装基板30を構成する通常の誘電体5は比透磁率がおよそ1であるので、フェライト等の一般的な磁性体材料(通常、透磁率が1よりも大きい)を高透磁率材料7として使用することができる。電磁絶縁部20の透磁率を誘電体5の透磁率よりも大きくすることにより、インダクタンス成分を高める効果があり、パッド形成部の容量増加により生じるインピーダンスの低下を補償することができる。
好ましい透磁率の大きさは特に限定されないが、例えば10〜100の範囲の透磁率を挙げることができる。そうした透磁率を有する高透磁率材料7としては、スピネル系フェライト、マグネトプランバイト系フェライト等の磁性体材料を例示できる。
高透磁率材料7として、バイアス磁界(外部磁界)により透磁率が変化する材料を使用すること、すなわちバイアス磁界の強度を制御することにより所定の透磁率に設定できる磁性体材料を用いることがより好ましい。こうした高透磁率材料7を採用することにより、バイアス磁界を印加することで伝送路接続部(パッド9と信号層1との接続部12)のインピーダンスの調整が可能となるという効果がある。そのため、電磁絶縁部20を埋め込んで実装基板30を構成した後の実際のインピーダンス不整合を補正することができるという効果があり、調整コストを抑えることができ、良好な高周波特性及び遅延特性を実現する実装基板30を得ることができる。このように、電子部品を実装した後であってもインピーダンス不整合を調整可能であるため、製造上のばらつきによる特性上の不具合、またそれによる再製造のリスクを低減することができるという効果がある。
一方、低誘電率材料8を用いて電磁絶縁部20を形成する場合は、誘電体5よりも誘電率の小さい誘電率材料8を用いる。実装基板30を構成する通常の誘電体5であるFR4は比誘電率がおよそ4であるので、テフロン(登録商標)等の一般的な樹脂材料(通常、誘電率が4よりも小さい)を低誘電率材料8として使用することができる。電磁絶縁部20の誘電率を誘電体5の誘電率よりも小さくすることにより、パッド9とグランド層2との間の容量を低下できるので、パッド形成部の容量増加により生じるインピーダンスの低下を補償することができる。なお、FR4とは、Flame Retardant Type 4の略であり、ガラス繊維とエポキシ樹脂の複合材料からなる難燃性のプリント基板材料の名称である。
好ましい誘電率の大きさは特に限定されないが、例えば1〜3の範囲の誘電率を挙げることができる。そうした誘電率を有する低誘電率材料8としては、テフロン(登録商標)、ベンゾシクロブテン等の誘電体材料を例示できる。
低誘電率材料8として、バイアス電界(外部電界)により誘電率が変化する材料を使用すること、すなわちバイアス電界の強度を制御することにより所定の誘電率に設定できる誘電体材料を用いることがより好ましい。こうした低誘電率材料8を採用することにより、バイアス電界を印加することで伝送路接続部(パッド9と信号層1との接続部12)のインピーダンスの調整が可能となるという効果がある。そのため、電磁絶縁部20を埋め込んで実装基板30を構成した後の実際のインピーダンス不整合を補正することができるという効果があり、調整コストを抑えることができ、良好な高周波特性及び遅延特性を実現する実装基板30を得ることができる。このように、電子部品を実装した後であってもインピーダンス不整合を調整可能であるため、製造上のばらつきによる特性上の不具合、またそれによる再製造のリスクを低減することができるという効果がある。
また、高透磁率材料7と低誘電率材料8との両方を用いて電磁絶縁部20を形成する場合は、両者の混合物で電磁絶縁部20を形成してもよいが、図2に示すように、電磁絶縁部20が、パッド9とグランド層2との間にある誘電体5よりも大きな透磁率を有する第1絶縁部7’と、その第1絶縁部7’よりもグランド層2側に設けられて誘電体5よりも小さな誘電率を有する第2絶縁部8’とで構成することが好ましい。このように、高透磁率材料7と低誘電率材料8の両方を用いる場合、大きな透磁率を有する材料を信号層1に近い方に配置することが好ましい理由は、信号層1を流れる高周波信号電流によって生じる磁界強度が信号層1に近いほど大きいためである。この場合においても、高透磁率材料7と低誘電率材料8を単独で用いる場合において説明した上記技術要素を適用できることは言うまでもない。
また、図3に示すように、電磁絶縁部20は、平面透視において、パッド9と信号層1との接続部12と、その接続部12に最も近い電磁絶縁部20の端部13との距離Lが、伝送信号波長の4分の1以下であることが好ましい。伝送信号波長の4分の1以下の寸法としているのは、信号線路部(パッド9と信号線1)において、電磁絶縁部20がある部分と無い部分とのインピーダンス不整合によって生じる共振の影響を回避することができ、高周波特性の劣化を抑えることができる。
以上説明したように、本発明の実装基板の伝送線路構造によれば、パッド9とそのパッド9に対向するグランド層2との間に、パッド9と信号層1との不連続インピーダンスを補正する電磁絶縁部20を設け、その電磁絶縁部20が高透磁率材料7及び/又は低誘電率材料8を有するように構成しているが、その高透磁率材料7を有する電磁絶縁部20はインダクタンス成分を変化させることができるので、パッド形成部の容量変化により生じるインピーダンスの低下を補償することができる。また、低誘電率材料8を有する電磁絶縁部20はパッド形成部の容量を変化させることができるので、前記同様、インピーダンスの低下を補償することができる。したがって、高透磁率材料7と低誘電率材料8の一方又は両方を任意に選択して電磁絶縁部を構成すれば、パッド9と信号層1との接続部で生じるインピーダンス不整合を補正することができ、例えばDC(直流)からGHzまでの広い周波数帯域において、低損失な伝送特性を有しかつ所定の遅延特性を有するように調整することができる。
以下、実施例と比較例を挙げて本発明をさらに詳しく説明する。
(実施例1)
図1と同じ断面構成を有し、FR4(比誘電率が約4)を誘電体5とし、平面視サイズが約50mm×50mmの実施例1の実装基板30を作製した。この実装基板30は、図1と同様、3層の誘電体5,5,5をそれぞれ挟むように信号層1、グランド層2、信号層3及び電源層4を設け、最上層の誘電体5には、信号層1に接続した電子部品接続用パッド9を形成し、そのパッド9には、半田ボール10を介してチップ実装部品6を搭載している。パッド9とグランド層2との間の誘電体5には、低誘電率材料8からなる電磁絶縁部20を埋め込んでいる。ここでは、低誘電率材料8としては、比誘電率が約2であるPTFE系樹脂を用いた。パッド9は直径1mmの円形形状からなり、そのパッド9と平面透視で重なり合う電磁絶縁部20は一辺2mmの正方形からなるように形成した。また、電磁絶縁部20は、平面透視において、パッド9と信号層1との接続部12と、その接続部12に最も近い電磁絶縁部20の端部13との距離Lが、伝送信号波長である5mmの4分の1以下となる0.5mmとした。
図1と同じ断面構成を有し、FR4(比誘電率が約4)を誘電体5とし、平面視サイズが約50mm×50mmの実施例1の実装基板30を作製した。この実装基板30は、図1と同様、3層の誘電体5,5,5をそれぞれ挟むように信号層1、グランド層2、信号層3及び電源層4を設け、最上層の誘電体5には、信号層1に接続した電子部品接続用パッド9を形成し、そのパッド9には、半田ボール10を介してチップ実装部品6を搭載している。パッド9とグランド層2との間の誘電体5には、低誘電率材料8からなる電磁絶縁部20を埋め込んでいる。ここでは、低誘電率材料8としては、比誘電率が約2であるPTFE系樹脂を用いた。パッド9は直径1mmの円形形状からなり、そのパッド9と平面透視で重なり合う電磁絶縁部20は一辺2mmの正方形からなるように形成した。また、電磁絶縁部20は、平面透視において、パッド9と信号層1との接続部12と、その接続部12に最も近い電磁絶縁部20の端部13との距離Lが、伝送信号波長である5mmの4分の1以下となる0.5mmとした。
(実施例2)
実施例1において、高透磁率材料7からなる第1絶縁部7’と低誘電率材料8からなる第2絶縁部8’とを積層した電磁絶縁部20を採用した以外は、実施例1と同様にして、図2に示す形態の実施例3の実装基板30を作製した。ここでは、高透磁率材料7としては、比透磁率が約10であるスピネル系フェライト材料を用い、低誘電率材料8としては、比誘電率が約2であるPTFE系樹脂を用いた。この態様では、図2について説明したように、信号層1に流れる高周波信号電流により生じる電界強度を考慮して、高透磁率材料7は、低誘電率材料8よりも信号層1及びパッド9に近い位置に配置する構造とした。
実施例1において、高透磁率材料7からなる第1絶縁部7’と低誘電率材料8からなる第2絶縁部8’とを積層した電磁絶縁部20を採用した以外は、実施例1と同様にして、図2に示す形態の実施例3の実装基板30を作製した。ここでは、高透磁率材料7としては、比透磁率が約10であるスピネル系フェライト材料を用い、低誘電率材料8としては、比誘電率が約2であるPTFE系樹脂を用いた。この態様では、図2について説明したように、信号層1に流れる高周波信号電流により生じる電界強度を考慮して、高透磁率材料7は、低誘電率材料8よりも信号層1及びパッド9に近い位置に配置する構造とした。
(実施例3)
実施例1において、高透磁率材料7からなる電磁絶縁部20を採用した以外は、実施例1と同様にして、実施例3の実装基板30を作製した。ここでは、高透磁率材料7としては、比透磁率が約10であるスピネル系フェライト材料を用いた。
実施例1において、高透磁率材料7からなる電磁絶縁部20を採用した以外は、実施例1と同様にして、実施例3の実装基板30を作製した。ここでは、高透磁率材料7としては、比透磁率が約10であるスピネル系フェライト材料を用いた。
(比較例1)
実施例1において、電磁絶縁部20を設けない以外は、実施例1と同様にして、比較例1の実装基板を作製した。
実施例1において、電磁絶縁部20を設けない以外は、実施例1と同様にして、比較例1の実装基板を作製した。
(伝送特性の結果)
図4は、実施例1〜3及び比較例1の伝送線路構造と、得られた伝送特性との関係を示すグラフである。図4に示すように、実施例1〜3の実装基板の伝送特性は、比較例1の実装基板で伝送特性に比べ、インピーダンスがより均一で損失の小さな伝送線路構造を実現できた。特に実施例2の実装基板が最もよい結果となった。
図4は、実施例1〜3及び比較例1の伝送線路構造と、得られた伝送特性との関係を示すグラフである。図4に示すように、実施例1〜3の実装基板の伝送特性は、比較例1の実装基板で伝送特性に比べ、インピーダンスがより均一で損失の小さな伝送線路構造を実現できた。特に実施例2の実装基板が最もよい結果となった。
本発明の伝送線路構造は、半導体チップ、パッケージ、インターポーザ、プリント基板等を搭載し、低損失な伝送特性を有しかつ所定の遅延特性を有するものとすることができる。本発明は、GHzを超える高速・高周波用の回路に利用することができるが、利用周波数を限定するものではなく、GHz以下の周波数帯の装置にも利用することができる。具体的には、通信装置、レーダ装置、計測装置、その他に利用できる。
1 パッドに接続する信号層(第1層)
2 グランド層(第2層)
3 信号層(第3層)
4 電源層(第4層)
5 誘電体
6 電子部品
7 高透磁率材料
7’ 第1絶縁部
8 低誘電率材料
8’ 第2絶縁部
9 パッド
10 半田ボール
11 ビア
12 パッドと信号層との接続部
13 電磁絶縁部の端
20 電磁絶縁部
30 実装基板
2 グランド層(第2層)
3 信号層(第3層)
4 電源層(第4層)
5 誘電体
6 電子部品
7 高透磁率材料
7’ 第1絶縁部
8 低誘電率材料
8’ 第2絶縁部
9 パッド
10 半田ボール
11 ビア
12 パッドと信号層との接続部
13 電磁絶縁部の端
20 電磁絶縁部
30 実装基板
Claims (7)
- 電子部品接続用パッドと、該パッドに接続する信号層と、グランド層と、電源層とを少なくとも有する実装基板の伝送線路構造であって、
前記パッドと該パッドに対向するグランド層との間に、前記パッドと前記信号層との不連続インピーダンスを補正する電磁絶縁部を設け、該電磁絶縁部が高透磁率材料及び/又は低誘電率材料を有することを特徴とする実装基板の伝送線路構造。 - 前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも大きな透磁率を有する、請求項1に記載の実装基板の伝送線路構造。
- 前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも小さな誘電率を有する、請求項1に記載の実装基板の伝送線路構造。
- 前記電磁絶縁部が、前記パッドと前記グランド層との間にある誘電体よりも大きな透磁率を有する第1絶縁部と、該第1絶縁部よりもグランド層側に設けられて前記誘電体よりも小さな誘電率を有する第2絶縁部とを備える、請求項1に記載の実装基板の伝送線路構造。
- 前記電磁絶縁部は、平面透視において、
前記パッドよりも大きい形状をなしているとともに、
前記パッドと前記信号層との接続部と、該接続部に最も近い電磁絶縁部の端部との距離が、伝送信号波長の4分の1以下である、請求項1〜4のいずれか1項に記載の実装基板の伝送線路構造。 - 前記電磁絶縁部は、バイアス磁界の強度を制御することにより所定の透磁率に設定できる磁性体材料を有する、請求項1〜5のいずれか1項に記載の実装基板の伝送線路構造。
- 前記電磁絶縁部は、バイアス電界の強度を制御することにより所定の誘電率に設定できる誘電体材料を有する、請求項1〜6のいずれか1項に記載の実装基板の伝送線路構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068814A JP2009224638A (ja) | 2008-03-18 | 2008-03-18 | 実装基板の伝送線路構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068814A JP2009224638A (ja) | 2008-03-18 | 2008-03-18 | 実装基板の伝送線路構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224638A true JP2009224638A (ja) | 2009-10-01 |
Family
ID=41241092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068814A Withdrawn JP2009224638A (ja) | 2008-03-18 | 2008-03-18 | 実装基板の伝送線路構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009224638A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117890A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Soken | 多層基板およびその多層基板の製造方法 |
CN108233980A (zh) * | 2018-01-18 | 2018-06-29 | 加特兰微电子科技(上海)有限公司 | 射频传输装置 |
WO2019215988A1 (ja) * | 2018-05-10 | 2019-11-14 | 株式会社村田製作所 | 高周波モジュール |
-
2008
- 2008-03-18 JP JP2008068814A patent/JP2009224638A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117890A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Soken | 多層基板およびその多層基板の製造方法 |
WO2017110389A1 (ja) * | 2015-12-22 | 2017-06-29 | 株式会社デンソー | 多層基板およびその多層基板の製造方法 |
CN108476592A (zh) * | 2015-12-22 | 2018-08-31 | 株式会社电装 | 多层基板以及该多层基板的制造方法 |
US10356897B2 (en) | 2015-12-22 | 2019-07-16 | Denso Corporation | Multilayer substrate |
CN108233980A (zh) * | 2018-01-18 | 2018-06-29 | 加特兰微电子科技(上海)有限公司 | 射频传输装置 |
WO2019215988A1 (ja) * | 2018-05-10 | 2019-11-14 | 株式会社村田製作所 | 高周波モジュール |
US11251829B2 (en) | 2018-05-10 | 2022-02-15 | Murata Manufacturing Co., Ltd. | Radio frequency module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6020451B2 (ja) | アンテナ及び電子装置 | |
US7414201B2 (en) | Transmission line pair | |
US9245859B2 (en) | Wireless module | |
JP5909707B2 (ja) | 無線モジュール | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
TW201432737A (zh) | 使用一基板電感元件延伸具有混模耦合的變壓器頻寬之方法及裝置 | |
JP2008109331A (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
WO2018025697A1 (ja) | 多層基板 | |
WO2010013610A1 (ja) | 平面アンテナ | |
US9590288B2 (en) | Multilayer circuit substrate | |
US8810475B2 (en) | Antenna device | |
JP2015056719A (ja) | 多層配線基板 | |
JP2011155479A (ja) | 広帯域アンテナ | |
JP2009224638A (ja) | 実装基板の伝送線路構造 | |
JP5485807B2 (ja) | 基板型アンテナ | |
US9082785B2 (en) | High-frequency circuit board | |
WO2016059918A1 (ja) | 電子部品 | |
US20140043190A1 (en) | Planar inverted f antenna structure | |
JP2014154593A (ja) | 高周波パッケージ | |
US9526165B2 (en) | Multilayer circuit substrate | |
KR20120050175A (ko) | 마이크로스트립 구조 | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
JP2010272585A (ja) | フリップチップ実装構造 | |
JP5286694B2 (ja) | 電子装置 | |
JP4990021B2 (ja) | 高周波伝送線路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |